JP2005243648A - 電子放出素子 - Google Patents

Abstract

【課題】 電子放出を起こすための駆動電圧を上昇させることなく，電子放出量を増加させることが可能な電子放出素子を提供する。
【解決手段】 基板上部に形成されるカソード電極と，カソード電極に電気的に接続される電子放出部と，カソード電極と絶縁層を介して離隔する第１ゲート電極と，カソード電極が形成される絶縁層上に，電子放出部と所定の距離を有して位置し，第１ゲート電極と同一電圧が印加される第２ゲート電極と，を備え，電子放出部と第２ゲート電極との距離が，数式１の条件を満足することを特徴とする。ただし，Ｄは電子放出部と第２ゲート電極との距離であり，ｔは絶縁層の厚さを示す。

【選択図】 図１

Description

本発明は，電子放出素子に係り，駆動電極としてカソード電極とゲート電極とを備え，電子放出部から放出された電子が加速されてアノード電極に向かう構造を有する電子放出素子に関するものである。

一般に，電子放出素子は，電子源の種類によって，熱陰極を用いる方式と冷陰極を用いる方式に分類することができる。冷陰極を用いる方式の電子放出素子としては，ＦＥＡ（Ｆｉｅｌｄ Ｅｍｉｔｔｅｒ Ａｒｒａｙ）型，ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型，ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型，及びＳＣＥ（Ｓｕｒｆａｃｅ Ｃｏｎｄｕｃｔｉｏｎ Ｅｍｉｔｔｅｒ）型などが知られている。

前記ＭＩＭ型電子放出素子と前記ＭＩＳ型電子放出素子は，それぞれ金属／絶縁層／金属（ＭＩＭ）と金属／絶縁層／半導体（ＭＩＳ）構造からなる電子放出部を形成し，絶縁層を挟んで位置する２つの金属または金属と半導体との間に電圧を印加するときに高い電子電位を有する金属または半導体から低い電子電位の金属側へ電子が移動及び加速して放出される原理を利用する。

前記ＳＣＥ型電子放出素子は，１つの基板上に対向して配置された第１電極と第２電極との間に導電薄膜を提供し，且つこの導電薄膜に微細亀裂を提供することにより電子放出部を形成しており，両電極に電圧を印加して導電薄膜の表面へ電流が流れるときに電子放出部から電子が放出される原理を利用する。

前記ＦＥＡ型電子放出素子は，仕事関数（ｗｏｒｋ ｆｕｎｃｔｉｏｎ）が低い，またはアスペクト比（ａｓｐｅｃ ｒａｔｉｏ）が大きい物質を電子源として使用する場合に真空中で電界によって容易に電子が放出される原理を利用したもので，モリブデン（Ｍｏ）またはシリコン（Ｓｉ）などを主材質とする先端の鋭いチップ構造物，またはカーボンナノチューブ，黒鉛，ダイアモンドライクカーボンなどのカーボン系物質を電子源として適用した例が開発されている。

このように冷陰極を用いる電子放出素子は，真空容器を構成する２つの基板のうち，第１基板上に電子放出部と電子放出部の電子放出を制御する駆動電極とを備え，第２基板上に蛍光層と共に，第１基板側から放出された電子が蛍光層へ効率よく加速するようにする電子加速電極を備え，所定の発光または表示作用を行う。

たとえば，前記ＦＥＡ型電子放出素子は，第１基板上に駆動電極としてカソード電極とゲート電極とを備え，第２基板上に電子加速電極としてアノード電極を備えたいわゆる３極管構造からなる。前記カソード電極と前記ゲート電極は，通常，お互い異なる離隔した層に位置し，任意の電圧差を有する別途の駆動電圧が印加され，カソード電極と電気的に接続された電子放出部から電子が放出されるようにする構成をもっている。

前記ＦＥＡ型電子放出素子において，電子放出部の電子放出量は，電子放出部の周囲に形成される電界強度に対して幾何学級数的に増加する関係がある。ここで，電界強度はゲート電極に印加される電圧に比例し，また，電子放出部とゲート電極との近接度に比例する関係を持つことができる。

ところが，前述した観点に照らして現在まで知られている電子放出素子では，ゲート電極の構造的限界により電界強度を極大化することができないため，電子放出部からの電子放出量を大きく増加させることができず，これにより高輝度画面の実現が難しいという問題点がある。

勿論，ゲート電極に印加される電圧を大きくすることにより上述の問題点を解消することはできるが，この場合には，消費電力の上昇により，高価の駆動ドライバーを使用しなければならないので，電子放出素子の製造コストを上昇させてしまう問題がある。

そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，電子放出を起こすための駆動電圧を上昇させることなく，電子放出量を増加させることが可能な電子放出素子を提供することにある。

上記課題を解決するために，本発明のある観点によれば，基板上部に形成されるカソード電極と，カソード電極に電気的に接続される電子放出部と，カソード電極と絶縁層を介して離隔する第１ゲート電極と，カソード電極が形成される絶縁層上に，電子放出部と所定の距離を有して位置し，第１ゲート電極と同一電圧が印加される第２ゲート電極と，を備え，電子放出部と第２ゲート電極との距離が，数式１の条件を満足することを特徴とする，電子放出素子が提供される。

ただし，Ｄは電子放出部と第２ゲート電極との距離であり，ｔは絶縁層の厚さを示す。

第１ゲート電極とカソード電極とに所定の駆動電圧が印加されて電子放出部の周囲に電子放出のための電界を形成するとき，第１ゲート電極と同一電圧が印加される第２ゲート電極も側部から電子放出部に向かって電子放出のための電界をさらに形成するので，第１及び第２ゲート電極に印加される電圧を高くすることなく，電界強度を高めて，電子放出部から放出される電子量を増やすことができる。

この時，電子放出部に印加される電界強度は，電子放出部と第２ゲート電極との距離と密接した関係があり，電子放出部と第２ゲート電極との距離が，数式１の条件を満足することにより，電子放出部に印加される電界強度を大きくして，かつ，電子放出部と第２ゲート電極との間の漏洩電流発生を最小限に抑えることができる。

通常の電子放出素子の絶縁層は，蒸着などのいわゆる薄膜工程で形成する場合，約０．５〜１μｍの厚さとなり，スクリーン印刷などのいわゆる厚膜工程で形成する場合，約１０〜３０μｍの厚さとなるので，絶縁層は，０．５〜３０μｍの厚さを有することができる。

この時，第１ゲート電極は，カソード電極より基板に近接して配置することができ，つまり，基板上部に第１ゲート電極，絶縁層，カソード電極の順に形成することができる。

また，第２ゲート電極に第１ゲート電極と同一電圧が印加されるようにするため，第２ゲート電極は，絶縁層に形成されたビアホールを介して第１ゲート電極と接触するように絶縁層上に形成されてもよい。

電子放出部は，側面がカソード電極の側面と接触するように絶縁層上に形成して，電子放出部をカソード電極に電気的に接続することができる。電子放出部は様々な構成とすることができ，カソード電極と電子放出部との間に位置する抵抗層をさらに含んでもよい。抵抗層を備えることにより，画素別の電子放出部の電子放出量を均一に制御することができる。また，カソード電極は，絶縁層の表面を露出させるための開口部を内部に有することもできる。これにより，開口部の下方に配置されたゲート電極の電界が絶縁層と開口部を通過して電子放出部に影響を及ぼし，電子放出部の周囲にさらに強い電界を形成することができる。

また，電子放出部は，電界が加わると電子を放出する物質，例えばカーボン系物質またはナノメートルサイズの物質とすることができ，カーボンナノチューブ，黒鉛，黒鉛ナノファイバ，ダイアモンド，ダイアモンドライクカーボン，Ｃ_６０及びシリコンナノワイヤからなる群より選択された少なくとも１つの物質を含んで構成することができる。

さらに，基板に対向して配置される対向基板と，対向基板に形成される蛍光層及びアノード電極と，基板と対向基板との間に位置するグリッド電極と，をさらに備えることができる。アノード電極は，外部から数十〜数千Ｖの直流電圧を受け，放出された電子が蛍光層へ良好に加速するようにし，蛍光層から基板へ放射された可視光を対向基板側に反射させて画面の輝度を高める役割をする。グリッド電極は，電子を集束させるとともに，電子放出部に及ぼすアノード電界の影響を遮断してアノード電界によるダイオード発光を抑制する。

上記課題を解決するために，本発明の別の観点によれば，基板上部に形成されるカソード電極と，カソード電極に電気的に接続される電子放出部と，カソード電極と絶縁層を介して離隔する第１ゲート電極と，カソード電極が形成される絶縁層上に，電子放出部と所定の距離を有して位置し，第１ゲート電極と同一電圧が印加される第２ゲート電極と，を備え，カソード電極と第１ゲート電極とへの電圧印加の際に，電子放出部と第２ゲート電極との距離の減少に伴う電子放出部の電界強度の変化は，減少後に増加に転じる少なくとも１つの変曲点を有し，電子放出部と第２ゲート電極との距離が，数式２の条件を満足することを特徴とする，電子放出素子が提供される。

ただし，Ｄは電子放出部と第２ゲート電極との距離であり，ｄ１は電子放出部と第２ゲート電極との距離が最も長い変曲点における電子放出部と第２ゲート電極との距離を示す。

電子放出量を左右する電界強度は，絶縁層の厚さが薄いほど電子放出部がゲート電極による電場に大きく影響されるため，絶縁層の厚さによって差異が発生し，電子放出部と対向電極との距離に対する電界強度を示す線には，電界強度が減少後増加する変曲点が存在する。数式２に示すように，電子放出部と対向電極との最大距離は，電子放出部と第２ゲート電極との距離が最も長い変曲点における電子放出部と第２ゲート電極との距離とすることができる。また，最小値については，電子放出部と第２ゲート電極との間の漏洩電流発生を最小限に抑えることができ，電子放出部から効果的に電子を放出することができる。

また，電子放出部と第２ゲート電極との距離は，数式３の条件を満足することにより，電子放出部からより多くの電子を放出することができる。

ただし，Ｄは電子放出部と第２ゲート電極との距離であり，ｔは絶縁層の厚さを示す。

電界強度を示す線に変曲点が複数存在する場合，Ｄで示される距離は，電子放出部と第２ゲート電極との距離の最も小さい値を有する変曲点の位置を示すものであり，上記で記したように，通常の電子放出素子の絶縁層は，蒸着などのいわゆる薄膜工程で形成する場合，約０．５〜１μｍの厚さとなり，スクリーン印刷などのいわゆる厚膜工程で形成する場合，約１０〜３０μｍの厚さとなるので，絶縁層の厚さｔは，０．５〜３０μｍとすることができる。

さらに本発明の別の観点によれば，基板上部に形成されるカソード電極と，カソード電極に電気的に接続される電子放出部と，カソード電極と絶縁層を介して離隔する第１ゲート電極と，カソード電極が形成される絶縁層上に，電子放出部と所定の距離を有して位置し，第１ゲート電極と同一電圧が印加される第２ゲート電極と，を備え，電子放出部と第２ゲート電極との距離が，１〜３０μｍであることを特徴とする，電子放出素子が提供される。

電子放出部と第２ゲート電極との間の最大距離を数値で限定する場合，適用できる様々な絶縁層の厚さ全てにおいて，変曲点が現れる電子放出部と対向電極との距離より短くなければならず，電子放出部と対向電極との距離は１〜３０μｍとすることができる。また，様々な絶縁層の厚さにおいて高い電界強度を得るためには，電子放出部と第２ゲート電極との距離は，１〜１５μｍであると，より好ましい。

上記と同様に，第１ゲート電極は，カソード電極より基板に近接して配置することができ，基板上部に第１ゲート電極，絶縁層，カソード電極の順に形成することができる。

また，上記と同様に，第２ゲート電極に第１ゲート電極と同一電圧が印加されるようにするため，第２ゲート電極は，絶縁層に形成されたビアホールを介して第１ゲート電極と接触するように絶縁層上に形成されてもよい。

さらに，電子放出部は，側面がカソード電極の側面と接触するように絶縁層上に形成され，少なくとも一部が，第２ゲート電極と対向するカソード電極の一側縁部から第２ゲート電極に向かって突出して形成されてもよい。これにより，電子放出部と第２ゲート電極との最短距離がカソード電極と第２ゲート電極との最短距離より短くなり，電子放出部と第２ゲート電極との距離を短く確保するのに有利である。

または，カソード電極が第２ゲート電極に向かって突出部を形成し，電子放出部は突出部と接触して形成されてもよい。カソード電極が第２ゲート電極と対向する部位に限って選択的に突出部を形成することにより，特定の画素の電界が隣の画素に及ぼす影響を減少させて画素別駆動をより正確に制御することができる。

上記と同様に，カソード電極と電子放出部との間に位置する抵抗層をさらに含んでもよい。抵抗層を備えることにより，画素別の電子放出部の電子放出量を均一に制御することができる。

さらに上記と同様，基板に対向して配置される対向基板と，対向基板に形成される蛍光層及びアノード電極と，基板と対向基板との間に位置するグリッド電極と，をさらに備えることができる。アノード電極は放出された電子が蛍光層へ良好に加速するようにし，蛍光層から基板へ放射された可視光を対向基板側に反射させて画面の輝度を高める。グリッド電極は，電子を集束させるとともに，電子放出部に及ぼすアノード電界の影響を遮断してアノード電界によるダイオード発光を抑制する。

また，さらに，本発明の別の観点から，基板上部に形成されるゲート電極と，ゲート電極と絶縁層を介して離隔する第１カソード電極と，ゲート電極が形成される絶縁層上に，ゲート電極と離隔して位置し，第１カソード電極と同一電圧が印加される第２カソード電極と，第２カソード電極に電気的に接続される電子放出部と，を備え，電子放出部とゲート電極との距離は，１〜３０μｍであることを特徴とする，電子放出素子が提供される。

本観点は，上記で記したゲート電極とカソード電極とが逆に配置された構成であり，電子放出部とゲート電極との距離を１〜３０μｍとすることができる。また，様々な絶縁層の厚さにおいて高い電界強度を得るためには，電子放出部とゲート電極との距離は，１〜１５μｍであると，より好ましい。

第１カソード電極は，ゲート電極より基板に近接して配置することができ，基板上部に第１カソード電極，絶縁層，ゲート電極の順に形成することができる。

また，第２カソード電極に第１カソード電極と同一電圧が印加されるようにするため，第２カソード電極は，絶縁層に形成されたビアホールを介して第１カソード電極と接触するように絶縁層上に形成されてもよい。

さらに，電子放出部は，側面が第２カソード電極の側面と接触するように絶縁層上に形成されてもよい。これにより，電子放出部とゲート電極との距離を短くすることができる。

または，ゲート電極が電子放出部に向かって突出部を形成してもよい。ゲート電極が第２カソード電極に接する電子放出部と対向する部位に，選択的に突出部を形成することにより，特定の画素の電界が隣の画素に及ぼす影響を減少させて画素別駆動をより正確に制御することができる。

第２カソード電極と電子放出部との間に位置する抵抗層をさらに含んでもよい。抵抗層を備えることにより，画素別の電子放出部の電子放出量を均一に制御することができる。

ゲート電極は走査信号印加部に電気的に接続されて走査信号が印加され，第１カソード電極はデータ信号印加部に電気的に接続されてデータ信号が印加される構成とすることができる。

さらに，基板に対向して配置される対向基板と，対向基板に形成される蛍光層及びアノード電極と，基板と対向基板との間に位置するグリッド電極と，をさらに備えることができる。アノード電極は放出された電子が蛍光層へ良好に加速するようにし，蛍光層から基板へ放射された可視光を対向基板側に反射させて画面の輝度を高める。グリッド電極は，電子を集束させるとともに，電子放出部に及ぼすアノード電界の影響を遮断してアノード電界によるダイオード発光を抑制する。

以上詳述したように本発明に係る電子放出素子は，電子放出部とゲート電極との間の漏洩発生を最小化しながら，電子放出部に印加される電圧を高くすることなく，電界強度を高めることができる。その結果，電子放出素子の電子放出量を高めて，画面の輝度と色再現率を向上させ，且つ消費電力を低めることができる。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

（第１の実施の形態）
まず，図１〜図８を参照して本発明の第１の実施の形態に係る電子放出素子について説明する。図１〜図３を参照すると，電子放出素子は，内部空間部が設けられるように所定の距離を置いて平行に配置される第１基板２と第２基板４とを備える。第１基板２には電子放出のための構成が提供され，第２基板４には電子によって可視光を放出して任意の発光または表示を行う構成が提供される。

より具体的に，第１基板２上にはゲート電極６が第１基板２の一方向（図面のｙ軸方向）に沿ってストライプパターン状に形成される。また，第１基板２全体には絶縁層８がゲート電極６を覆うように形成される。絶縁層８上にはカソード電極１０がゲート電極６と直交する方向（図面のｘ軸方向）に沿ってストライプパターン状に形成される。

カソード電極１０の一側面には，カソード電極１０と電気的に接続できるように，少なくとも一部がカソード電極１０と接触する電子放出部１２が形成される。電子放出部１２は，第１基板２上に設定される画素領域に対応してそれぞれ設けられるが，本実施の形態において，画素領域はゲート電極６とカソード電極１０との交差領域で定義することができる。

電子放出部１２は，同図に示すように，一定の幅を有するカソード電極１０の一側面と接触するように絶縁層８上に形成されるか，或いは，図４に示すように，電子放出部１２を収容するための凹部１６を一側面に備えるカソード電極１４の側面と接触するように凹部１６の内側に形成される。

電子放出部１２は，電界が加わると電子を放出する物質，例えばカーボン系物質またはナノメートルサイズの物質からなる。電子放出部１２としての使用が好ましい物質としては，カーボンナノチューブ，黒鉛，黒鉛ナノファイバ，ダイアモンド，ダイアモンドライクカーボン，Ｃ_６０，シリコンナノワイヤのいずれか１つ，またはこれらの組み合わせがあり，電子放出部１２の製造法としては，スクリーン印刷，化学気相成長，直接成長またはスパッタリングなどを適用することができる。

絶縁層８上には，ゲート電極６と電気的に接続され且つゲート電極と同一の電圧印加を受ける対向電極１８が位置する。対向電極１８は，絶縁層８に形成されたビアホール８ａを介してゲート電極６と接触してゲート電極６と電気的に接続され，カソード電極１０の間で電子放出部１２と任意の距離を置いて第１基板２上に設定される画素領域部位に対応してそれぞれ配置される。

図面において，対向電極１８は略正方形の形状をしているが，対向電極１８の形状は図示した例に限定されず，様々に変形可能である。

電子放出素子の動作時に，ゲート電極６とカソード電極１０とに所定の駆動電圧が印加されて電子放出部１２の周囲に電子放出のための電界を形成するとき，対向電極１８自体も側部から電子放出部１２に向かって電子放出のための電界をさらに形成する。これにより，対向電極１８は，ゲート電極６に駆動電圧を少なく印加しながらも，電子放出部１２から良好に電子が放出できるようにする役割を行う。

前述した構成において，ゲート電極６は，カソード電極１０と実質的に異なる層に位置し，電子放出に必要な電界を形成する第１ゲート電極であり，対向電極１８は，カソード電極１０および電子放出部１２と実質的に同一の層に位置し，電子放出に必要な電界をさらに形成する第２ゲート電極である。

このように絶縁層８上に対向電極１８が位置する構造において，電子放出部１２は，その一部または全体が，対向電極１８と対向するカソード電極１０の一側縁部より対向電極１８にさらに近く位置することが好ましい。すなわち，電子放出部１２と対向電極１８との最短距離である距離Ｄが，カソード電極１０と対向電極１８との最短距離ａ（図３参照）より短いことが好ましく，この場合，電子放出部１２と対向電極１８間の距離を短く確保するのに有利である。

次に，図１に示すように，第１基板２（基板）に対向する第２基板４（対向基板）の一面には蛍光層２０，例えば赤色，緑色及び青色の蛍光層が形成され，各蛍光層２０の間に画面のコントラストを高めるための黒色層２２が形成される。蛍光層２０と黒色層２２の上には，蒸着による金属膜（例えば，アルミニウム膜）からなるアノード電極２４が形成される。

アノード電極２４は，外部から数十〜数千Ｖの直流電圧を受け，第１基板２側から放出された電子が蛍光層２０へ良好に加速するようにし，蛍光層２０から第１基板２へ放射された可視光を第２基板４側に反射させて画面の輝度を高める役割をする。

一方，アノード電極は，ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）などの透明な導電膜からなることができる。この場合，アノード電極（図示せず）は，蛍光層２０と黒色層２２の一面に位置し，第２基板４の全体に形成するか，または所定のパターンに区分されて複数形成することができる。

上述した構成の第１基板２と第２基板４とは，カソード電極１０とアノード電極２４とが向かい合った状態で任意の距離を置いて，その周囲に塗布されるシールフリット（ｓｅａｌ ｆｒｉｔ）によって接合され，その間に設けられる内部空間内の空気を排気して真空状態に保つことにより，電子放出素子を構成する。この際，第１基板２と第２基板４との間の非発光領域には，両基板間の距離を一定に維持するために複数のスペーサ２６（図２参照）が配置される。

このように構成される電子放出素子は，外部からゲート電極６，カソード電極１０及びアノード電極２４に所定の電圧を供給して駆動するが，一例として，カソード電極１０が数〜数十Ｖの（−）走査電圧を受けて走査電極として機能し，ゲート電極６と対向電極１８とが数〜数十Ｖの（＋）データ電圧を受けてデータ電極として機能することができる。

勿論，カソード電極１０とゲート電極６との両方ともに（＋）電圧を印加して駆動することも可能である。すなわち，電子放出素子は，カソード電極１０が接地電圧（一例として０Ｖ）の印加を受け，ゲート電極６が数十Ｖの（＋）電圧の印加を受けるときに画素が点灯し，カソード電極１０とゲート電極６が両方とも数十Ｖの（＋）電圧の印加を受けるときに画素が消灯するように設定できる。

したがって，カソード電極１０とゲート電極６との間の電圧差により，ゲート電極６が位置する電子放出部１２の下部と対向電極１８が位置する電子放出部１２の側部から電子放出のための電界が形成され，電子放出部１２から電子が放出される。放出された電子は，アノード電極２４に印加された高電圧に導かれて第２基板４へ向かいながら，対応する蛍光層２０に衝突して蛍光層を発光させる。

前述した電子放出素子の作用時，電子放出部１２に印加される電界強度は，ゲート電極６に印加される電圧，絶縁層８の厚さ，及び電子放出部１２と対向電極１８との距離（間隔）等と密接した関係がある。

本実施の形態においては，電子放出部１２と対向電極１８とは，下記の実験内容に基づいて同一の駆動条件下で電子放出部１２に印加される電界強度を極大化しながら，電子放出部１２と対向電極１８との間の漏洩電流発生を最小化することが可能な最適の距離をおいて位置する構成とする。ここで，電子放出部１２と対向電極１８間の距離は，第１基板２の面方向に沿って測定される値を意味する。

図５は電子放出部と対向電極間の距離変化に応じて電子放出部に印加される電界強度の変化パターンを概略的に示す。図５を参照すると，電界強度を示す線には，電子放出部と対向電極との距離が短いほど，電界値が減少後増加する変曲点Ａが存在することを確認することができる。

電子放出部１２と対向電極１８との距離Ｄの最大値は，変曲点が１つ存在する場合，この変曲点における電子放出部１２と対向電極１８との距離で定義される。変曲点が１つ以上存在する場合には，各変曲点における電子放出部１２と対向電極１８との距離を比較したとき，最も大きい距離値を有する変曲点における，電子放出部１２と対向電極１８との距離で定義され，より好ましくは最も小さい距離値を有する変曲点における電子放出部１２と対向電極１８との距離で定義される。

この際，電界強度を示す線に変曲点が存在する位置は，同一の駆動条件下で絶縁層８の厚さによって差異が発生する。これは，絶縁層８の厚さが薄いほど，電子放出部１２がゲート電極６による電場に大きく影響されるためである。通常の電子放出素子は，蒸着などのいわゆる薄膜工程で絶縁層８を形成する場合，絶縁層が約０．５〜１μｍの厚さを有し，スクリーン印刷などのいわゆる厚膜工程で絶縁層８を形成する場合，絶縁層が約１０〜３０μｍの厚さを有する。

絶縁層８の厚さをｔとするとき，変曲点が存在する電子放出部１２と対向電極１８との距離Ｄは，数式１で表現できる。数式１は，電界強度を示す線に変曲点が１つ以上存在する場合，電子放出部１２と対向電極１８との距離Ｄは，最も小さい距離値を有する変曲点より小さいことを意味する。また，距離Ｄが１以上とすることについては，以下に説明する。

図６ａ，図６ｂ及び図６ｃは，絶縁層の厚さがそれぞれ３０μｍ，２５μｍ，１μｍのときの電子放出部と対向電極間の距離変化による電子放出部の電界強度を示すグラフである。３つの場合はいずれも，絶縁層の厚さを除いては電子放出素子の構成が全て同一であり，ゲート電極に７０Ｖ，カソード電極に−８０Ｖ，アノード電極に４ｋＶ印加した条件で実験した結果を示した。

図６ａを参照すると，電子放出部と対向電極間の距離縮小に伴って電界強度が減少後増加パターンを示す変曲点は，電子放出部と対向電極間の距離が約８０μｍのときに存在する。これにより，絶縁層の厚さが３０μｍの場合，電子放出部と対向電極間の最大距離は約８０μｍに設定できる。

図６ｂを参照すると，変曲点は，電子放出部と対向電極間の距離が約７０μｍのときと約９０μｍのときに存在する。これにより，絶縁層の厚さが２５μｍの場合，電子放出部と対向電極間の最大距離は約９０μｍに設定でき，より好ましくは約７０μｍに設定できる。

図６ｃを参照すると，変曲点は，電子放出部と対向電極間の距離が約３０μｍのときに存在する。これにより，絶縁層の厚さが１μｍの場合，電子放出部と対向電極間の最大距離は約３０μｍに設定できる。

このように本実施の形態において，電子放出部１２と対向電極１８間の最大距離は，前記電界強度のグラフにおいて変曲点を基準として設定し，この条件内で電子放出部１２に印加される電界強度は，実質的に電子放出部１２と対向電極１８との間の距離が短いほど急激に増加して電子放出量が多くなる結果に繋がる。

図７は電子放出部と対向電極間の距離がそれぞれ３５μｍ，２０μｍおよび１０μｍのときのゲート電極とカソード電極の電圧差によるカソード電流変化を示す。この際，カソード電流は，電子放出部の電子放出量を意味する。実験に使用された電子放出素子において，絶縁層の厚さが２０μｍであり，ゲート電極に７０Ｖ，カソード電極に−８０Ｖ，アノード電極に４ｋＶを印加した条件で実験した結果を示した。

図７を参照すると，電子放出部１２と対向電極１８との間の最大距離条件を満足する範囲内で電子放出部と対向電極間の距離を短くするほど，電子放出部の電子放出量が急激に増加することを確認することができる。

電子放出部１２と対向電極１８との間の最小距離を調べるために，電子放出部１２と対向電極１８との間の距離変化によるカソード電流に対する漏洩電流の比を図８に示した。ここで，電子放出部と対向電極間の漏洩電流は絶縁層の厚さとは関係ない。

図８は，電子放出部１２と対向電極１８との間の距離に対する漏洩電流の変化傾向を示すものであるが，図８を参照すると，電子放出部１２と対向電極１８との間の距離が２μｍ以下の範囲で電子放出部１２と対向電極１８との間の距離が短いほど，漏洩電流が段々増加し，電子放出部１２と対向電極１８との間の距離が約１μｍ未満になると，漏洩電流が急激に増加する傾向を示す。このような実験結果を考慮するとき，電子放出部１２と対向電極１８との間の距離は，数式１に示したように，１μｍ以上とすることができる。

以上まとめて説明すると，本実施の形態において，電子放出部１２と対向電極１８との間の距離は，電子放出部１２に印加される電界強度を示す線に変曲点が１つ以上存在する場合，最も大きい距離値を有する変曲点における電子放出部１２と対向電極１８との間の距離以下であり，より好ましくは最も短い距離値を有する変曲点における電子放出部１２と対向電極１８との間の距離以下とすることができる。

また，電界強度を示す線に変曲点が１つ存在する場合，この変曲点における電子放出部１２と対向電極１８との間の距離以下であり，いずれの場合でも，電子放出部１２と対向電極１８との間の距離は１μｍ以上とすることができる。より好ましくは，電子放出部１２と対向電極１８との距離Ｄは数式１で表わされる。この際，絶縁層の厚さｔは，先にも記したように，絶縁層の形成工程により異なり，０．５〜３０μｍの範囲である。

一方，電子放出部１２と対向電極１８間の最大距離が，変曲点が存在する距離を越えると，電子放出部１２に印加される電界強度が高くなるにも拘わらず，絶縁層８の表面に電子がチャージされる別の問題が発生する。すなわち，電子放出部１２と対向距離１８との間で，電極で覆われない絶縁層８の露出面積が大きくなって，この部分の絶縁層８の表面に電子チャージが発生する可能性がある。

絶縁層８の電子チャージは，素子の内部で制御不可能なエミッションまたはアーク放電を誘発して安定的な表示特性を阻害する。また，オフ状態に設定された画素でアノード電界の影響により電子の放出が間違って放出される，いわゆるダイオードエミッションが容易に発生する可能性があって，アノード電極２４に高電圧を印加することができず，その結果，画面の輝度を高めるのに限界がある。

こうして，第１ゲート電極と電気的に接続された第２ゲート電極（対向電極）を，絶縁層上のカソード電極と同一面に形成し，電子放出部と第２ゲート電極との距離Ｄを数式１で示すように構成することにより，駆動電圧を高くすることなく，電子放出部に印加される電界強度を大きくして，かつ，電子放出部と第２ゲート電極との間の漏洩電流発生を最小限に抑えて，電子放出量を効果的に高めることができる。

（第２の実施の形態）
第２の実施の形態では，電子放出部１２と対向電極１８との間の最大距離を数値で限定する。上述した電子放出素子における電子放出部１２と対向電極１８との間の距離変化による電子放出部１２の電界強度を図９に示した。図９に示した結果は，前述した図６ａ〜図６ｃに示した結果とは異なる駆動条件で測定されたものである。

図９において，Ａ曲線は絶縁層の厚さが３０μｍの場合，Ｂ曲線は絶縁層の厚さが２５μｍの場合，Ｃ曲線は絶縁層の厚さが１μｍの場合をそれぞれ示す。３つの場合はいずれも，絶縁層の厚さを除いては電子放出素子の構成が同一であり，ゲート電極に１００Ｖ，カソード電極に０Ｖ，アノード電極に１ｋＶを印加した条件で実験した結果を示す。

図９を参照すると，絶縁層の厚さが３０μｍの場合と２５μｍの場合，電子放出部と対向電極間の距離が短いほど，電界強度が若干の減少を示した後，電子放出部と対向電極間の距離が約５０μｍ未満になると，電界強度が距離減少分に対して比例的に増加する傾向を示す。すなわち，Ａ曲線及びＢ曲線においては，電子放出部と対向電極との間の距離縮小に伴って電界強度が減少後，増加パターンを示す変曲点は，電子放出部と対向電極との間の距離が約５０μｍのときに存在する。

絶縁層の厚さが１μｍの場合には，電子放出部と対向電極との間の距離が短いほど，電界強度が若干の減少を示した後，電子放出部と対向電極との間の距離が約３５μｍ未満になって電界強度が急激に上昇する傾向を示す。すなわち，Ｃ曲線において電子放出部と対向電極との間の距離縮小に伴って電界強度が減少後，増加パターンを示す変曲点は，電子放出部と対向電極との間の距離が約３５μｍのときに存在する。

したがって，電子放出部と対向電極との間の距離は，絶縁層の厚さが異なる前記３つの場合全てにおいて変曲点が現れる電子放出部と対向電極との間の距離より短くなければならず，これを考慮するとき，電子放出部と対向電極間の距離は略３０μｍ以下が好ましい。

また，電子放出部と対向電極との間の距離が約１５μｍ以下のときに絶縁層の厚さが異なる前記３つの場合，いずれも電子放出部に印加される電場の強さが約６０Ｖ／μｍを越えるので，電子放出部と対向電極との間の距離は，約１５μｍ以下がさらに好ましい。

このように本実施の形態において，電子放出部と対向電極との間の距離は，１〜３０μｍ，より好ましくは１〜１５μｍである。したがって，本実施の形態に係る電子放出素子は，漏洩電流の発生を最小化しながら，対向電極による電界強化効果を極大化して電子放出量を増加させ，且つ駆動電圧を低くできる効果が期待できる。

（第３の実施の形態）
次に，電子放出素子の第３の実施の形態の構成例について説明する。下記構成例の全てにおいて，電子放出部と対向電極との間の距離は，前述した第１の実施の形態，または第２の実施の形態の電子放出部と対向電極との間の距離と同一に設定される。

図１０を参照すると，第３の実施の形態では，対向電極１８と対向するカソード電極２８の一側縁部に突出部３０が形成され，電子放出部１２が突出部３０と接触するように位置する。突出部３０は，カソード電極２８の長手方向に沿って測定される幅Ｗ１が，同一の方向に沿って測定される対向電極１８の幅Ｗ２と同一に設定できる。

前記構造では，カソード電極２８が対向電極１８と対向する部位に限って選択的に突出部３０を形成することにより，特定の画素の電界が隣の画素に及ぼす影響を減少させて画素別駆動をより正確に制御することができる。

（第４の実施の形態）
第４の実施の形態の構成についても，電子放出部と対向電極との間の距離は，前述した第１の実施の形態，または第２の実施の形態と同一に設定される。図１１を参照すると，第４の実施の形態では，カソード電極２８と電子放出部１２との間に抵抗層３２が形成される。特に，抵抗層３２は，カソード電極２８の突出部３０と電子放出部１２との間に位置できる。抵抗層３２は，約０．０１〜１０^１０ｃｍの比抵抗値を有し，画素別の電子放出部１２の電子放出量を均一に制御する役割をする。

電子放出部１２は，抵抗層３２の側面と接触するように絶縁層８上に形成できる。図１２の断面図に示すように，抵抗層３２’が対向電極１８に向かって延長され，電子放出部１２が抵抗層３２’上に形成される場合も可能である。この際，抵抗層３２’の厚さは，約０．５μｍ以下であって，絶縁層８の厚さより薄いため，電子放出部１２と対向電極１８とが実質的に同一の層に位置すると見ることができる。

図１２に示すように，電子放出部１２が抵抗層３２’上に形成される場合には，電子放出部１２と抵抗層３２’との接触面積が増加して抵抗層による効果をさらに大きくすることができる。

（第５の実施の形態）
図１３を参照すると，第５の実施の形態では，カソード電極３４の内部に，カソード電極３４の一部が除去されて絶縁層の表面を露出させる開口部３６が設けられる。これにより，開口部３６の下方に配置されたゲート電極６の電界が絶縁層と開口部３６を通過して電子放出部１２に影響を及ぼし，電子放出素子の作用時に電子放出部１２の周囲にさらに強い電界を形成する。

第５の実施の形態の構成についても，電子放出部１２と対向電極１８との間の距離Ｄは，カソード電極３４と対向電極１８との距離ａより小さくし，前述した第１の実施の形態，または第２の実施の形態と同一に設定される。

（第６の実施の形態）
第６の実施の形態は，上記第１〜第５の実施の形態と，カソード電極とゲート電極との配置が逆になった構成である。図１４及び図１５を参照すると，第６の実施の形態では，第１基板２上に第１カソード電極３８が第１基板２の一方向（図面のｙ軸方向）に沿ってストライプパターン状に形成され，絶縁層８が第１カソード電極３８を覆うように第１基板２全体に形成される。絶縁層８上には第１カソード電極３８と直交する方向（図面のｘ軸方向）に沿ってゲート電極４０が形成される。

ゲート電極４０同士の間の絶縁層８上に第２カソード電極４２が形成され，電子放出部１２が第２カソード電極４２と接触するように絶縁層８上に形成される。第２カソード電極４２は，絶縁層８に形成されたビアホール８ａを介して第１カソード電極３８と接触して第１カソード電極３８と電気的に接続される。第２カソード電極４２と電子放出部１２は，第１基板２上に設定される画素領域ごとに別個に備えられる。

この際，電子放出部１２とゲート電極４０との距離Ｄは，前述した第１の実施の形態または第２の実施の形態に記載の電子放出部と対向電極間との距離と同一に設定することができる。

図１６を参照すると，前述した構成において，ゲート電極は，走査信号印加部４４から走査信号電圧を受けて走査電極として用いられ，第１カソード電極は，データ信号印加部４６から画像データ書き込みのためのデータ信号電圧を受けてデータ電極として用いられる。

図１７は本実施の形態に係る電子放出素子に適用可能な駆動波形の一例を示す図である。便宜上，ゲート電極を走査電極と命名し，第１及び第２カソード電極をデータ電極と命名する。

図１７を参照すると，Ｔ_１区間では，走査電極Ｓｎには走査信号のオン電圧Ｖ_Ｓが印加され，データ電極Ｄｍにはデータ信号のオン電圧Ｖ_１が印加される。すると，走査電極Ｓｎとデータ電極Ｄｍに印加される電圧差Ｖ_Ｓ−Ｖ_１によって電子放出部から電子が放出され，放出された電子は蛍光層に衝突して蛍光層を発光させる。

その後，Ｔ_２区間では，走査電極Ｓｎには走査信号のオン電圧Ｖ_Ｓが保たれ，データ電極Ｄｍにはデータ信号のオフ電圧Ｖ_Ｄが印加される。すると，走査電極Ｓ_ｎとデータ電極Ｄｍに印加される電圧差がＶ_Ｓ−Ｖ_Ｄに減少して電子放出部から電子放出が起こらなくなる。Ｔ_１区間とＴ_２区間のパルス幅を変化させて適切な諧調表現を行うことができる。

Ｔ_３区間では，走査電極Ｓｎには走査信号のオフ電圧Ｖ_１が印加され且つデータ電極Ｄｍにはデータ信号のオフ電圧Ｖ_１が印加され，電子放出部から電子放出が起こらなくなる。この際，走査信号のオフ電圧Ｖ_１はデータ信号のオン電圧Ｖ_１と同一に設定されるが，通常０Ｖの電圧に設定される。

このようにデータ信号が印加される第１及び第２カソード電極に電子放出部が電気的に接続される構造では，電子放出に必要な最大電流値がデータ電極の数に対して分担される。言い換えれば，電子放出素子がフルホワイトの画面を実現する場合，１つの走査電極に対応して位置する複数の電子放出部からの電子放出量を最大にしなければならないが，このような電子放出に必要な最大電流値は，全てデータ電極に分担されるので，それぞれデータ電極には（最大電流値／データ電極の数）だけの電流が流れる。

したがって，本実施の形態の電子放出素子は，ゲート電極方向（通常，画面の横方向）に沿って輝度の差が発生せず，第１カソード電極に数ＭΩ以上のライン抵抗が存在するとしても，第１カソード電極に流れる電流が小さいため，電圧降下による輝度低下は極めて低い水準であるといえる。

（第７の実施の形態）
図１８を参照すると，第７の実施の形態は，前述した第６の実施の形態の構成を基本としながら，電子放出部１２と向かい合うゲート電極４８の一側縁部に突出部５０を形成した構成からなる。突出部５０は，電子放出部１２とゲート電極４０が微細間隔を確保するのに有利に作用し，特定画素の電界が隣の画素に及ぼす影響を減少させて画素ごとの駆動をより正確にする役割をする。

（第８の実施の形態）
図１９を参照すると，第８の実施の形態は，前述した第６の実施の形態または第７の実施の形態の構成を基本としながら，第２カソード電極４２と電子放出部１２との間に抵抗層２８を形成した構成からなる。電子放出部１２は，抵抗層２８の側面と接触するように絶縁層８上に形成されるか，或いは図２０に示すように抵抗層２８’上に形成される。

電子放出部１２が抵抗層２８’上に形成される場合，抵抗層２８’の厚さは，約０．５μｍ以下であって，絶縁層８の厚さより極めて薄いため，電子放出部１２とゲート電極４０が実質的に同一の層に位置すると見ることができる。

一方，前述した実施の形態で図示は省略したが，図２１に示すように，第１基板２と第２基板４との間には，複数の電子ビーム通過孔５２ａを備えるグリッド電極５２が位置できる。グリッド電極５２は，第２基板４を向かう電子を集束させるとともに，電子放出部１２に及ぼすアノード電界の影響を遮断してアノード電界によるダイオード発光を抑制する役割をする。

図２１において，第２基板４とグリッド電極５２との間に位置するのは，上部スペーサ２６ａであり，第１基板２とグリッド電極５２との間に位置するのは下部スペーサ２６ｂである。

こうして，カソード電極とゲート電極との配置が逆になった構成である場合にも，電子放出部と第２カソード電極との距離Ｄを数式１で示すように構成することにより，駆動電圧を高くすることなく，電子放出部に印加される電界強度を大きくし，漏洩電流発生を最小限に抑えて，電子放出量を効果的に高めることができる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，電子放出素子に適用可能であり，駆動電極としてカソード電極とゲート電極とを備え，電子放出部から放出された電子が加速されてアノード電極に向かう構造を有する電子放出素子に適用可能である。

第１の実施の形態に係る電子放出素子の部分分解斜視図である。 第１の実施の形態に係る電子放出素子の部分断面図である。 第１の実施の形態に係る電子放出素子の第１基板部位の説明図である。 図３で，カソード電極及び電子放出部の変形例を示す第１基板部位の説明図である。 電子放出部と対向電極との間の距離変化に応じて，電子放出部に印加される電界強度を示す説明図である。 絶縁層の厚さが３０μｍのときの電子放出部と対向電極との間の距離変化による電子放出部の電界強度を示すグラフである。 絶縁層の厚さが２５μｍのときの電子放出部と対向電極との間の距離変化による電子放出部の電界強度を示すグラフである。 絶縁層の厚さが１μｍのときの電子放出部と対向電極との間の距離変化による電子放出部の電界強度を示すグラフである。 ゲート電極とカソード電極との電圧差によるカソード電流変化を示すグラフである。 電子放出部と対向電極との間の距離変化による，漏洩電流の変化を測定して示すグラフである。 第２の実施の形態に係る電子放出素子で，電子放出部と対向電極との間の距離変化による電界強度を測定して示すグラフである。 第３の実施の形態に係る電子放出素子中の第１基板部位の説明図である。 第４の実施の形態に係る電子放出素子中の第１基板部位の説明図である。 図１１で，抵抗層及び電子放出部の変形例を示す第１基板部位の説明図である。 第５の実施の形態に係る電子放出素子中の第１基板部位の説明図である。 第６の実施の形態に係る電子放出素子中の部分断面図である。 第６の実施の形態に係る電子放出素子中の第１基板部位の説明図である。 第６の実施の形態に係る電子放出素子中の第１基板の説明図である。 第６の実施の形態に係る電子放出素子に適用可能な駆動波形の一例を示す説明図である。 第７の実施の形態に係る電子放出素子中の第１基板部位の説明図である。 第８の実施の形態に係る電子放出素子中の第１基板部位の説明図である。 図１９で，抵抗層及び電子放出部の変形例を示す第１基板部位の説明図である。 第９の実施の形態に係る電子放出素子の部分断面図である。

符号の説明

２ 第１基板
４ 第２基板
６ ゲート電極
８ 絶縁層
８ａ ビアホール
１０ カソード電極
１２ 電子放出部
１８ 対向電極
２０ 蛍光層
２２ 黒色層
２４ アノード電極

Claims (28)

1. 基板上部に形成されるカソード電極と，
   前記カソード電極に電気的に接続される電子放出部と，
   前記カソード電極と絶縁層を介して離隔する第１ゲート電極と，
   前記カソード電極が形成される前記絶縁層上に，前記電子放出部と所定の距離を有して位置し，前記第１ゲート電極と同一電圧が印加される第２ゲート電極と，
   を備え，
   前記電子放出部と前記第２ゲート電極との距離が，数式１の条件を満足することを特徴とする，電子放出素子。
   

   

   ただし，Ｄは電子放出部と第２ゲート電極との距離であり，ｔは絶縁層の厚さを示す。
2. 前記絶縁層は，０．５〜３０μｍの厚さを有することを特徴とする，請求項１に記載に電子放出素子。
3. 前記第１ゲート電極は，前記カソード電極より前記基板に近接して配置されることを特徴とする，請求項１または２に記載の電子放出素子。
4. 前記第２ゲート電極は，前記絶縁層に形成されたビアホールを介して前記第１ゲート電極と接触するように前記絶縁層上に形成されることを特徴とする，請求項１〜３のいずれかに記載の電子放出素子。
5. 前記電子放出部は，側面が前記カソード電極の側面と接触するように前記絶縁層上に形成されることを特徴とする，請求項１〜４のいずれかに記載の電子放出素子。
6. 前記カソード電極と電子放出部との間に位置する抵抗層をさらに含むことを特徴とする，請求項１〜５のいずれかに記載の電子放出素子。
7. 前記カソード電極は，絶縁層の表面を露出させるための開口部を内部に有することを特徴とする，請求項１〜６のいずれかに記載の電子放出素子。
8. 電子放出部は，カーボンナノチューブ，黒鉛，黒鉛ナノファイバ，ダイアモンド，ダイアモンドライクカーボン，Ｃ_６０及びシリコンナノワイヤからなる群より選択された少なくとも１つの物質を含むことを特徴とする，請求項１〜７のいずれかに記載の電子放出素子。
9. 前記基板に対向して配置される対向基板と，
   前記対向基板に形成される蛍光層及びアノード電極と，
   前記基板と前記対向基板との間に位置するグリッド電極と，
   をさらに備えることを特徴とする，請求項１〜８のいずれかに記載の電子放出素子。
10. 基板上部に形成されるカソード電極と，
    前記カソード電極に電気的に接続される電子放出部と，
    前記カソード電極と絶縁層を介して離隔する第１ゲート電極と，
    前記カソード電極が形成される前記絶縁層上に，前記電子放出部と所定の距離を有して位置し，前記第１ゲート電極と同一電圧が印加される第２ゲート電極と，
    を備え，
    前記カソード電極と前記第１ゲート電極とへの電圧印加の際に，前記電子放出部と前記第２ゲート電極との距離の減少に伴う前記電子放出部の電界強度の変化は，減少後に増加に転じる少なくとも１つの変曲点を有し，
    前記電子放出部と前記第２ゲート電極との距離が，数式２の条件を満足することを特徴とする，電子放出素子。
    

    

    ただし，Ｄは電子放出部と第２ゲート電極との距離であり，ｄ１は電子放出部と前記第２ゲート電極との距離が最も長い変曲点における電子放出部と第２ゲート電極との距離を示す。
11. 前記電子放出部と前記第２ゲート電極との距離は，数式３の条件を満足することを特徴とする，請求項１０に記載の電子放出素子。
    

    

    ただし，ｔは絶縁層の厚さを示す。
12. 基板上部に形成されるカソード電極と，
    前記カソード電極に電気的に接続される電子放出部と，
    前記カソード電極と絶縁層を介して離隔する第１ゲート電極と，
    前記カソード電極が形成される前記絶縁層上に，前記電子放出部と所定の距離を有して位置し，前記第１ゲート電極と同一電圧が印加される第２ゲート電極と，
    を備え，
    前記電子放出部と前記第２ゲート電極との距離が，１〜３０μｍであることを特徴とする，電子放出素子。
13. 前記電子放出部と前記第２ゲート電極との距離は，１〜１５μｍであることを特徴とする，請求項１２に記載の電子放出素子。
14. 前記第１ゲート電極は，前記カソード電極より前記基板に近接して配置されることを特徴とする，請求項１２または１３に記載の電子放出素子。
15. 前記第２ゲート電極は，前記絶縁層に形成されたビアホールを介して前記第１ゲート電極と接触するように前記絶縁層上に形成されることを特徴とする，請求項１２〜１４のいずれかに記載の電子放出素子。
16. 前記電子放出部は，側面が前記カソード電極の側面と接触するように前記絶縁層上に形成され，少なくとも一部が，前記第２ゲート電極と対向する前記カソード電極の一側縁部から前記第２ゲート電極に向かって突出して形成されていることを特徴とする，請求項１２〜１５のいずれかに記載の電子放出素子。
17. 前記カソード電極は前記第２ゲート電極に向かって突出部を形成し，前記電子放出部は前記突出部と接触して形成されることを特徴とする，請求項１２〜１５のいずれかに記載の電子放出素子。
18. 前記カソード電極と前記電子放出部との間に位置する抵抗層をさらに備えることを特徴とする，請求項１２〜１７のいずれかに記載の電子放出素子。
19. 前記基板に対向して配置される対向基板と，
    前記対向基板に形成される蛍光層及びアノード電極と，
    前記基板と前記対向基板との間に位置するグリッド電極と，
    をさらに備えることを特徴とする，請求項１２〜１８のいずれかに記載の電子放出素子。
20. 基板上部に形成されるゲート電極と，
    前記ゲート電極と絶縁層を介して離隔する第１カソード電極と，
    前記ゲート電極が形成される前記絶縁層上に，前記ゲート電極と離隔して位置し，前記第１カソード電極と同一電圧が印加される第２カソード電極と，
    前記第２カソード電極に電気的に接続される電子放出部と，
    を備え，
    前記電子放出部と前記ゲート電極との距離は，１〜３０μｍであることを特徴とする，電子放出素子。
21. 前記電子放出部と前記ゲート電極との距離は，１〜１５μｍであることを特徴とする，請求項２０に記載の電子放出素子。
22. 前記第１カソード電極は，前記ゲート電極より前記基板に近接して配置されることを特徴とする，請求項２０または２１に記載の電子放出素子。
23. 前記第２カソード電極は，前記絶縁層に形成されたビアホールを介して前記第１カソード電極と接触するように前記絶縁層上に形成されることを特徴とする，請求項２０〜２２のいずれかに記載の電子放出素子。
24. 前記電子放出部は，側面が前記第２カソード電極の側面と接触するように前記絶縁層上に形成されることを特徴とする，請求項２０〜２３のいずれかに記載の電子放出素子。
25. 前記ゲート電極は，前記電子放出部に向かって突出部を形成することを特徴とする，請求項２０〜２４のいずれかに記載の電子放出素子。
26. 前記第２カソード電極と前記電子放出部との間に位置する抵抗層をさらに備えることを特徴とする，請求項２０〜２５のいずれかに記載の電子放出素子。
27. 前記ゲート電極は走査信号印加部に電気的に接続され，前記第１カソード電極はデータ信号印加部に電気的に接続されることを特徴とする，請求項２０〜２６のいずれかに記載の電子放出素子。
28. 前記基板に対向して配置される対向基板と，
    前記対向基板に形成される蛍光層及びアノード電極と，
    前記基板と前記対向基板との間に位置するグリッド電極と，
    をさらに備えることを特徴とする，請求項２０〜２７のいずれかに記載の電子放出素子。
    

Images