JPH0935618A - ゲート付き電界放出型冷陰極 - Google Patents
ゲート付き電界放出型冷陰極Info
- Publication number
- JPH0935618A JPH0935618A JP18394295A JP18394295A JPH0935618A JP H0935618 A JPH0935618 A JP H0935618A JP 18394295 A JP18394295 A JP 18394295A JP 18394295 A JP18394295 A JP 18394295A JP H0935618 A JPH0935618 A JP H0935618A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- tip
- layer
- gate
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 ゲートとエミッタとの相互位置関係が不明で
あり、エミッタ先端での電界集中を十分確保しつつゲー
ト電流に起因する電力損失を避ける方策が無いという問
題を解決して、ゲート電流に起因した損失の少ない、エ
ミッタ先端への電界集中も損なわれることなくむしろ電
界集中効果を従来よりもさらに促進させた、ゲート付き
電界放出型冷陰極を提供する。 【課題解決手段】 エミッタの先端部８ａを囲むゲート
開口部９ｂに内接する円の半径ａは、０．５μｍであ
り、エミッタの先端部８ａとゲート開口部９ｂの高さ
は、０．１μｍ以内で一致している。
あり、エミッタ先端での電界集中を十分確保しつつゲー
ト電流に起因する電力損失を避ける方策が無いという問
題を解決して、ゲート電流に起因した損失の少ない、エ
ミッタ先端への電界集中も損なわれることなくむしろ電
界集中効果を従来よりもさらに促進させた、ゲート付き
電界放出型冷陰極を提供する。 【課題解決手段】 エミッタの先端部８ａを囲むゲート
開口部９ｂに内接する円の半径ａは、０．５μｍであ
り、エミッタの先端部８ａとゲート開口部９ｂの高さ
は、０．１μｍ以内で一致している。
Description
【０００１】
【発明の属する技術分野】本発明は、ゲート電極の付い
た電界放出型冷陰極に関する。
た電界放出型冷陰極に関する。
【０００２】
【従来の技術】従来の電界放出型冷陰極の例としては、
スピント（C.A.Spindt）らが、Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．47，5248(1976)に発表したもの、あるいは本願発明
者中本正幸らの作製法によるもの（特開平6-036682号）
が知られている。
スピント（C.A.Spindt）らが、Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．47，5248(1976)に発表したもの、あるいは本願発明
者中本正幸らの作製法によるもの（特開平6-036682号）
が知られている。
【０００３】スピントらの例においては、Ｓｉ単結晶基
板上に絶縁層としてのＳｉＯ2 層、エミッタ金属層とし
てのＭｏ（モリブデン）層およびゲート電極層となるＡ
ｌ（アルミニウム）層を、順次スパッタリング法等で形
成した後、これらの絶縁層、エミッタ金属層、ゲート電
極層にエッチングによって直径約１．５μｍ程度の穴を
穿設し、この穴の中に電界放出を行なうための円錐状の
エミッタを蒸着法により作製している。
板上に絶縁層としてのＳｉＯ2 層、エミッタ金属層とし
てのＭｏ（モリブデン）層およびゲート電極層となるＡ
ｌ（アルミニウム）層を、順次スパッタリング法等で形
成した後、これらの絶縁層、エミッタ金属層、ゲート電
極層にエッチングによって直径約１．５μｍ程度の穴を
穿設し、この穴の中に電界放出を行なうための円錐状の
エミッタを蒸着法により作製している。
【０００４】蒸着による円錐型エミッタ形成は、エミッ
タとなる金属、例えばＭｏの垂直方向から基板を回転さ
せながら真空蒸着し、ピンホールの直径がＭｏの堆積と
とも減少し最終的には０となることを利用している。
タとなる金属、例えばＭｏの垂直方向から基板を回転さ
せながら真空蒸着し、ピンホールの直径がＭｏの堆積と
とも減少し最終的には０となることを利用している。
【０００５】しかしながら、スピントらの電界放出型冷
陰極においては、以下に述べる問題点があった。
陰極においては、以下に述べる問題点があった。
【０００６】まず第１には、回転蒸着法により、Ａｌ層
にあけたピンホールの直径が少しずつ小さくなることを
利用して穴の内面にエミッタを形成しているため、エミ
ッタ高さ、先端部の形状などがばらつき、電界放出の均
一性が悪い。そのうえ、電界放出効率を向上させるのに
必要なエミッタ先端部の鋭さが不十分で、電界放出効率
の低下や消費電力の増大等の問題があった。
にあけたピンホールの直径が少しずつ小さくなることを
利用して穴の内面にエミッタを形成しているため、エミ
ッタ高さ、先端部の形状などがばらつき、電界放出の均
一性が悪い。そのうえ、電界放出効率を向上させるのに
必要なエミッタ先端部の鋭さが不十分で、電界放出効率
の低下や消費電力の増大等の問題があった。
【０００７】また、形状の再現性や歩留まりが悪いた
め、特性の揃った多数の電界放出型冷陰極を同一基板上
に作製しようとする場合には、生産コストが非常に高く
なるという問題もあった。
め、特性の揃った多数の電界放出型冷陰極を同一基板上
に作製しようとする場合には、生産コストが非常に高く
なるという問題もあった。
【０００８】また、第２にＳｉＯ2 絶縁層をＣＶＤ法に
より厚く形成しているため、電界放出の効率を大きく左
右するゲート−エミッタ間の距離が正確に制御すること
が出来ず、電界放出の均一性が良好でなく、ばらつきが
発生する。
より厚く形成しているため、電界放出の効率を大きく左
右するゲート−エミッタ間の距離が正確に制御すること
が出来ず、電界放出の均一性が良好でなく、ばらつきが
発生する。
【０００９】また、ゲート−エミッタ間の距離が近接し
た方が、より低電圧で素子を駆動させることができる
が、その距離を高い制御で精確に近接させることも困難
であるという問題があった。
た方が、より低電圧で素子を駆動させることができる
が、その距離を高い制御で精確に近接させることも困難
であるという問題があった。
【００１０】上記の問題点を解決するものとして、前記
中本正幸らの提案した作製法による例が挙げられる。
中本正幸らの提案した作製法による例が挙げられる。
【００１１】中本らの例においては、鋳型となる第１の
基板に設けた凹部を酸化し凹部先端を先鋭化したのち、
この凹部内を埋めつつ絶縁層上にエミッタ材料層を形成
し、第１の鋳型となる基板と構造基板である第２の基板
とを前記エミッタ材料層が介在するように接合する。
基板に設けた凹部を酸化し凹部先端を先鋭化したのち、
この凹部内を埋めつつ絶縁層上にエミッタ材料層を形成
し、第１の鋳型となる基板と構造基板である第２の基板
とを前記エミッタ材料層が介在するように接合する。
【００１２】その後、第１の基板をエッチングにより除
去し、凹部内に充填されたエミッタ材料で形成された凸
部を内部に含む絶縁層を露出させ、絶縁層上にゲート電
極を形成し、凸部の先端部が露出するように、ゲート電
極層及び絶縁層の一部を除去してゲート付きエミッタを
形成する。
去し、凹部内に充填されたエミッタ材料で形成された凸
部を内部に含む絶縁層を露出させ、絶縁層上にゲート電
極を形成し、凸部の先端部が露出するように、ゲート電
極層及び絶縁層の一部を除去してゲート付きエミッタを
形成する。
【００１３】このようにして作製した電界放出型冷陰極
においては、凹部を設けた第１の基板上に酸化絶縁層を
形成する。
においては、凹部を設けた第１の基板上に酸化絶縁層を
形成する。
【００１４】その後、エミッタ材料層を形成しているた
め、ゲート−エミッタ間の距離の制御性が良く、また第
１の凹部内に充填した材料がエミッタとなるため、予め
正確に形成された凹部により、高さの均一性に優れ、形
状の再現性もよいエミッタが得られる。
め、ゲート−エミッタ間の距離の制御性が良く、また第
１の凹部内に充填した材料がエミッタとなるため、予め
正確に形成された凹部により、高さの均一性に優れ、形
状の再現性もよいエミッタが得られる。
【００１５】さらに、酸化前の凹部の先端が十分尖鋭化
していない場合でも、熱酸化絶縁層を成長させることに
よりその絶縁層表面で形成される凹部の先端は極めて鋭
く尖った形状となる。このため、それをあたかも鋳型と
して形成されるエミッタも、その先端が非常に鋭く尖っ
たものとなる。
していない場合でも、熱酸化絶縁層を成長させることに
よりその絶縁層表面で形成される凹部の先端は極めて鋭
く尖った形状となる。このため、それをあたかも鋳型と
して形成されるエミッタも、その先端が非常に鋭く尖っ
たものとなる。
【００１６】この中本らの例のように、絶縁層を介して
エミッタに沿った形で設けられたゲートについては、同
じゲート電圧と絶縁層厚で比較した場合、ゲート開口部
がエミッタより上に位置する場合のほうが、下に位置す
る場合に比べエミッタ先端での電界集中の点からは有利
である。
エミッタに沿った形で設けられたゲートについては、同
じゲート電圧と絶縁層厚で比較した場合、ゲート開口部
がエミッタより上に位置する場合のほうが、下に位置す
る場合に比べエミッタ先端での電界集中の点からは有利
である。
【００１７】しかしながら、エミッタに沿ったゲートを
備えるエミッタの動作特性の解析は、従来は十分に為さ
れているとは言えなかった。
備えるエミッタの動作特性の解析は、従来は十分に為さ
れているとは言えなかった。
【００１８】従って、エミッタ先端への電界集中は保ち
ながら、なおかつゲート電流を抑えアノードへ流れる電
流を十分確保するための、ゲートとエミッタとの相互位
置関係が従来の技術では不明であり、ゲート電流に起因
する電力損失を抑えることが困難であるという問題があ
った。
ながら、なおかつゲート電流を抑えアノードへ流れる電
流を十分確保するための、ゲートとエミッタとの相互位
置関係が従来の技術では不明であり、ゲート電流に起因
する電力損失を抑えることが困難であるという問題があ
った。
【００１９】
【発明が解決しようとする課題】上述したように、従来
の電界放出型冷陰極においては、ゲート電流を抑えアノ
ードへ流れる電流を十分確保するために望ましい、ゲー
トとエミッタとの相互位置関係が不明であり、エミッタ
先端での電界集中を十分確保しつつゲート電流に起因す
る電力損失を避ける方策が無く、それが実現されていな
いという問題があった。
の電界放出型冷陰極においては、ゲート電流を抑えアノ
ードへ流れる電流を十分確保するために望ましい、ゲー
トとエミッタとの相互位置関係が不明であり、エミッタ
先端での電界集中を十分確保しつつゲート電流に起因す
る電力損失を避ける方策が無く、それが実現されていな
いという問題があった。
【００２０】本発明は、上記の問題点を解決するために
成されたものである。
成されたものである。
【００２１】ゲート付き電界放出型冷陰極においては、
全電流に対するアノード電流を50％以上確保するのが望
ましいと考えられる。そこで本発明においては、そのた
めに必要なゲートとエミッタの相互位置関係の条件を与
え、アノード電流が十分に確保でき、電力損失の少ない
高性能のゲート付き電界放出型冷陰極を提供することを
目的としている。
全電流に対するアノード電流を50％以上確保するのが望
ましいと考えられる。そこで本発明においては、そのた
めに必要なゲートとエミッタの相互位置関係の条件を与
え、アノード電流が十分に確保でき、電力損失の少ない
高性能のゲート付き電界放出型冷陰極を提供することを
目的としている。
【００２２】
【課題を解決するための手段】本発明に係るゲート付き
電界放出型冷陰極は、構造基板と、前記構造基板上に接
合形成され、先端部が尖鋭な凸状のエミッタを有するエ
ミッタ材料層と、前記エミッタ材料層上に前記エミッタ
の先端部が露出するように設けられた絶縁層と、前記絶
縁層を介して前記エミッタの形状に沿って設けられると
ともに前記エミッタの先端部を非接触に囲む開口部を有
するゲート金属層とを備えた電界放出型冷陰極におい
て、前記開口部が、それに内接する円の半径ａ＝20μｍ
以下である開口寸法の開口部であり、前記開口部は、前
記エミッタ先端の上部に位置しており、前記開口部に内
接する円の半径ａと、前記エミッタ先端と前記開口部の
高さの差ｌとの比ａ／ｌが、０．２以上４以下であるこ
とを特徴としている。
電界放出型冷陰極は、構造基板と、前記構造基板上に接
合形成され、先端部が尖鋭な凸状のエミッタを有するエ
ミッタ材料層と、前記エミッタ材料層上に前記エミッタ
の先端部が露出するように設けられた絶縁層と、前記絶
縁層を介して前記エミッタの形状に沿って設けられると
ともに前記エミッタの先端部を非接触に囲む開口部を有
するゲート金属層とを備えた電界放出型冷陰極におい
て、前記開口部が、それに内接する円の半径ａ＝20μｍ
以下である開口寸法の開口部であり、前記開口部は、前
記エミッタ先端の上部に位置しており、前記開口部に内
接する円の半径ａと、前記エミッタ先端と前記開口部の
高さの差ｌとの比ａ／ｌが、０．２以上４以下であるこ
とを特徴としている。
【００２３】本発明のゲート付き電界放出型冷陰極にお
いては、ゲート金属層の開口部がエミッタ先端の上部に
位置し、前記の開口部に内接する円の半径ａと、エミッ
タ先端とゲート開口部の高さとの差ｌとの比ａ／ｌが、
０．２以上４以下であることを特徴としている。
いては、ゲート金属層の開口部がエミッタ先端の上部に
位置し、前記の開口部に内接する円の半径ａと、エミッ
タ先端とゲート開口部の高さとの差ｌとの比ａ／ｌが、
０．２以上４以下であることを特徴としている。
【００２４】この条件を満たすことにより、エミッタ先
端での電界集中を損なうこと無く全動作電流に対するゲ
ート電流を５０％以下に抑えることが可能となる。
端での電界集中を損なうこと無く全動作電流に対するゲ
ート電流を５０％以下に抑えることが可能となる。
【００２５】従って、全電流に対して５０％以上のアノ
ード電流を確保することができ、またゲート電流に起因
する電力損失を抑えることができる。
ード電流を確保することができ、またゲート電流に起因
する電力損失を抑えることができる。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態である
ゲート付き電界放出型冷陰極について図面に基づいて詳
細に説明する。
ゲート付き電界放出型冷陰極について図面に基づいて詳
細に説明する。
【００２７】（実施形態１）図１は本発明の第１の実施
の形態である電界放出型冷陰極を示す模式図である。
まず、例えば単結晶基板の片側表面に先細りの凹部を形
成する。このような凹部を形成する方法としては、以下
に記すようなＳｉ（シリコン）単結晶基板の異方性エッ
チングを利用する方法がある。
の形態である電界放出型冷陰極を示す模式図である。
まず、例えば単結晶基板の片側表面に先細りの凹部を形
成する。このような凹部を形成する方法としては、以下
に記すようなＳｉ（シリコン）単結晶基板の異方性エッ
チングを利用する方法がある。
【００２８】すなわち、まず、ｐ型で（1 0 0 ）結晶面
方位のＳｉ単結晶基板１上に、厚さ０．１μｍのＳｉＯ
2 熱酸化層をドライ酸化法により形成する。続いて、フ
ォトレジストをスピンコート法により塗布する。
方位のＳｉ単結晶基板１上に、厚さ０．１μｍのＳｉＯ
2 熱酸化層をドライ酸化法により形成する。続いて、フ
ォトレジストをスピンコート法により塗布する。
【００２９】次に、ステッパを用いて、例えば１μｍ角
の正方形開口部が得られるような露光、現像等のパター
ニングを行なった後、ＮＨ4 Ｆ・ＨＦ混合溶液を用い
て、前記のＳｉＯ2 膜のエッチングを行なう。
の正方形開口部が得られるような露光、現像等のパター
ニングを行なった後、ＮＨ4 Ｆ・ＨＦ混合溶液を用い
て、前記のＳｉＯ2 膜のエッチングを行なう。
【００３０】レジストを除去した後、３０wt％のＫＯＨ
水溶液を用いて、異方性エッチングを行なうことによ
り、図１（ａ）に示すように、深さ０．７１μｍの逆ピ
ラミット状の凹部２をＳｉ単結晶基板上に形成させる。
水溶液を用いて、異方性エッチングを行なうことによ
り、図１（ａ）に示すように、深さ０．７１μｍの逆ピ
ラミット状の凹部２をＳｉ単結晶基板上に形成させる。
【００３１】次に、ＮＨ4 Ｆ・ＨＦ混合溶液を用いて、
ＳｉＯ2 酸化層を一旦除去した後、図１（ｂ）に示すよ
うに、Ｓｉ単結晶基板１上に凹部２内を含めて厚さ０．
４μｍのＳｉＯ2 熱酸化絶縁層３を形成する。
ＳｉＯ2 酸化層を一旦除去した後、図１（ｂ）に示すよ
うに、Ｓｉ単結晶基板１上に凹部２内を含めて厚さ０．
４μｍのＳｉＯ2 熱酸化絶縁層３を形成する。
【００３２】次いで、上記熱酸化絶縁層３上に、エミッ
タ材料層４として、例えば、Ｗ（タングステン）層やＭ
ｏ層、Ｔａ（タンタル）層等を形成する。ここではＷ
（タングステン）層を使用した。
タ材料層４として、例えば、Ｗ（タングステン）層やＭ
ｏ層、Ｔａ（タンタル）層等を形成する。ここではＷ
（タングステン）層を使用した。
【００３３】エミッタ材料層４は、凹部２が十分に埋め
られるとともに、凹部２以外の部分も一様となるように
形成する。
られるとともに、凹部２以外の部分も一様となるように
形成する。
【００３４】本実施形態では、厚さ２μｍとなるように
エミッタ材料層をスパッタリング法により形成した。さ
らに、ＩＴＯ層等の導電層５を同じくスパッタリング法
により例えば厚さ１μｍとなるように形成する。
エミッタ材料層をスパッタリング法により形成した。さ
らに、ＩＴＯ層等の導電層５を同じくスパッタリング法
により例えば厚さ１μｍとなるように形成する。
【００３５】なお、この導電層は５はエミッタ材料層４
の材質によっては省くことができ、その場合にはエミッ
タ材料層が４がカソード電極層を兼ねることとなる。
の材質によっては省くことができ、その場合にはエミッ
タ材料層が４がカソード電極層を兼ねることとなる。
【００３６】一方、第２の基板となる構造基板として、
背面に厚さ０．４μｍのＡｌ層６をコートしたパイレッ
クスガラス基板（厚さ１mm）７を用意し、図１（ｃ）に
示すように、ガラス基板７と上記Ｓｉ単結晶基板１とを
エミッタ材料層４を介するように接着する。この接着に
は例えば静電接着法を適用することが出来る。この静電
接着法は、冷陰極装置の計量化や薄型化に寄与する。
背面に厚さ０．４μｍのＡｌ層６をコートしたパイレッ
クスガラス基板（厚さ１mm）７を用意し、図１（ｃ）に
示すように、ガラス基板７と上記Ｓｉ単結晶基板１とを
エミッタ材料層４を介するように接着する。この接着に
は例えば静電接着法を適用することが出来る。この静電
接着法は、冷陰極装置の計量化や薄型化に寄与する。
【００３７】ガラス基板７背面のＡｌ層６を、ＨＮＯ3
・ＣＯＯＨ・ＨＦの混酸溶液で除去する。
・ＣＯＯＨ・ＨＦの混酸溶液で除去する。
【００３８】その後、エチレンジアミン・ピロカテコー
ル・ピラジンを用いた水溶液（エチレンジアミン：ピロ
カテコール：ピラジン：水＝７５cc：１２ｇ：３mg：１
０cc）で，Ｓｉ単結晶基板１のみをエッチング除去し、
図１（ｄ）に示すように、ＳｉＯ2 熱酸化層３を露出さ
せるとともに、ＳｉＯ2 熱酸化層３に覆われたエミッタ
材料によるピラミッド形状の凸部８を突出させる。
ル・ピラジンを用いた水溶液（エチレンジアミン：ピロ
カテコール：ピラジン：水＝７５cc：１２ｇ：３mg：１
０cc）で，Ｓｉ単結晶基板１のみをエッチング除去し、
図１（ｄ）に示すように、ＳｉＯ2 熱酸化層３を露出さ
せるとともに、ＳｉＯ2 熱酸化層３に覆われたエミッタ
材料によるピラミッド形状の凸部８を突出させる。
【００３９】次に、ゲート電極層として、例えば、Ｗ層
９を厚さ０．５μｍとなるようにスパッタリング法によ
りＳｉＯ2 熱酸化層３上に形成する。
９を厚さ０．５μｍとなるようにスパッタリング法によ
りＳｉＯ2 熱酸化層３上に形成する。
【００４０】その後、フォトレジスト１０をスピンコー
ト法により約０．９μｍ程度、即ち僅かにピラミッド上
の冷陰極部先端が隠れる程度の厚さに塗布した。この状
態を図１（ｅ）に示す。
ト法により約０．９μｍ程度、即ち僅かにピラミッド上
の冷陰極部先端が隠れる程度の厚さに塗布した。この状
態を図１（ｅ）に示す。
【００４１】そして、酸素プラズマを用いたドライエッ
チングを行なって、前記のピラミッドの先端部が０．７
μｍほど現れるように、レジスト層１０をエッチング除
去した（図１（ｆ））。
チングを行なって、前記のピラミッドの先端部が０．７
μｍほど現れるように、レジスト層１０をエッチング除
去した（図１（ｆ））。
【００４２】その後、反応性イオンエッチングにより、
ピラミッド先端部のゲート金属９をエッチングし、開口
部を形成した。（図１（ｇ）） フォトレジスト１０を除去した後、ＮＨ4 Ｆ・ＨＦ混合
溶液を用いて、ＳｉＯ2 熱酸化層３を選択的除去する。
ピラミッド先端部のゲート金属９をエッチングし、開口
部を形成した。（図１（ｇ）） フォトレジスト１０を除去した後、ＮＨ4 Ｆ・ＨＦ混合
溶液を用いて、ＳｉＯ2 熱酸化層３を選択的除去する。
【００４３】これにより、図１（ｈ）に示すように、ゲ
ート電極層９の開口部９ｂが形成されるとともに、エミ
ッタ材料によるピラミッド状凸部８の先端部８ａが露光
され、ピラミッド状の冷陰極、すなわちエミッタが形成
される。
ート電極層９の開口部９ｂが形成されるとともに、エミ
ッタ材料によるピラミッド状凸部８の先端部８ａが露光
され、ピラミッド状の冷陰極、すなわちエミッタが形成
される。
【００４４】このときのゲート開口部近傍の様子を、図
２（ａ）に示す。
２（ａ）に示す。
【００４５】エミッタの先端部８ａを囲むゲート開口部
９ｂに内接する円の半径ａは、０．５μｍであり、エミ
ッタの先端部８ａとゲート開口部９ｂの高さは、０．１
μｍ以内で一致していた。実際にはゲート開口部９ｂは
正方形であり、この正方形に内接する円の半径ａを採用
した。
９ｂに内接する円の半径ａは、０．５μｍであり、エミ
ッタの先端部８ａとゲート開口部９ｂの高さは、０．１
μｍ以内で一致していた。実際にはゲート開口部９ｂは
正方形であり、この正方形に内接する円の半径ａを採用
した。
【００４６】続いて、エミッタの先端部８ａから１．９
μｍ上方に金属平板からなるアノード電極（図示省略）
を設置し、ゲート電圧１０Ｖ、アノード電圧１２Ｖで電
流測定を行なった。
μｍ上方に金属平板からなるアノード電極（図示省略）
を設置し、ゲート電圧１０Ｖ、アノード電圧１２Ｖで電
流測定を行なった。
【００４７】その結果、全電流の９９％以上がアノード
に流れ、ゲート電流による損失の極めて少ないゲート付
き電界放出型冷陰極が得られたことが確認できた。
に流れ、ゲート電流による損失の極めて少ないゲート付
き電界放出型冷陰極が得られたことが確認できた。
【００４８】本実施形態では、上述した電界放出型冷陰
極をガラス基板上に複数形成し、４個の電界放出型冷陰
極を１画素とし、この画素を二次元的に配した表示装置
を組んだ。この表示装置はａ／１が０．２〜４の範囲外
のものと比べ表示特性が向上していることがわかった。
極をガラス基板上に複数形成し、４個の電界放出型冷陰
極を１画素とし、この画素を二次元的に配した表示装置
を組んだ。この表示装置はａ／１が０．２〜４の範囲外
のものと比べ表示特性が向上していることがわかった。
【００４９】（実施形態２）上記の第１の実施の形態に
おいて、酸素プラズマによるレジスト層のドライエッチ
ングを行なう際に、ピラミッドの先端部が０．６、０．
５、０．４μｍ現れるように、それぞれレジスト層１０
を除去して 3種類のゲート付きエミッタを作製した。
おいて、酸素プラズマによるレジスト層のドライエッチ
ングを行なう際に、ピラミッドの先端部が０．６、０．
５、０．４μｍ現れるように、それぞれレジスト層１０
を除去して 3種類のゲート付きエミッタを作製した。
【００５０】その結果、ゲート開口部９ｂに内接する円
の半径ａがそれぞれ０．４、０．３、０．１μｍ、ゲー
ト開口部９ｂとエミッタの先端部８ａとの距離ｌはそれ
ぞれ０．１、０．３、０．５μｍとなった。
の半径ａがそれぞれ０．４、０．３、０．１μｍ、ゲー
ト開口部９ｂとエミッタの先端部８ａとの距離ｌはそれ
ぞれ０．１、０．３、０．５μｍとなった。
【００５１】すなわち、ａ／ｌ＝４（図２（ｂ））、１
（図２（ｃ））、１０．２（図２（ｄ））となった。
（図２（ｃ））、１０．２（図２（ｄ））となった。
【００５２】この３種類のゲート付き電界放出型冷陰極
について、第１の実施の形態と同様の実験条件で電流測
定を行なったところ、全電流に対するアノード電流の割
合はそれぞれ、９５％、６０％、５０％となった。
について、第１の実施の形態と同様の実験条件で電流測
定を行なったところ、全電流に対するアノード電流の割
合はそれぞれ、９５％、６０％、５０％となった。
【００５３】また、全電流は、第１の実施の形態の場合
と比べて、それぞれ１．２、１．８、２．０倍であっ
た。
と比べて、それぞれ１．２、１．８、２．０倍であっ
た。
【００５４】このように、本発明に係る電界放出型冷陰
極は、ゲート開口部に内接する円の半径ａとエミッタ先
端とゲート開口部の高さの差ｌとの比ａ／ｌが０．２以
上である。
極は、ゲート開口部に内接する円の半径ａとエミッタ先
端とゲート開口部の高さの差ｌとの比ａ／ｌが０．２以
上である。
【００５５】これにより、エミッタから放出された電子
の５０％以上はゲートに補足されること無くアノードに
到達し、ゲート電流に起因した損失の少ないゲート付き
電界放出型冷陰極が得られた。
の５０％以上はゲートに補足されること無くアノードに
到達し、ゲート電流に起因した損失の少ないゲート付き
電界放出型冷陰極が得られた。
【００５６】また、ａ／ｌが４以下であれば、エミッタ
先端の電界集中は十分効果的に起こっていることが確認
された。
先端の電界集中は十分効果的に起こっていることが確認
された。
【００５７】このゲート付きエミッタを多数配置して、
2次元マトリクスを作製した。この実施形態でも先の実
施形態と同様に表示装置を作製した。
2次元マトリクスを作製した。この実施形態でも先の実
施形態と同様に表示装置を作製した。
【００５８】そしてさらに、前記のエミッタのマトリッ
クスに対向してエミッタの最先端から１０μｍの位置に
蛍光体を塗布したアノードを設置し、全体を１０-5Ｐａ
（パスカル）以下の透明ガラス製真空容器内に入れたと
ころ、エミッタ−ゲート間電圧１０Ｖ、エミッタ−アノ
ード間電圧１２Ｖで駆動できる表示装置を形成できた。
そしてこれを動作させた結果、効果的な電界集中効果に
より、低消費電力でかつ正確、適正に動作することが確
認できた。
クスに対向してエミッタの最先端から１０μｍの位置に
蛍光体を塗布したアノードを設置し、全体を１０-5Ｐａ
（パスカル）以下の透明ガラス製真空容器内に入れたと
ころ、エミッタ−ゲート間電圧１０Ｖ、エミッタ−アノ
ード間電圧１２Ｖで駆動できる表示装置を形成できた。
そしてこれを動作させた結果、効果的な電界集中効果に
より、低消費電力でかつ正確、適正に動作することが確
認できた。
【００５９】
【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、エミッタから放出された電子の５０％以
上はゲートに補足されること無くアノードに到達し、ゲ
ート電流に起因した損失の少ないゲート付き電界放出型
冷陰極が得られる。またこのとき、エミッタ先端への電
界集中も損なわれることなく、むしろ電界集中効果を従
来よりもさらに促進させることができる。
発明によれば、エミッタから放出された電子の５０％以
上はゲートに補足されること無くアノードに到達し、ゲ
ート電流に起因した損失の少ないゲート付き電界放出型
冷陰極が得られる。またこのとき、エミッタ先端への電
界集中も損なわれることなく、むしろ電界集中効果を従
来よりもさらに促進させることができる。
【図１】本発明の第１の実施の形態である電界放出型冷
陰極の製造工程を示す断面図。
陰極の製造工程を示す断面図。
【図２】ゲート開口部とエミッタ先端の相互位置関係を
示すゲート開口部付近の拡大断面図。
示すゲート開口部付近の拡大断面図。
１……Ｓｉ単結晶基板 ２……鋳型となる第１の凹部 ３……ＳｉＯ2 熱酸化絶縁層 ４……エミッタ材料層 ５……導電層 ６……Ａｌ層 ７……ガラス基板 ８……エミッタとなるピラミッド状 ８ａ…エミッタ先端部 ９……ゲート電極層 ９ｂ…開口部 １０……フォトレジスト層
Claims (1)
- 【請求項１】 構造基板と、前記構造基板上に接合形成
され、先端部が尖鋭な凸状のエミッタを有するエミッタ
材料層と、前記エミッタ材料層上に前記エミッタの先端
部が露出するように設けられた絶縁層と、前記絶縁層を
介して前記エミッタの形状に沿って設けられるとともに
前記エミッタの先端部を非接触に囲む開口部を有するゲ
ート金属層とを備えた電界放出型冷陰極において、 前記開口部が、それに内接する円の半径ａ＝２０μｍ以
下である開口寸法の開口部であり、 前記開口部は、前記エミッタ先端の上部に位置してお
り、前記開口部に内接する円の半径ａと、前記エミッタ
先端と前記開口部の高さの差ｌとの比ａ／ｌが、０．２
以上４以下であることを特徴とするゲート付き電界放出
型冷陰極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18394295A JPH0935618A (ja) | 1995-07-20 | 1995-07-20 | ゲート付き電界放出型冷陰極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18394295A JPH0935618A (ja) | 1995-07-20 | 1995-07-20 | ゲート付き電界放出型冷陰極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0935618A true JPH0935618A (ja) | 1997-02-07 |
Family
ID=16144512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18394295A Pending JPH0935618A (ja) | 1995-07-20 | 1995-07-20 | ゲート付き電界放出型冷陰極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0935618A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005243648A (ja) * | 2004-02-26 | 2005-09-08 | Samsung Sdi Co Ltd | 電子放出素子 |
-
1995
- 1995-07-20 JP JP18394295A patent/JPH0935618A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005243648A (ja) * | 2004-02-26 | 2005-09-08 | Samsung Sdi Co Ltd | 電子放出素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243252A (en) | Electron field emission device | |
| JP3226238B2 (ja) | 電界放出型冷陰極およびその製造方法 | |
| JP3296398B2 (ja) | 電界放出型冷陰極装置およびその製造方法 | |
| US5847496A (en) | Field emission device including a resistive layer | |
| JP3253683B2 (ja) | 電界放出型冷陰極板の製造方法 | |
| JP3388870B2 (ja) | 微小３極真空管およびその製造方法 | |
| JP2969081B2 (ja) | 水平電界効果を有する電子放出素子及びその製造方法 | |
| JP3231528B2 (ja) | 電界放出型冷陰極およびその製造方法 | |
| JP3898243B2 (ja) | 電界効果電子放出用マイクロ・チップ及びその製造方法 | |
| JPH0935618A (ja) | ゲート付き電界放出型冷陰極 | |
| US6777169B2 (en) | Method of forming emitter tips for use in a field emission display | |
| JPH0887956A (ja) | 電子放出素子、電子放出素子の製造方法、ｃｒｔ、及び平面ディスプレイ | |
| US6319082B1 (en) | Method of making an electron emission device by anode oxidation | |
| JPH0831303A (ja) | 微小電界放射電子源の構造及びその製造方法 | |
| JP3354405B2 (ja) | 電界放出型冷陰極の製造方法 | |
| JP2755764B2 (ja) | 冷陰極装置の製造方法 | |
| JP3184890B2 (ja) | 電子放出素子及びその製造方法 | |
| JPH0887958A (ja) | 電界放出型冷陰極装置及びその製造方法 | |
| KR100569269B1 (ko) | 전계방출 표시소자의 제조방법 | |
| JPH0541152A (ja) | 電界放出陰極の製造方法 | |
| JP3625297B2 (ja) | 微小真空管およびその製造方法 | |
| JP3405584B2 (ja) | 微小多極真空管の製造方法 | |
| JP3143679B2 (ja) | 電子放出素子及びその製造方法 | |
| JPH09219143A (ja) | 電界放出型冷陰極およびその製造方法 | |
| KR100292829B1 (ko) | 3극구조의몰리브덴팁전계효과전자방출표시소자제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020514 |