JP2005136145A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2005136145A JP2005136145A JP2003370199A JP2003370199A JP2005136145A JP 2005136145 A JP2005136145 A JP 2005136145A JP 2003370199 A JP2003370199 A JP 2003370199A JP 2003370199 A JP2003370199 A JP 2003370199A JP 2005136145 A JP2005136145 A JP 2005136145A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- resin layer
- resistant resin
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】 耐半田樹脂層にクラックが発生し、半田による短絡や絶縁抵抗が低下してしまう。
【解決手段】 コア基板1上に熱硬化性樹脂から成る絶縁層2と配線導体層3とを順次積層するとともに表面に配線導体層3と電気的に接続する半田接合パッド5を被着して成る積層基板4上に、半田接合パッド5の中央部を露出させる開口部を有する耐半田樹脂層6を被着形成して成る配線基板において、耐半田樹脂層6は芳香族系熱可塑性エラストマーから成る。
【選択図】 図1
【解決手段】 コア基板1上に熱硬化性樹脂から成る絶縁層2と配線導体層3とを順次積層するとともに表面に配線導体層3と電気的に接続する半田接合パッド5を被着して成る積層基板4上に、半田接合パッド5の中央部を露出させる開口部を有する耐半田樹脂層6を被着形成して成る配線基板において、耐半田樹脂層6は芳香族系熱可塑性エラストマーから成る。
【選択図】 図1
Description
本発明は、コア基板上に熱硬化性樹脂から成る絶縁層と配線導体層とを順次積層するとともに表面に半田接合パッドを被着して成る積層基板上に、半田接合パッドの中央部を露出させる耐半田樹脂層を被着して成る配線基板に関する。
一般に、現在の電子機器は、移動体通信機器に代表されるように小型,薄型,軽量,高信頼性が要求されてきており、このような電子機器に搭載される電子装置も小型,高密度化が要求されるようになってきている。そのため、電子装置を構成する配線基板にも小型,薄型,多端子化が求められてきており、それを実現するために信号導体等を含む配線導体の幅を細くするとともにその間隔を狭くし、さらに配線導体層の多層化により高密度配線化が図られている。
このような高密度配線が可能な配線基板として、ビルドアップ法を採用して製作された配線基板が知られている。ビルドアップ法による配線基板は、例えば、厚みが0.1〜1.0mmのコア基板上に熱硬化性樹脂から成る絶縁層と銅めっきから成る配線導体層とを順次積層するとともに、表面に配線導体と電気的に接続する半田接合パッドを被着して成る積層基板上に、半田接合パッドの中央部を露出させる熱硬化性樹脂から成る耐半田樹脂層を被着することにより形成されている。なお、耐半田樹脂層は、表面に形成された配線導体の酸化防止や電子部品を実装する際の半田流れを防止する機能を有する。
そしてこの配線基板は、耐半田樹脂層から露出した半田接合パッドの表面にニッケルめっきおよび金めっきを施した後、その表面に半導体素子等の電子部品の電極を半田バンプを介して接合することにより電子部品が搭載固定され、電子部品の電極と配線導体とが電気的に接続されることとなる。
また、一般的には電子部品の電極と半田接合パッドとを半田バンプを介して接合した後に、電子部品と配線基板との接合を強固とするとともに両者の半田バンプを介した接合部を外気から保護するために、配線基板と電子部品との間に熱硬化性樹脂から成るアンダーフィルが充填される。
このようなビルドアップ配線基板は、例えば、次に述べる方法により製作される。
まず、ガラスクロスやアラミド不布織等の補強材に耐熱性や耐薬品性を有するエポキシ樹脂やビスマレイミドトリアジン樹脂に代表される熱硬化性樹脂を含浸させた絶縁シートを準備し、次にこの表面に銅箔を積層するとともに熱硬化して銅張り板を製作する。次に、銅張り板表面の銅箔をエッチングして所定パターンの配線導体層を形成する。次に、マイクロドリルを用いて、銅張り板を貫通する貫通孔を所定の位置に形成する。その後、貫通孔内面にめっき膜を被着して、貫通孔内面に配線導体層と電気的に接続する貫通導体を被着形成し、さらに貫通導体が被着された貫通孔内部に穴埋め樹脂を充填してコア基板を得る。
次に、このコア基板上にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂前駆体に無機絶縁性フィラーを分散させた樹脂フィルムを貼着するとともに加熱硬化して、コア基板上に厚みが20〜200μmの絶縁層を形成する。次に、配線導体層上に位置する絶縁層に直径が50〜200μmのビア孔(貫通孔)をレーザで穿設し、さらに絶縁層の表面およびビア孔の内面を過マンガン酸カリウム溶液等の粗化液で化学粗化した後に、絶縁層の表面およびビア孔の内面に無電解めっき層を被着する。次に、無電解めっき層上に配線導体層のパターン形状に電解めっき層を被着させる開口部を有するように耐めっき樹脂層を形成し、しかる後、耐めっき樹脂層の開口部に電解めっき層を被着する。その後、耐めっき樹脂層を剥離し、さらに露出した無電解めっき層をエッチングして除去することにより配線導体層およびビア導体(貫通導体)を形成する。そしてさらに、これら絶縁層や配線導体層の上に次層の絶縁層や配線導体層の形成を複数回繰り返すことによって積層基板が得られる。なお、最外層の絶縁層表面には、搭載する電子部品や外部電気回路基板との接合用の半田接合パッドが配線導体層の一部を用いて形成される。
そして積層基板表面に感光性樹脂と熱硬化性樹脂とから成る厚みが5〜50μmの樹脂フィルムを積層し、しかる後、このフィルムを露光現像して半田接合パッドの中央部を露出させる開口部を有する耐半田樹脂層を形成することによって、製品としての配線基板となる。なお、耐半田樹脂層から露出した半田接合パッドの表面には、通常ニッケルめっきおよび金めっきが施されるとともに、この表面に半田ペーストを塗布した後にリフロー炉で加熱することにより半田バンプが形成される。
特開2003−268074号公報
しかしながら、上述の配線基板は、薄型化にともなって耐半田樹脂層の厚みが5〜50μmと薄くなってきていること、耐半田樹脂層を構成する熱硬化性樹脂の弾性力や粘着力が余り大きくないこと、露光現像によって耐半田樹脂層に開口部を形成する際に熱硬化性樹脂がエッチングされにくく開口部を真円に加工することが困難であることなどから、配線基板に電子部品を実装する際の熱履歴が加わった際に電子部品と配線基板との熱膨張差により発生する応力が耐半田樹脂層の開口部に集中してこの開口部を起点とするクラックが発生してしまい、その結果、隣接する半田接合パッド間で半田による短絡が発生したり湿中放置試験(高湿度雰囲気中に放置する試験)等の信頼性試験を行なった際に隣接する半田接合パッド間の絶縁抵抗が低下したりして、電子部品が誤動作してしまうという問題点を有していた。
このような問題点を解決するために、耐半田樹脂層に熱可塑性エラストマーを含有させて耐半田樹脂層の弾性力や粘着力を増加させるとともに耐半田樹脂層の加工性を改善することが試みられている。
しかしながら、通常熱可塑性エラストマーはその融点が通常160℃未満であることから、その含有量が多いと半田接合パッドに半田ペーストを塗布した後にリフロー炉で加熱した際に熱可塑性エラストマーが軟化するとともに場合によっては溶融して耐半田樹脂層が変形してしまい、配線導体層を良好に被覆することが困難となったり半田流れを防止することが困難となったりするという問題点を有していた。また、熱可塑性エラストマーの含有量が少ないと耐半田樹脂層の弾性力や粘着力を大きく改善することおよび開口部を真円に加工することが困難となり、依然として配線基板に電子部品を実装する際の熱履歴が加わった際に電子部品と配線基板との熱膨張差により発生する応力が耐半田樹脂層の開口部に集中してこの開口部を起点とするクラックが発生してしまうという問題点を有していた。
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、電子部品を正常に作動させることができる、絶縁信頼性に優れた配線基板を提供することにある。
本発明の配線基板は、コア基板上に熱硬化性樹脂から成る絶縁層と配線導体層とを順次積層するとともに表面に前記配線導体層と電気的に接続する半田接合パッドを被着して成る積層基板上に、前記半田接合パッドの中央部を露出させる開口部を有する耐半田樹脂層を被着形成して成る配線基板において、前記耐半田樹脂層は芳香族系熱可塑性エラストマーから成ることを特徴とするものである。
本発明の配線基板によれば、耐半田樹脂層が芳香族系熱可塑性エラストマーから成ることから、この芳香族系熱可塑性エラストマーの弾性力や粘着力が大きいので耐半田樹脂層の破断伸びが大きなものとなり、配線基板に電子部品を実装する際の熱履歴が加わった際に電子部品と配線基板との熱膨張差により発生する応力を良好に緩和することができ、また、芳香族系熱可塑性エラストマーは加工性に優れており開口部を真円状に加工することが容易にできるので、配線基板に電子部品を実装する際の熱履歴が加わった場合においても、電子部品と配線基板との熱膨張差により発生する応力が耐半田樹脂層の開口部に集中してこの開口部を起点とするクラックが発生することはなく、その結果、隣接する半田接合パッド間で半田による短絡が発生したり湿中放置試験等の信頼性試験を行なった際に隣接する半田接合パッド間の絶縁抵抗が低下したりすることはない。
また、芳香族系熱可塑性エラストマーは、融点が160℃以上と高いことから、半田接合パッドに半田ペーストを塗布した後にリフロー炉で加熱した際に耐半田樹脂層が軟化したとしても溶融して変形することはなく、その結果、配線導体層を良好に被覆することができるとともに半田流れを良好に防止することができる。
本発明の配線基板およびその製造方法を添付の図面に基づいて詳細に説明する。
図1は、本発明の配線基板の実施の形態の一例を示す断面図であり、1はコア基板、2は絶縁層、3は配線導体層、4は積層基板、5は半田接合パッド、6は耐半田樹脂層であり、主にこれらで本発明の配線基板が構成されている。
コア基板1は、例えばガラス繊維を縦横に織り込んだガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成り、絶縁層2および配線導体層3の支持体としての機能を有する。コア基板1は、その厚みが0.2〜1.5mm程度であり、上面から下面にかけて直径が0.1〜1.0mm程度の複数の貫通孔1aを有している。また、各貫通孔1aの内面には銅等のめっき膜を被着して成る貫通導体1bが形成されており、さらに上下面には貫通導体1bと電気的に接続する配線導体1cが被着形成されている。
このようなコア基板1は、ガラスクロスに未硬化の熱硬化性樹脂を含浸させることにより未硬化シートを製作するとともに、このシートを180〜200℃の温度で数分〜数時間かけて熱硬化させることにより製作され、また、貫通孔1aは、コア基板1の上面から下面にかけてドリル加工やレーザ加工を施すことにより形成される。
また、コア基板1上下の配線導体1cは、例えば銅や銀,アルミニウム,ニッケル等の金属箔上に銅等のめっき膜を被着させて成り、その幅が10〜100μm、厚みが5〜50μmであり、後述する配線導体層3とともに搭載する半導体素子等の電子部品9の各電極を外部電気回路基板(図示せず)の回路配線に電気的に接続する導電路として機能する。
配線導体1cは、その幅が10μm未満になると配線導体1cの変形や断線が発生しやすくなる傾向があり、100μmを超えると高密度配線が形成できなくなる傾向がある。また、配線導体1cの厚みが5μm未満になると配線導体1cの強度が低下して変形や断線が発生しやすくなる傾向があり、50μmを超えるとコア基板1に積層する、後述する絶縁層2の表面の凹凸が大きくなり、配線基板表面の平坦度が低下し、搭載する電子部品を実装することが困難となる傾向がある。従って、配線導体1cは、その幅を10〜100μm、厚みを5〜50μmの範囲とすることが好ましい。なお、金属箔やめっき膜の材料としては、安価および低導電性という観点からは銅を用いることが好ましい。
なお、配線導体1cは、絶縁基板1用の未硬化シートの上下全面に厚みが3〜50μmの銅箔等の金属箔を被着しておくとともに、シートの硬化後に銅等のめっき膜を被着,エッチング加工することにより、コア基板1の上下面に所定のパターンに形成される。
また、貫通導体1bは、コア基板1の上下面に被着された配線導体1cを電気的に接続する機能を有し、コア基板1に貫通孔1aを設けた後に、この貫通孔1a内面にめっき法により、例えば厚みが3〜50μm程度の銅等から成るめっき膜を析出させることにより形成される。
さらに、コア基板1は、めっき膜が被着された貫通孔1aの内部にエポキシ樹脂等の熱硬化性樹脂と無機絶縁性フィラーとから成る穴埋め樹脂1dが充填されている。穴埋め樹脂1dは、貫通孔1aを塞ぐことにより貫通孔1aの直上および直下に絶縁層2を形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂を内面にめっき膜が被着された貫通孔1aの内部にスクリーン印刷法により充填し、これを熱硬化させた後、上下面を略平坦に研磨することにより形成される。
また、コア基板1の表面には絶縁層2が積層されている。絶縁層2は、上下に位置する配線導体層3同士を電気的に絶縁する機能を有し、それぞれの厚みが10〜100μm、表面の算術平均粗さRaが0.3〜1.5μmの粗面となっており、各層の上面から下面にかけて直径が20〜100μm程度のビア孔2aを有している。さらに、各絶縁層2の表面には配線導体層3が、ビア孔2a内にはビア導体2bが被着形成されており、配線導体1cと配線導体層3とを、あるいは上下に位置する配線導体層3同士をビア孔2a内に被着したビア導体2bを介して接続することにより立体的な高密度配線が形成可能となっている。
絶縁層2は、その厚みが10μm未満であると電気絶縁性が低下して上下に位置する配線導体層3間で短絡してしまう危険性があり、100μmを超えると小さなビア孔2aを穿孔することができないため高密度配線ができなくなる傾向にある。従って、絶縁層2の厚みは10〜100μmの範囲が好ましい。
また、絶縁層2の表面の算術平均粗さRaが0.3μm未満であるとアンカー効果が低下し絶縁層2と配線導体層3との密着強度が低下する傾向にあり、1.5μmを超えると線幅および間隔が15μm程度の微細な配線導体層3を形成することが困難となる傾向がある。従って、絶縁層2の表面の算術平均粗さRaは0.3〜1.5μmの範囲が好ましい。
さらに、ビア孔2aの直径が20μm未満であるとビア導体2bと配線導体層3との接続面積が小さくなり、電子部品9を実装する際の熱履歴によってビア導体2bと配線導体層3との界面で剥離して断線し易くなる傾向があり、100μmを超えるとビア導体2bで上下の配線導体層3を高密度に接続することができなくなる傾向がある。従って、ビア孔2aの直径は、20〜100μmの範囲が好ましい。
また、配線導体層3は、例えば絶縁層2表面に銅等のめっき膜を被着させて成り、その幅が10〜100μm、厚みが5〜50μmであり、搭載する半導体素子等の電子部品9の各電極を外部電気回路基板(図示せず)の回路配線や電極に電気的に接続する導電路として機能する。
配線導体層3は、その幅が10μm未満となると配線導体層3の変形や断線が発生しやすくなる傾向があり、100μmを超えると高密度配線が形成できなくなる傾向がある。また、配線導体層3の厚みが5μm未満になると配線導体層3の強度が低下して変形や断線が発生しやすくなる傾向があり、50μmを超えるとコア基板1に積層する、絶縁層2の表面の凹凸が大きくなって配線基板表面の平坦度が低下し、電子部品を実装することが困難となる傾向がある。従って、配線導体層3は、その幅を10〜100μm、厚みを5〜50μmの範囲とすることが好ましい。なお、金属箔やめっき膜の材料としては、金や銀、銅等の種々の金属を使用することが可能であるが、安価および低抵抗という観点からは銅を用いることが好ましい。
なお、絶縁層2の一方の最外層表面に形成された配線導体層3の一部は、電子部品9の各電極に半田等から成る導体バンプ7を介して接合される電子部品接続用の半田接合パッド5を形成し、絶縁層2の他方の最外層表面に形成された配線導体層3の一部は、外部電気回路基板(図示せず)の各電極に半田等から成る導体バンプ7を介して接続される外部接続用の半田接合パッド5を形成している。
このような配線導体層3、半田接合パッド5およびビア導体2bは、次ぎに述べる方法によって形成される。まず、絶縁層2にレーザでビア孔2aを形成する。次に、絶縁層2表面およびビア孔2a内面を過マンガン酸塩類水溶液等の粗化液に浸漬して算術平均粗さRaが0.6〜1.2μmとなるように粗化した後、無電解めっき用パラジウム触媒の水溶液中に浸漬し絶縁層2表面およびビア孔2a内面にパラジウム触媒を付着させる。次に、硫酸銅,ロッセル塩,ホルマリン,EDTA(エチレンジアミン四酢酸)ナトリウム塩および安定剤等から成る無電解めっき液に約30分間浸漬して、絶縁層2表面およびビア孔2a内面に1〜2μm程度の無電解銅めっき層を析出させる。次に、絶縁層2表面の無電解銅めっき層上に耐めっき樹脂層を被着し露光し現像することにより、配線導体層3のパターン形状に電解銅めっき層を被着させるための開口部を形成し、さらに、硫酸,硫酸銅5水和物,塩素,光沢剤等から成る電解銅めっき液に数A/dm2の電流を流しながら数時間浸漬することにより、ビア孔2aの内面および耐めっき樹脂層の開口部に電解銅めっき層を被着させる。その後、耐めっき樹脂層を水酸化ナトリウムで剥離し、さらに、耐めっき樹脂層を剥離したことにより露出した無電解銅めっき層を硫酸,過酸化水素水等の硫酸系水溶液によりエッチング除去し、絶縁層2の表面に配線導体層3が、絶縁層2の最外層表面に半田接合パッド5が、そしてビア孔2aの内部にビア導体2bが形成された積層基板4が得られる。
なお、半田接合パッド5の表面には、通常その酸化腐蝕を防止するとともに半田バンプ7との接続を良好とするために、半田との濡れ性が良好で耐腐蝕性に優れたニッケル−金等のめっき層が被着されている。
さらにこのような積層基板4表面には、半田接合パッド5の中央部を露出させる開口部を有する耐半田樹脂層6が被着されている。この耐半田樹脂層6は隣接する半田接合パッド5同士が半田バンプ7により電気的に短絡することを防止するとともに、半田接合パッド5と絶縁層2との接合強度を向上させる機能や最外層に位置する絶縁層2表面に形成された配線導体層3の酸化腐食を防止する機能を有する。
なお通常、耐半田樹脂層6を形成後、耐半田樹脂層6から露出した半田接合パッド5の表面には、半田バンプ7との接合性を良好とするためにニッケルめっき層および金めっき層が被着形成される。
そして本発明の配線基板においては、耐半田樹脂層6が芳香族系熱可塑性エラストマーから成り、このことが重要である。
本発明の配線基板によれば、耐半田樹脂層6が芳香族系熱可塑性エラストマーから成ることから、この芳香族系熱可塑性エラストマーの弾性力や粘着力が大きいので耐半田樹脂層6の破断伸びが大きなものとなり、配線基板に電子部品9を実装する際の熱履歴が加わった際に電子部品9と配線基板との熱膨張差により発生する応力を良好に緩和することができ、また、芳香族系熱可塑性エラストマーは加工性に優れており開口部を真円状に加工することが容易にできるので、配線基板に電子部品9を実装する際の熱履歴が加わった場合においても、電子部品9と配線基板との熱膨張差により発生する応力が耐半田樹脂層6の開口部に集中してこの開口部を起点とするクラックが発生することはなく、その結果、隣接する半田接合パッド5間で半田による短絡が発生したり湿中放置試験等の信頼性試験を行なった際に隣接する半田接合パッド5間の絶縁抵抗が低下したりすることはない。
また、芳香族系熱可塑性エラストマーは、融点が160℃以上と高いことから、半田接合パッド5に半田ペーストを塗布した後にリフロー炉で加熱した際に耐半田樹脂層5が軟化したとしても溶融して変形することはなく、その結果、配線導体層3を良好に被覆することができるとともに半田流れを良好に防止することができる。
なお、芳香族系熱可塑性エラストマーは、分子中に弾性を持つゴム成分(ソフトセグメント)と塑性変形を防止するための分子拘束成分(ハードセグメント)との両成分を持っており、常温では加硫ゴムと同様の性質を持ち破断伸びが大きく、高温では熱可塑性樹脂と同様に可塑化できる。このような芳香族系熱可塑性エラストマーとしては、芳香族ポリエステル(液晶)系熱可塑性エラストマー,芳香族ポリアミド(アラミド)系熱可塑性エラストマー,芳香族ポリイミド系熱可塑性エラストマー等が用いられる。
芳香族系熱可塑性エラストマーは、具体的には、ハードセグメントである分子量が数百〜千の芳香族ポリエステル(液晶)や芳香族ポリアミド(アラミド),芳香族ポリイミド等のエンジニアリングプラスチックと、ソフトセグメントである分子量が数百〜千のポリエーテルやポリエステルやポリオレフィン等のゴム成分とからなり、ハードセグメントとソフトセグメントが交互に重縮合したマルチブロックポリマーとなっている。
また、芳香族系熱可塑性エラストマーは、分子中に存在するハードセグメントとソフトドセグメントとの質量比が20%/80%〜60%/40%の範囲がよい。ハードセグメントが20質量%未満では、分子拘束力が弱く融点が低くなり、リフロー炉で加熱した際に耐半田樹脂層6が溶融して変形してしまい配線導体層3を良好に被覆することができず、半田バンプ7の形状を良好に保つことが困難となる傾向がある。60質量%を超えると、ソフトセグメントが少なくなり破断伸びが小さくなるので、電子部品9と配線基板との熱膨張差により発生する応力が耐半田樹脂層6の開口部に集中してこの開口部を起点とするクラックが発生し易くなる傾向にある。
なお、芳香族系熱可塑性エラストマーの分子中に存在するソフトセグメントとハードセグメントとの質量比は、ハードおよびソフトセグメントの分子量をそれぞれ調節することにより調整することができる。
また、このような芳香族系熱可塑性エラストマーとしては、融点が160〜200℃、ガラス転移温度Tgが−60℃以下であることが好ましい。
芳香族系熱可塑性エラストマーの融点が160℃未満であると、半田接合パッド5に半田ペーストを塗布した後にリフロー炉で加熱した際に、芳香族系熱可塑性エラストマーが軟化溶融して耐半田樹脂層6が変形してしまい、その結果、隣接する半田接合パッド5同士が半田バンプ7により電気的に短絡してしまう危険性がある。また、融点が200℃を超えると、半田接合パッド5に半田ペーストを塗布した後にリフロー炉で加熱しても芳香族系熱可塑性エラストマーが軟化しにくくなるので、半田バンプ7と耐半田樹脂層6との間に歪みが残りクラックが発生し易くなる傾向がある。従って、芳香族系熱可塑性エラストマーは、その融点が160〜200℃であることが好ましい。
また、ガラス転移温度Tgが−60℃を超えて高くなると、例えば配線基板が冬季寒冷地の屋外で使用される自動車の部品や携帯端末の部品として用いられる場合に、耐半田樹脂層6の弾性率が大きく変化し耐半田樹脂層6と半田バンプ7間に大きな応力が発生し、耐半田樹脂層6に半田バンプ7を起点とするクラックが発生する危険がある。従って、芳香族系熱可塑性エラストマーは、そのガラス転移温度Tgが−60℃以下であることが好ましい。
また、耐半田樹脂層6は、その破断伸びが50〜1000%、引張り弾性率が0.01〜1GPaであることが好ましい。
耐半田樹脂層6の破断伸びが50%未満であると、耐半田樹脂層6の破断伸びが不充分となり、配線基板に電子部品9を実装する熱履歴が加わった際に、電子部品9と配線基板との熱膨張差により発生する応力を緩和することができず、開口部を起点とするクラックの発生を有効に防止することが困難となる傾向があり、1000%を超えると分子拘束成分(ハードセグメント)が非常に少なくなって耐薬品性が低下し、ニッケルめっきおよび金めっき工程で耐半田樹脂層6の剥離や溶出が発生してしまう傾向がある。従って、耐半田樹脂層6の破断伸びは50〜1000%の範囲が好ましい。
また、引張り弾性率が0.01GPa未満であると弾性率が低くなりすぎて開口部の形状を真円状に保持することが困難となり半田バンプ7の外形や高さが不揃いとなってしまい、電子部品9を良好に実装することが困難となる傾向があり、1GPaを超えると耐半田樹脂層6の弾性率が高くなりすぎて、電子部品9と配線基板との熱膨張差による応力が耐半田樹脂層6の開口部に集中してこの開口部を起点とするクラックが発生する危険がある。従って、耐半田樹脂層6の引張り弾性率は0.01〜1GPaの範囲が好ましい。
耐半田樹脂層6の破断伸びの測定は、引張り試験機を用い、JIS K6301にしたがって行なうことができ、引張り弾性率の測定は、動的粘弾性測定(DMA)法によって行なうことができる。
なお、耐半田樹脂層6は、その厚みが5〜50μmであり、積層基板4の表面に例えば芳香族ポリエステル系(液晶)熱可塑性エラストマーから成るフィルムを積層するとともに加圧加熱することにより積層基板4上に積層され、しかる後、露光現像することにより半田接合パッド5上に開口部が形成される。
かくして、本発明の配線基板によれば、耐半田樹脂層6が芳香族熱可塑性エラストマーから成ることから、耐半田樹脂層6に開口部を起点とするクラックが発生することはなく、その結果、隣接する半田接合パッド5間で半田による短絡が発生したり湿中放置試験等の信頼性試験を行なった際に隣接する半田接合パッド5間の絶縁抵抗が低下したりすることはなく、絶縁信頼性に優れた配線基板を提供することができる。
次に、実施例を挙げて本発明の配線基板を具体的に説明する。
試験用の配線基板は、以下に述べる方法により製作した。まず、ガラスクロス−ビスマレイミドトリアジン樹脂から成るコア基板上にエポキシ樹脂等の熱硬化性樹脂にエラストマーや無機絶縁性フィラーを分散させた樹脂フィルムを貼着するとともに加熱硬化して、コア基板上に厚みが40μmの絶縁層を形成した。次に、配線導体上に位置する絶縁層に直径が50μmの貫通孔をレーザで穿設し、さらに絶縁層の表面および貫通孔の内面を過マンガン酸カリウム溶液等の粗化液で化学粗化した後に、絶縁層の表面および貫通孔の内面に厚みが1μmの無電解めっき層を被着した。次に、無電解めっき層の上に耐めっき樹脂層をパターン状の開口部を有するように形成し、しかる後、耐めっき樹脂層の開口部に厚みが20μmの電解めっき層を被着した。その後、耐めっき樹脂層を剥離し、さらに露出した無電解めっき層をエッチングして除去することによりL(線幅)/S(間隔)=15μm/15μmの配線導体層を形成した。そしてさらに、これら絶縁層や配線導体層の上に次層の絶縁層や配線導体層の形成を複数回繰り返すことによって最外層の絶縁層表面に半田接合パッドを被着形成した積層基板を製作した。
次に、表1に示す化合物から成る樹脂フィルムを積層基板に積層した後、樹脂フィルムの融点付近の温度で数分間ラミネートして積層基板上に耐半田樹脂層を被着した。その後、耐半田樹脂層を露光現像して半田接合パッドの中央部を露出させる開口部を形成し、さらに開口部から露出した半田接合パッド表面に厚みが数μmのニッケルおよび金めっきを被着して試験用の配線基板を製作した。
その後、耐半田樹脂層の開口から露出した半田接合パッド上に半田ペーストを塗布し、加熱炉で半田の融点以上に加熱することにより半田を溶融して半田バンプを形成し、さらにこの半田バンプと電子部品(試験では半導体素子を使用)の接続端子とを加熱接続して配線基板上に電子部品を実装した。その後、−65℃の雰囲気下に3分間、130℃の雰囲気下に3分間維持するサイクルを2000回繰り返す熱サイクル試験(1)、および−65℃の雰囲気下に15分間維持、150℃の雰囲気下に15分間維持するサイクルを2000回繰り返す熱サイクル試験(2)を行なって試験後の配線基板の導通確認を行うとともに断面を研磨して電子顕微鏡観察を行ないクラックの発生の有無を確認した。
表1より、耐半田樹脂層が熱硬化性ポリブタジエンゴム(No.9)の場合、引張り弾性率が0.01Pa未満と低いため開口部の形状を真円状に保持することが困難となり、半田バンプの外形や高さが不揃いとなってしまい、電子部品を良好に実装することが困難であった。
また、配線基板を−65℃の雰囲気下に3分間、130℃の雰囲気下に3分間維持する熱サイクル試験(1)では、いずれの試料でもクラックや断線の発生は見られなかった。しかしながら、配線基板を−65℃の雰囲気下に15分間維持、150℃の雰囲気下に15分間維持する熱サイクル試験(2)では、スチレン系熱可塑性エラストマーやオレフィン系熱可塑性エラストマー,ウレタン系熱可塑性エラストマー,フッ素系熱可塑性エラストマー,熱硬化性エポキシ樹脂からなる耐半田樹脂層の場合(No1,2,6〜8)、耐半田樹脂層の破断伸びが50%未満と小さいため、電子部品と配線基板との熱膨張差により発生する応力を緩和することができず、開口部を起点とするクラックが発生し、このクラックにより配線導体層を断線させてしまった。
それに対して本発明の芳香族系熱可塑性エラストマーからなる耐半田樹脂層の場合(No.3〜5)、電子部品も良好に実装でき、熱サイクル試験後にクラックや断線は発生せず、信頼性の高いものであることがわかった
1・・・コア基板
2・・・絶縁層
3・・・配線導体層
4・・・積層基板
5・・・半田接合パッド
6・・・耐半田樹脂層
2・・・絶縁層
3・・・配線導体層
4・・・積層基板
5・・・半田接合パッド
6・・・耐半田樹脂層
Claims (1)
- コア基板上に熱硬化性樹脂から成る絶縁層と配線導体層とを順次積層するとともに表面に前記配線導体層と電気的に接続する半田接合パッドを被着して成る積層基板上に、前記半田接合パッドの中央部を露出させる開口部を有する耐半田樹脂層を被着形成して成る配線基板において、前記耐半田樹脂層は芳香族系熱可塑性エラストマーから成ることを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003370199A JP2005136145A (ja) | 2003-10-30 | 2003-10-30 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003370199A JP2005136145A (ja) | 2003-10-30 | 2003-10-30 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005136145A true JP2005136145A (ja) | 2005-05-26 |
Family
ID=34647286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003370199A Pending JP2005136145A (ja) | 2003-10-30 | 2003-10-30 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005136145A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012124421A1 (ja) * | 2011-03-14 | 2012-09-20 | 株式会社村田製作所 | フレキシブル多層基板 |
-
2003
- 2003-10-30 JP JP2003370199A patent/JP2005136145A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012124421A1 (ja) * | 2011-03-14 | 2012-09-20 | 株式会社村田製作所 | フレキシブル多層基板 |
JP5715237B2 (ja) * | 2011-03-14 | 2015-05-07 | 株式会社村田製作所 | フレキシブル多層基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4674120B2 (ja) | 配線基板およびその製造方法 | |
JP3826731B2 (ja) | 多層プリント配線基板及び多層プリント配線基板の製造方法 | |
JP5298413B2 (ja) | 電子装置 | |
JP2012209418A (ja) | 配線基板およびその製造方法 | |
JP3940617B2 (ja) | 配線基板およびその製造方法 | |
JP2004179545A (ja) | 配線基板 | |
JP2009277987A (ja) | 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置 | |
JP2005136145A (ja) | 配線基板 | |
JP2005136042A (ja) | 配線基板及び電気装置並びにその製造方法 | |
JP4780857B2 (ja) | 配線基板の製造方法 | |
JP3608559B2 (ja) | 素子内蔵基板の製造方法 | |
JP2004207338A (ja) | 配線基板 | |
JPH1146056A (ja) | 電子部品装置 | |
JP2004172415A (ja) | 配線基板の製造方法 | |
JP2004193505A (ja) | 配線基板 | |
JP2004165573A (ja) | 配線基板の製造方法 | |
JP2004152869A (ja) | 配線基板 | |
JP2004165321A (ja) | 配線基板およびその製造方法 | |
JP2002057240A (ja) | 電子部品実装用フィルムキャリアテープ | |
JP4738430B2 (ja) | 配線基板の製造方法 | |
JP2004165325A (ja) | 配線基板の製造方法 | |
JP2004140190A (ja) | 配線基板の製造方法 | |
JP2004140109A (ja) | 配線基板の製造方法 | |
JP2004165327A (ja) | 配線基板の製造方法 | |
JP2006059952A (ja) | 部品内蔵型プリント配線板の製造方法 |