JP2005136088A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2005136088A JP2005136088A JP2003369287A JP2003369287A JP2005136088A JP 2005136088 A JP2005136088 A JP 2005136088A JP 2003369287 A JP2003369287 A JP 2003369287A JP 2003369287 A JP2003369287 A JP 2003369287A JP 2005136088 A JP2005136088 A JP 2005136088A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- external terminal
- semiconductor integrated
- integrated circuit
- fuse element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 230000015556 catabolic process Effects 0.000 claims description 12
- 230000005611 electricity Effects 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 3
- 230000006378 damage Effects 0.000 abstract description 6
- 230000037361 pathway Effects 0.000 abstract 1
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 10
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】第1及び第2外部端子を有する内部回路と、前記第1及び第2外部端子に夫々接続された第1及び第2ヒューズ素子と、前記第1及び第2ヒューズ素子に接続された、静電気放電電流の経路である放電線とを有する。
【選択図】 図1
Description
また本発明の第3の側面に係る半導体集積回路は、第1、第2及び第3外部端子を有する内部回路と、前記第1外部端子に接続されたヒューズ素子と、前記第2及び第3外部端子に夫々接続された第1及び第2静電気保護回路と、前記第1及び第2静電気保護回路に接続され、静電気放電電流の経路である第1放電線と、前記ヒューズ素子と第2外部端子とに接続された、前記第1外部端子と第2外部端子とを略同電位に保つための第2放電線とを有する。
図1は、本発明の第1の実施形態に係る半導体集積回路1の主要部を示す図である。
半導体集積回路1は、ESD保護対象回路である内部回路2を備えている。内部回路2には、複数の外部端子が接続されている。VSS1及びVSS2は、接地端子である。VSS1及びVSS2は、接地電位を有する電源ラインに接続される。VDD1及びVDD2は、電源端子である。VDD1及びVDD2は、例えば最も高い電圧を有する電源ラインに接続される。I/O1及びI/O2は、信号の入力或いは出力を行う信号端子である。
ここで、Voxは信号端子I/O1に接続された保護対象回路の破壊電圧(本実施形態では、MOSトランジスタ3が有するゲート酸化膜の破壊電圧)、Rmは信号端子I/O1と任意外部端子との間の静電気放電経路内の配線抵抗値、Rxは信号端子I/O1と任意外部端子との間の静電気放電経路内に配置された全ヒューズ素子の抵抗値、Iesdは規格で定められたESDの最大電流である。図2は、ESD規格で定められたESDの最大電流の一例を示す図である。
図3は、ESD試験を行うための容量放電回路の一例を示す図である。Vは直流電圧源、Cは等価容量、Rは等価抵抗、SWは等価容量Cに対する充電と放電とを切り替えるスイッチである。
第2の実施形態は、ESD保護回路が接続された外部端子と信号端子とを放電線とヒューズ素子とを介して接続する。そして、上記外部端子と信号端子とを略同電位に保つようにしたものである。
このようにしてヒューズ素子F1と放電線4との抵抗値が設定されると、例えば信号端子I/O1から接地端子VSS2へESD電流が流れた場合、信号端子I/O1の電圧は、破壊電圧Voxより低くなる。よって、MOSトランジスタ3が有するゲート酸化膜が破壊されるのを防止することができる。
第3の実施形態は、ESD保護回路を使用せずに、確実にESD保護を行うことができるように半導体集積回路を構成したものである。
このようにしてヒューズ素子F1と放電線4との抵抗値が設定されると、例えば信号端子I/O1から接地端子VSS2へESD電流が流れた場合、信号端子I/O1の電圧は、破壊電圧Voxより低くなる。よって、MOSトランジスタ3が有するゲート酸化膜が破壊されるのを防止することができる。他のヒューズ素子についても同様である。
図6は、本発明の第4の実施形態に係る半導体集積回路30を示す図である。なお、上記図1と同一部分及び構成には、同一符号を付して詳しい説明は省略する。
先ず、外部端子N1を外部から接地電位に固定する。次に、電源入力端子PIに外部から直流電流を印加する。この直流電流の電流値は、ヒュ−ズ素子F1を数秒で切断できる大きさである。本発明に使用するヒューズ素子を切断できる電流値は、本発明者の実験により30mAであることが分かった。これにより、ヒュ−ズ素子F1を簡単に切断することが可能である。なお、電源入力端子PIに外部から印加する電源は、直流電圧であってもよい。また、他のヒューズ素子を切断する場合についても同様である。
図7は、本発明の第5の実施形態に係る半導体集積回路40の主要部を示す図である。なお、上記図1と同一部分及び構成には、同一符号を付して詳しい説明は省略する。
ここで、Voxは外部端子N4に接続された保護対象回路の破壊電圧(本実施形態では、MOSトランジスタ3が有するゲート酸化膜の破壊電圧)、Rmは外部端子N4とN2との間の静電気放電経路内の配線抵抗値、Rxはヒューズ素子F1の抵抗値、Iesdは規格で定められたESDの最大電流である。
Claims (10)
- 第1及び第2外部端子を有する内部回路と、
前記第1及び第2外部端子に夫々接続された第1及び第2ヒューズ素子と、
前記第1及び第2ヒューズ素子に接続された、静電気放電電流の経路である放電線と、
を具備することを特徴とする半導体集積回路。 - 第1及び第2外部端子を有する内部回路と、
前記第2外部端子に接続された静電気保護回路と、
前記第1外部端子に接続されたヒューズ素子と、
前記静電気保護回路とヒューズ素子とに接続された、静電気放電電流の経路である放電線と、
を具備することを特徴とする半導体集積回路。 - 第1、第2及び第3外部端子を有する内部回路と、
前記第1外部端子に接続されたヒューズ素子と、
前記第2及び第3外部端子に夫々接続された第1及び第2静電気保護回路と、
前記第1及び第2静電気保護回路に接続された、静電気放電電流の経路である第1放電線と、
前記ヒューズ素子と第2外部端子とに接続された、前記第1外部端子と第2外部端子とを略同電位に保つための第2放電線と、
を具備することを特徴とする半導体集積回路。 - 前記内部回路は、前記第1外部端子にゲートが接続されたMOSトランジスタをさらに具備し、
前記各ヒューズ素子の抵抗値は、前記MOSトランジスタが有するゲート酸化膜の破壊電圧をVox、前記第1外部端子と第2外部端子との間の静電気放電経路内の配線抵抗値をRm、前記第1外部端子と第2外部端子との間の静電気放電経路内に配置された全てのヒューズ素子の抵抗値をRx、静電気放電電流値をIesdとした場合に、
Vox > ( Rm + Rx ) × Iesd
の関係を満足することを特徴とする請求項1又は2記載の半導体集積回路。 - 前記内部回路は、前記第1外部端子にゲートが接続されたMOSトランジスタをさらに具備し、
前記ヒューズ素子の抵抗値は、前記MOSトランジスタが有するゲート酸化膜の破壊電圧をVox、前記第1外部端子と前記第2外部端子或いは第3外部端子との間の静電気放電経路内の配線抵抗値をRm、前記ヒューズ素子の抵抗値をRx、静電気放電電流値をIesdとした場合に、
Vox > ( Rm + Rx ) × Iesd
の関係を満足することを特徴とする請求項3記載の半導体集積回路。 - 第1外部端子を有するデジタル回路と、
前記第1外部端子に接続された第1静電気保護回路と、
前記第1静電気保護回路に接続された、静電気放電電流の経路である第1放電線と、
第2外部端子を有するアナログ回路と、
前記第2外部端子に接続された第2静電気保護回路と、
前記第2静電気保護回路に接続された、静電気放電電流の経路である第2放電線と、
前記第1放電線と第2放電線との間に接続された、前記デジタル回路とアナログ回路との静電気放電電流の経路であるヒューズ素子と、
を具備することを特徴とする半導体集積回路。 - 前記デジタル回路は、前記第1外部端子にゲートが接続されたMOSトランジスタをさらに具備し、
前記ヒューズ素子の抵抗値は、前記MOSトランジスタが有するゲート酸化膜の破壊電圧をVox、前記第1外部端子と第2外部端子と間の静電気放電経路内の配線抵抗値をRm、前記ヒューズ素子の抵抗値をRx、静電気放電電流値をIesdとした場合に、
Vox > ( Rm + Rx ) × Iesd
の関係を満足することを特徴とする請求項6記載の半導体集積回路。 - 前記ヒューズ素子は、200μJのパルス電力を印加しても切断しないことを特徴とする請求項1、2、3又は6記載の半導体集積回路。
- 前記ヒューズ素子は、200μJのパルス電力の印加では溶断せず、30mA、20秒以内の直流電流の印加により切断する特性を持つことを特徴とする請求項1、2、3又は6記載の半導体集積回路。
- 前記ヒューズ素子は、当該半導体集積回路が回路基板に実装された場合に、電気的に切断されることを特徴とする請求項1、2、3又は6記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003369287A JP4031423B2 (ja) | 2003-10-29 | 2003-10-29 | 半導体集積回路 |
US10/769,146 US20050127444A1 (en) | 2003-10-29 | 2004-01-29 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003369287A JP4031423B2 (ja) | 2003-10-29 | 2003-10-29 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005136088A true JP2005136088A (ja) | 2005-05-26 |
JP4031423B2 JP4031423B2 (ja) | 2008-01-09 |
Family
ID=34646699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003369287A Expired - Fee Related JP4031423B2 (ja) | 2003-10-29 | 2003-10-29 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050127444A1 (ja) |
JP (1) | JP4031423B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021282A (ja) * | 2007-07-10 | 2009-01-29 | Elpida Memory Inc | 半導体装置 |
KR20140075920A (ko) * | 2012-12-11 | 2014-06-20 | 엘지디스플레이 주식회사 | 표시장치 |
JP2018067705A (ja) * | 2016-09-27 | 2018-04-26 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | 電気的過剰ストレス検出デバイス |
US11668734B2 (en) | 2018-03-26 | 2023-06-06 | Analog Devices International Unlimited Company | Spark gap structures for detection and protection against electrical overstress events |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5372578B2 (ja) | 2009-04-09 | 2013-12-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2014014733A1 (en) | 2012-07-19 | 2014-01-23 | Cardiac Pacemakers, Inc. | Electrostatic discharge protection circuit for implantable medical device |
CN111656521B (zh) * | 2019-01-04 | 2023-12-26 | 京东方科技集团股份有限公司 | 静电释放保护电路、显示基板和显示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6055147A (en) * | 1998-06-24 | 2000-04-25 | Current Technology, Inc. | Apparatus for providing independent over-current protection to a plurality of electrical devices and transient-voltage suppression system employing the apparatus |
JP3844915B2 (ja) * | 1999-06-29 | 2006-11-15 | 株式会社東芝 | 半導体装置 |
US6327125B1 (en) * | 1999-12-22 | 2001-12-04 | Philips Electronics North America Corporation | Integrated circuit with removable ESD protection |
US6430016B1 (en) * | 2000-02-11 | 2002-08-06 | Micron Technology, Inc. | Setpoint silicon controlled rectifier (SCR) electrostatic discharge (ESD) core clamp |
JP2001244338A (ja) * | 2000-02-25 | 2001-09-07 | Toshiba Corp | 半導体集積回路装置、半導体集積回路実装基板装置および半導体集積回路装置の入力保護機能解除方法 |
JP3732834B2 (ja) * | 2003-04-17 | 2006-01-11 | 株式会社東芝 | 入力保護回路 |
US20050088794A1 (en) * | 2003-10-23 | 2005-04-28 | International Business Machines Corporation | Removeable ESD for improving I/O pin bandwidth |
-
2003
- 2003-10-29 JP JP2003369287A patent/JP4031423B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-29 US US10/769,146 patent/US20050127444A1/en not_active Abandoned
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021282A (ja) * | 2007-07-10 | 2009-01-29 | Elpida Memory Inc | 半導体装置 |
KR20140075920A (ko) * | 2012-12-11 | 2014-06-20 | 엘지디스플레이 주식회사 | 표시장치 |
KR102009890B1 (ko) * | 2012-12-11 | 2019-08-13 | 엘지디스플레이 주식회사 | 표시장치 |
JP2018067705A (ja) * | 2016-09-27 | 2018-04-26 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | 電気的過剰ストレス検出デバイス |
US10677822B2 (en) | 2016-09-27 | 2020-06-09 | Analog Devices Global Unlimited Company | Electrical overstress detection device |
US11372030B2 (en) | 2016-09-27 | 2022-06-28 | Analog Devices International Unlimited Company | Electrical overstress detection device |
US11668734B2 (en) | 2018-03-26 | 2023-06-06 | Analog Devices International Unlimited Company | Spark gap structures for detection and protection against electrical overstress events |
Also Published As
Publication number | Publication date |
---|---|
US20050127444A1 (en) | 2005-06-16 |
JP4031423B2 (ja) | 2008-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6310379B1 (en) | NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors | |
JP3773506B2 (ja) | 半導体集積回路装置 | |
JP5232444B2 (ja) | 半導体集積回路 | |
JP4986459B2 (ja) | 半導体集積回路装置 | |
JP3901671B2 (ja) | 半導体集積回路装置 | |
US8830640B2 (en) | Electrostatic discharge protection circuit | |
US7889469B2 (en) | Electrostatic discharge protection circuit for protecting semiconductor device | |
US20050174707A1 (en) | ESD protection circuit | |
JP5540801B2 (ja) | Esd保護回路及び半導体装置 | |
JP2005340380A (ja) | 静電保護回路及びこれを用いた半導体集積回路装置 | |
US20050286186A1 (en) | Separated power esd protection circuit and integrated circuit thereof | |
US8094422B2 (en) | Integrated circuit | |
JP6521792B2 (ja) | 半導体装置 | |
JP2006080160A (ja) | 静電保護回路 | |
US6529035B2 (en) | Arrangement for improving the ESD protection in a CMOS buffer | |
JP4031423B2 (ja) | 半導体集積回路 | |
JP2008091808A (ja) | 半導体集積回路 | |
JP2010041013A (ja) | 保護回路 | |
KR100790445B1 (ko) | 정전기 방전 보호 회로 | |
US20010012189A1 (en) | Gate-voltage controlled electrostatic discharge protection circuit | |
CN101533830B (zh) | 高压垫的静电放电保护装置 | |
JP4763324B2 (ja) | 静電保護回路及び該静電保護回路を含む半導体装置 | |
US20180109105A1 (en) | Esd protection circuit and integrated circuit | |
KR101068569B1 (ko) | 반도체 소자의 보호회로 | |
JP5548284B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |