JP2005129597A - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents

半導体装置の製造方法及び半導体装置の製造装置 Download PDF

Info

Publication number
JP2005129597A
JP2005129597A JP2003361142A JP2003361142A JP2005129597A JP 2005129597 A JP2005129597 A JP 2005129597A JP 2003361142 A JP2003361142 A JP 2003361142A JP 2003361142 A JP2003361142 A JP 2003361142A JP 2005129597 A JP2005129597 A JP 2005129597A
Authority
JP
Japan
Prior art keywords
mask
substrate
mark
angle
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003361142A
Other languages
English (en)
Other versions
JP4112472B2 (ja
Inventor
Takeshi Shibata
武 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003361142A priority Critical patent/JP4112472B2/ja
Priority to KR1020040083902A priority patent/KR100581644B1/ko
Priority to TW093132014A priority patent/TW200527515A/zh
Priority to US10/969,181 priority patent/US7501214B2/en
Publication of JP2005129597A publication Critical patent/JP2005129597A/ja
Application granted granted Critical
Publication of JP4112472B2 publication Critical patent/JP4112472B2/ja
Priority to US12/320,830 priority patent/US7977653B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2045—Exposure; Apparatus therefor using originals with apertures, e.g. stencil exposure masks
    • G03F7/2047—Exposure with radiation other than visible light or UV light, e.g. shadow printing, proximity printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation
    • H01J2237/31706—Ion implantation characterised by the area treated
    • H01J2237/3171—Ion implantation characterised by the area treated patterned
    • H01J2237/31711—Ion implantation characterised by the area treated patterned using mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143—Electron beam

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】 被処理基板とステンシルマスクに生じた回路パターンの寸法差を補正可能な半導体装置の製造方法を提供する。
【解決手段】 被処理基板は、半導体装置の重ね合わせ位置が決められた複数の設計回路パターンの１つと設計上は合同である基板上回路パターンと基板上第１、第２マークを有する。マスクは、他の設計回路パターンと設計上は合同のマスク回路パターンと、マスク回路パターンと基板上回路パターンを重ね合わせ位置で重ねた場合に基板上第１マークと設計上重なるマスク上第１マークと、基板上第２マークと設計上重なるマスク上第２マークを有する。互いに平行な粒子の入射方向から見込んで、マスク上第１マークと基板上第１マークが重なり、マスク上第２マークと基板上第２マークが重なるように、被処理基板とマスクを傾ける。
【選択図】 図１０

Description

本発明は、ステンシルマスクを用いて粒子を位置選択的に被処理基板に作用させる半導体装置の製造方法に関する。
ステンシルマスクを用いる半導体装置の製造方法では、まず、その半導体装置の回路パターンの一部もしくは回路パターン全体を貫通孔によりステンシルマスク上に形成する。次に、粒子を、マスク上に形成された回路パターンの貫通孔を介して被処理基板に照射し、位置選択的に被処理基板に作用させることにより、被処理基板上に回路パターンを形成する。
このようなステンシルマスクを用いた半導体装置の製造方法のなかには、マスク上に形成された回路パターンが被処理基板上に形成する回路パターンと等倍の大きさを持つものがある。例えば、ステンシルマスクイオン注入、低エネルギー電子線等倍露光、Ｘ線露光等が該当する（例えば、特許文献１参照。）。
これらの、ステンシルマスク上に形成された回路パターンと被処理基板上に形成する回路パターンが同じ寸法を持つ製造方法（以下、等倍処理と呼ぶ）においては、ステンシルマスクの製造時に設計回路パターンの設計寸法に対してステンシルマスク上に形成された回路パターンの回路寸法に差が生じると、このステンシルマスクを使って被処理基板を処理すると常に合わせずれが生じてしまう。
また、半導体装置の製造では、等倍処理と、フォトリソグラフィ法のような縮小露光を行うために回路パターンを拡大したフォトマスクを用いる処理（以下、縮小処理と呼ぶ）を併用する場合がある。縮小処理では、回路パターンのフォトマスクから被処理基板への縮小率のばらつきが存在する。被処理基板上の回路パターンは、設計回路パターンに対して拡大・縮小する。この被処理基板に対して等倍処理を実施すると、被処理基板に上書きされる回路パターンは設計回路パターンに対して等倍であるので、被処理基板の下地に形成された回路パターンと新たに形成された回路パターンの間に合わせずれが生じてしまう。
これらの合わせずれを回路設計の時に設計回路パターンのパターン寸法に加味することで、半導体装置の動作は保証できるが半導体装置が大きくなってしまう。
特開２００２−２０３８０６号公報（第３６図）
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、被処理基板とステンシルマスクに生じた回路パターンの寸法差を補正可能な半導体装置の製造方法を提供することにある。
また、本発明の目的は、被処理基板とステンシルマスクに生じた回路パターンの寸法差を補正可能な半導体装置の製造装置を提供することにある。
上記問題点を解決するための本発明の第１の特徴は、半導体装置の設計上の重ね合わせの位置関係が決められた複数の設計回路パターンの１つと設計上は合同である基板上回路パターンを有する被処理基板を作製することと、他の設計回路パターンと設計上は合同のマスク回路パターンの全部または一部を有するマスクを作製することと、マスクを介して被処理基板に粒子を選択照射することと、粒子の入射方向を互いに平行にすることと、入射方向から見込んで、マスク上の回路パターンの全てが基板上の回路パターンと設計上で定められた範囲内で重なるように、被処理基板の垂直方向と入射方向のなす基板角度と、マスクの垂直方向と入射方向のなすマスク角度の少なくとも１つを変更することを有する半導体装置の製造方法にある。
本発明の第２の特徴は、半導体装置の設計上の重ね合わせの位置関係が決められた複数の設計回路パターンの１つと設計上は合同である基板上回路パターンを有する被処理基板を加工する半導体装置の製造装置において、他の設計回路パターンと設計上は合同のマスク回路パターンの全部または一部を有するマスクと、粒子の入射方向を互いに平行にし、マスクを介して被処理基板に粒子を選択照射する照射部と、入射方向から見込んで、マスク上の回路パターンの全てが基板上の回路パターンと設計上で定められた範囲内で重なるように、被処理基板の垂直方向と入射方向のなす基板角度と、マスクの垂直方向と入射方向のなすマスク角度の少なくとも１つを変更する角度調整部を有する半導体装置の製造装置にある。
以上説明したように、本発明によれば、被処理基板とステンシルマスクに生じた回路パターンの寸法差を補正可能な半導体装置の製造方法を提供できる。
また、本発明によれば、被処理基板とステンシルマスクに生じた回路パターンの寸法差を補正可能な半導体装置の製造装置を提供できる。
次に、図面を参照して、本発明の実施の形態について説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。
（半導体装置の製造装置）
本発明の実施の形態の半導体装置の製造装置の一例を図１に示す。ステンシルイオン注入に本発明を適用した製造装置は、図１に示すように照射部１、エンドステーションチャンバー２と角度調整部３を有している。
照射部１は、粒子源１１、スキャナ１３、マグネット１４を有している。ここで、一般的なイオン注入装置における粒子源１１は、イオン源、加速管などを有しているが図１では省略し、単に粒子源として図示してある。
エンドステーションチャンバー２は、マスクステージ２１、マスク２２、基板ステージ２７を有する。エンドステーションチャンバー２内の基板ステージ２７の上には、被処理基板２６を配置することができる。マスク２２は、貫通孔２３、２５で構成されるマスク回路パターン２４と、貫通孔からなるマスク上マークＡ０、Ａ１を有している。なお、マスク上マークＡ０、Ａ１は、マスク回路パターン２４の一部であってもかまわない。マスク上マークＡ０、Ａ１は貫通孔でなくてもよく、マスク上マークＡ０、Ａ１の形状、色、材質は、マスク上のマークＡ０、Ａ１の位置が計測できればなんでもよい。被処理基板２６では、複数の半導体装置８ａ乃至８ｄが製造される。被処理基板２６は、複数の半導体装置８ａ乃至８ｄを有している。それぞれの半導体装置８ａ乃至８ｄは、基板上回路パターン９ａ乃至９ｄと基板上マークＡ１０、Ａ１１を有している。なお、基板上マークＡ１０、Ａ１１は、基板上回路パターン９ａ乃至９ｄの一部であってもかまわない。基板上マークＡ１０、Ａ１１の形状、色、材質は、基板上の基板上マークＡ１０、Ａ１１の位置が計測できればなんでもよい。
角度調整部３は、寸法差計測部３１、角度算出部３２、大小判別部３３、被処理基板角度調整部３５とマスクステージ角度調整部３４を有している。
（半導体装置の製造方法）
本発明の実施の形態の半導体装置の製造方法では、図２に示すように、まず、ステップＳ１で、半導体装置８ａ乃至８ｄの設計上の重ね合わせの位置関係が決められた複数の設計回路パターンの１つと設計上は合同であるマスク回路パターン２４と、マスク上第１マークＡ０と、マスク上第２マークＡ１を有するマスク２２を作製する。
マスク回路パターン２４は、貫通孔２３、２５を有している。マスク上第１マークＡ０とマスク上第２マークＡ１も、貫通孔を有している。マスク回路パターン２４とマスク回路パターン２４を用いる製造工程で処理される直前の基板上回路パターン９ａ乃至９ｄをそれらの設計上の重ね合わせの位置関係で重ねた場合に、マスク上第１マークＡ０が基板上第１マークＡ１０と設計上重なり、マスク上第２マークＡ１が基板上第２マークＡ１１と設計上重なるように、マスク上第１マークＡ０とマスク上第２マークＡ１はマスク２２上に配置される。
なお、ステップＳ１１で、図３に示すように、マスク上第１マークＡ０からマスク上第２マークＡ１への方向がＸ方向であり、マスク上第１マークＡ２からマスク上第２マークＡ３への方向がＸ方向である。マスク上第１マークＡ０からマスク上第２マークＡ２への方向がＹ方向であり、マスク上第１マークＡ１からマスク上第２マークＡ３への方向がＹ方向である。Ｘ方向とＹ方向とで、マスク２２上にＸ−Ｙ座標系を設定する。Ｘ−Ｙ座標系の原点は、便宜的にマスク上第１マークＡ０の中心Ｐ０（０，０）に設定できる。また、マスク上マークＡ１の中心Ｐ１（Ｘ１，Ｙ１）、Ａ２の中心Ｐ２（Ｘ２，Ｙ２）とＡ３の中心Ｐ３（Ｘ３，Ｙ３）を設定する。
次に、ステップＳ２で、被処理基板を作製する。被処理基板は、マスク回路パターン２４とは合同でなく、半導体装置８ａ乃至８ｄの設計上の重ね合わせの位置関係が決められた複数の設計回路パターンの１つと設計上は合同である基板上回路パターン９ａ乃至９ｄと、基板上第１マークＡ１０と、基板上第２マークＡ１１を有する。
なお、ステップＳ１２で、図４に示すように、基板上第１マークＡ１０から基板上第２マークＡ１１への方向がＸ方向であり、基板上第１マークＡ１２から基板上第２マークＡ１３への方向がＸ方向である。基板上第１マークＡ１０から基板上第２マークＡ１２への方向がＹ方向であり、基板上第１マークＡ１１から基板上第２マークＡ１３への方向がＹ方向である。Ｘ方向とＹ方向とで、被処理基板２６上にＸ−Ｙ座標系を設定する。被処理基板２６上には、行１乃至行４の各行と列１乃至列４の各列に半導体装置８ａ乃至８ｄが形成されている。このＸ−Ｙ座標系は半導体装置８ａ乃至８ｄ毎に設定される。Ｘ−Ｙ座標系の原点は、便宜的に基板上第１マークＡ１０の中心Ｐ１０（０，０）に設定できる。また、基板上マークＡ１１の中心Ｐ１１（Ｘ１１，Ｙ１１）、Ａ１２の中心Ｐ１２（Ｘ１２，Ｙ１２）とＡ１３の中心Ｐ１３（Ｘ１３，Ｙ１３）を設定する。
ステップＳ３で、角度調整部３において、被処理基板２６に作用させる粒子の入射方向１６が互いに平行である入射方向１６と平行な直線６から見込んで、図５に示すようにマスク上第１マークＡ０と基板上第１マークＡ１０が重なり、図１の入射方向１６と平行な直線７から見込んでマスク上第２マークＡ１と基板上第２マークＡ１１が重なるように、被処理基板２６の垂直方向と入射方向１６のなす基板角度と、マスク２４の垂直方向と入射方向１６のなすマスク角度の少なくとも１つを変更する。同様に、マスク上マークＡ２と基板上マークＡ１２を重ね、マスク上マークＡ３と基板上マークＡ１３を重ねる。
より詳細には、図６に示すように、粒子の入射方向１６から見込んで、マスク上第１マークＡ０の中心Ｐ０と基板上第１マークＡ１０の中心Ｐ１０を重ね、マスク上第２マークＡ１の中心Ｐ１と基板上第２マークＡ１１の中心Ｐ１１を重ね、マスク上マークＡ２の中心Ｐ２と基板上マークＡ１２の中心Ｐ１２を重ね、マスク上マークＡ３の中心Ｐ３と基板上マークＡ１３の中心Ｐ１３を重ねる。
マスク上第１マークＡ０の中心Ｐ０とマスク上第２マークＡ１の中心Ｐ１の間のマスク上距離ｌｍｘと、基板上第１マークＡ１０の中心Ｐ１０と基板上第２マークＡ１１の中心Ｐ１１の間の基板上距離ｌｓｘとの寸法差ｄｘ（＝ｌｍｘ−ｌｓｘ）がなく等しければ、中心Ｐ０とＰ１０は重ねられ、中心Ｐ１とＰ１１も重ねられる。そこで、図２のステップ１３で、図１の寸法差計測部３１において、この寸法差ｄｘを計測する。この寸法差ｄｘは、マスク上第１マークＡ２の中心Ｐ２とマスク上第２マークＡ３の中心Ｐ３の間のマスク上距離ｌｍｘと、基板上第１マークＡ１２の中心Ｐ１２と基板上第２マークＡ１３の中心Ｐ１３の間の基板上距離ｌｓｘとの寸法差ｄｘであってもよい。なお、寸法差ｄｘを直接測定しなくてもよい。すなわち、マスク上距離ｌｍｘと基板上距離ｌｓｘを直接測定してもよい。そして、マスク上距離ｌｍｘと基板上距離ｌｓｘの測定値の差として寸法差ｄｘを算出してもよい。
同様に、マスク上第１マークＡ０の中心Ｐ０とマスク上第２マークＡ２の中心Ｐ２の間のマスク上距離ｌｍｙと、基板上第１マークＡ１０の中心Ｐ１０と基板上第２マークＡ１２の中心Ｐ１２の間の基板上距離ｌｓｙとの寸法差ｄｙ（＝ｌｍｙ−ｌｓｙ）を計測する。この寸法差ｄｙは、マスク上第１マークＡ１の中心Ｐ１とマスク上第２マークＡ３の中心Ｐ３の間のマスク上距離ｌｍｙと、基板上第１マークＡ１１の中心Ｐ１１と基板上第２マークＡ１３の中心Ｐ１３の間の基板上距離ｌｓｙとの寸法差ｄｙであってもよい。
ステップＳ１５で、大小判別部３３において、マスク上距離ｌｍｘと基板上距離ｌｓｘのどちらが大きいかを判断する。同様に、マスク上距離ｌｍｙと基板上距離ｌｓｙのどちらが大きいかを判断する。
ステップＳ１４で、角度算出部３２において、寸法差ｄｘ、ｄｙに基づいて、基板角度とマスク角度少なくとも１つを算出する。マスク上距離ｌｍｘが基板上距離ｌｓｘより大きい（寸法差ｄｘ＞０）場合はマスク角度θｍｘを算出する。マスク上距離ｌｍｘが基板上距離ｌｓｘより小さい（寸法差ｄｘ＜０）場合は基板角度θｓｘを算出する。同様に、マスク上距離ｌｍｙが基板上距離ｌｓｙより大きい（寸法差ｄｙ＞０）場合はマスク角度θｍｙを算出する。マスク上距離ｌｍｙが基板上距離ｌｓｙより小さい（寸法差ｄｙ＜０）場合は基板角度θｓｙを算出する。
ステップＳ１６で、マスクステージ角度調整部３４と被処理基板角度調整部３５において、算出した角度にマスク角度θｍｘ、θｍｙと基板角度θｓｘ、θｓｙを設定する。
最後に、ステップＳ４で、照射部１とエンドステーションチャンバー２において、図７に示すように、互いに平行な粒子線３６の入射方向３７からマスク２２を介して被処理基板２６に粒子を選択照射する。選択照射により、マスク回路パターン２４と合同の回路パターン３８を被照射基板２６上に形成することができる。この新たに形成された被処理基板２６上に形成された回路パターン３８は、基板上回路パターン９ａに対して、半導体装置８ａの設計上の重ね合わせの位置関係を保つように配置される。なお、粒子線３６の粒子としては、例えば、荷電粒子である電子やイオン、非荷電粒子である光子、Ｘ線、原子やクラスタ等であればよい。
半導体装置８ａの設計では、複数の設計回路パターンが形成され、これらの複数の設計回路パターンのお互いの重ね合わせの位置関係が決められる。設計回路パターンによって、被処理基板２６を加工する製造フローを作成する。各設計回路パターンに対応し、製造フローを構成する製造工程を決定する。それぞれの製造工程に応じて、その製造工程で使用する設計回路パターンを、この設計回路パターンの寸法と寸法の等しい等倍で合同のマスク回路パターンに変換した、いわゆるステンシルマスクに決定してもよい。あるいは、製造工程によっては、設計された設計回路パターンの寸法と寸法の異なる特に拡大した相似のマスク回路パターンに変換したいわゆるフォトマスクに決定してもよい。
図７に示すように、基板上回路パターン９ａは、素子分離領域のパターンである。貫通孔２３、２５で構成されるマスク回路パターン２４と、新たに形成された基板上回路パターン３８は、イオン注入領域のパターンである。素子分離領域のパターン９ａとイオン注入領域のパターン３８の重ね合わせの位置関係は、対となる素子分離領域のパターン９ａの両方にイオン注入領域のパターン３８が接する関係であり、対となる素子分離領域のパターン９ａの一方から他方までに渡ってイオン注入領域のパターン３８が配置される関係である。
基板上回路パターン９ａは、フォトマスクを用いて形成された。基板上回路パターン３８は、ステンシルマスクを用いて形成された。フォトマスクを用いて形成された基板上回路パターン９ａは、縮小率がばらつく場合があるため、パターンの座標に比例した量で合わせずれが発生する場合が存在する。この場合、基板上回路パターン９ａと基板上回路パターン３８は、重ね合わせの位置関係に合わせずれが生じる。
ステンシルマスク２２を用いて被処理基板２６のイオン注入領域のパターン３８にイオンを注入する。ステンシルマスクイオン注入では、ステンシルマスク２２に形成された貫通孔２３、２５を通して、被処理基板２６上のイオン注入領域のパターン３８にイオンが注入される。つまり、ステンシルマスク２２上のマスク回路パターン２４と被処理基板２６上の基板上回路パターン９ａは、１対１対応するように設計されている。なお、図面ではマスク回路パターン２４と基板上回路パターン９ａの両端部を図示し、中央部は省略した。これは、パターンの座標に比例した量で合わせずれが発生する場合には、両端部で合わせずれの量が最も大きくなるからである。
基板上回路パターン９ａに対して、基板上回路パターン３８は、常に、重ね合わせの位置関係を維持することが求められる。すなわち、基板上回路パターン９ａの一辺の大きさが数ｍｍから数ｃｍと大きくなっても、重ね合わせの位置関係を維持するために、基板上回路パターン９ａと基板上回路パターン３８の最小のパターン寸法、例えば、数ｎｍから数十ｎｍの範囲内に合わせずれを抑えなければならない。図７は、合わせずれがなかった場合を示している。
（実施例１）
しかしながら、ステンシルマスク２２上のマスク回路パターン２４と、被処理基板２６に形成する基板上回路パターン９ａ乃至９ｄを設計通りに１対１対応して合わせずれが生じないように形成するのは、製造ばらつきがある現状では困難である。実際には合わせずれが生じ、寸法差ｄｘ、ｄｙが生じてしまう。実施例１では、図８（ａ）に示すように、寸法差ｄｘ＞０でマスク４３を傾ける場合について説明する。
図８（ａ）では、図５と図６と同様にマスク２２と被処理基板２６を重ねて粒子の入射方向１６から見込んでいる。まず、寸法差ｄｘ、ｄｙを計測しやすくするために、マスク上第１マークＡ０の中心Ｐ０と基板上第１マークＡ１０の中心Ｐ１０を重ねる。マスク上第２マークＡ１の中心Ｐ１と基板上第２マークＡ１１の中心Ｐ１１は重ならず、中心Ｐ１とＰ１１とは寸法差ｄｘだけ離れる。中心Ｐ０とＰ１のマスク上距離ｌｍｘは、中心Ｐ１０とＰ１１の基板上距離ｌｓｘより、寸法差ｄｘだけ大きい。この時、マスク上マークＡ２の中心Ｐ２と基板上マークＡ１２の中心Ｐ１２は重なり、マスク上マークＡ３の中心Ｐ３と基板上マークＡ１３の中心Ｐ１３とは重ならず、中心Ｐ３とＰ１３とは寸法差ｄｘだけ離れる。このことから、マスク２２は、被処理基板２６に対して、基板上距離ｌｓｘ当たり寸法差ｄｘだけの増加分の比率でＸ方向に拡大したと考えられる。あるいは、被処理基板２６は、マスク２２に対して、マスク上距離ｌｍｘ当たり寸法差ｄｘだけの減少分の比率でＸ方向に縮小したとも考えられる。
図９に示すように、寸法差ｄｘが生じると、所望の領域以外の所に、イオン注入の処理が行われることとなる。マスク２２上に形成されたマスク回路パターン２４に比べて、被処理基板２６に形成された基板上回路パターン８ａが小さいからである。
そこで、実施例１では、図８（ｂ）に示すように、角度調整部３において、入射粒子の入射方向と平行な直線４１を垂線とする平面、具体的には、被処理基板２６の表面に対して、マスク２２からマスク４３に傾ける。寸法差計測部３１において計測した寸法差ｄｘに応じてマスク２２を傾ける。基板上距離ｌｓｘとマスク上距離ｌｍｘの一端を円弧の中心４０で一致させる。基板上距離ｌｓｘとマスク上距離ｌｍｘの他端では、大小判別部３３で判別された大小関係に基づいて、寸法差ｄｘが生じる。次に、角度算出部３２でマスク角度θｍｘを算出する。円弧の中心４０を中心としてマスク上距離ｌｍｘを半径として円弧３９を描く。基板上距離ｌｓｘの他端を通り粒子の入射方向と平行な直線４１を引く。円弧３９と直線４１は、交点４２で交わる。交点４２と円弧の中心４０と通る平面と、直線４１を垂線とする平面、具体的には、被処理基板２６の表面とのなす角がマスク角度θｍｘとなる。この算出されたマスク角度θｍｘに基づいて、図１０に示すように、マスクステージ角度調整部３４において、マスクステージ２１の角度をマスク角度θｍｘだけ傾けることにより、マスク２２をマスク角度θｍｘだけ傾ける。また、被処理基板角度調整部３５も必要に応じて、マスクステージ角度調整部３４と同様に機能し、基板角度θｓｘだけ傾けることが可能であるが、実施例１では傾ける必要はない。すなわち、基板角度θｓｘを具体的に表示するために図１０に示すように被処理基板２６を角度θｓｘだけ傾けたが、実施例１ではマスク２２だけをマスク角度θｍｘ傾ければよく、通常は、マスク２２と被処理基板２６の両方を傾けることはない。
なお、図８（ｂ）において、基板上距離ｌｓｘとマスク上距離ｌｍｘを１ｃｍとすると、寸法差ｄｘは高々１００ｎｍと仮定できる。マスク角度θｍｘについて、式１と式２の関係が得られる。式２に式１を代入すると式３が得られる。マスク上距離ｌｍｘは寸法差ｄｘの１０万倍であり、式３の右辺の第２項は、第１項に比べて十分小さいので、式３は式４のように近似できる。そして、マスク４３を傾けることによって生じるマスク４３と被処理基板２６の最短の間隔と最長の間隔の差ｈは式５の関係を有する。

ｌｍｘ−ｌｓｘ＝ｄｘ （１）
ｌｍｘ＊ｃｏｓθｍｘ＝ｌｓｘ （２）
ｓｉｎ２θｍｘ＝２＊ｄｘ／ｌｍｘ−（ｄｘ／ｌｍｘ）２ （３）
ｓｉｎ２θｍｘ〜２＊ｄｘ／ｌｍｘ （４）
ｈ＝ｌｍｘ＊ｓｉｎθｍｘ〜（２＊ｄｘ＊ｌｍｘ）１／２ （５）

具体的に、式５にマスク上距離ｌｍｘに１ｃｍと、寸法差ｄｘに１００ｎｍを代入すると、差ｈは最大でも４０〜５０μｍ程度であることがわかる。また、マスク角度θｍｘも、高々数分の１°程度の大きさであり、１°以下であることがわかる。
図１１に示すように、マスク２２をマスク角度θｍｘだけ傾けることにより、所望の領域にイオンを注入できる。被処理基板２６の回路寸法である基板上距離ｌｍｘに対するマスク２２の回路寸法であるマスク上距離に寸法差ｄｘが生じているときに、この寸法差ｄｘを補正することができる。したがって、設計回路パターンの設計寸法に対する、製造したマスク２２の回路寸法を補正できる。また、パターンの形成方法や装置間差による被処理基板２６上に形成された基板上回路パターン９ａ乃至９ｄの回路寸法の拡大・縮小を補正できる。
図１２に示すように、マスク２２を傾けることにより、粒子線３６の方向から見込んだマスク回路パターンの貫通孔２５の幅は、幅Ｗ０から幅Ｗ１に狭くなる。さらに、マスク２２は厚さＴの厚みを有するので、粒子線３６の方向から見込んだマスク回路パターンの貫通孔２５の幅は、幅Ｗ２だけ狭くなり、幅Ｗ３になる。
ここで、一例として、マスク２２の厚さＴを２μｍとし、基板上距離ｌｓｘとマスク上距離ｌｍｘを１ｃｍとし、寸法差ｄｘは高々１００ｎｍとする。幅Ｗ２は、Ｔ＊ｓｉｎθｍｘであり、高々８〜１０ｎｍである。この大きさは合わせずれの許容範囲内である。なお、粒子線３６の方向から見込んだマスク回路パターンの貫通孔２５の幅が幅Ｗ２だけ狭くなるのを防ぐために、図１３に示すように、Ｘ方向と法線の方向が平行で向きも一致する貫通孔２５の側面４９を、粒子線３６に対していわゆる順テーパーにする。そのテーパー角は取りうるマスク角度θｍｘの最大値に設定する。同様に、図１４に示すように、Ｘ方向と法線の方向が平行で向きが逆である貫通孔２５の側面４９を、粒子線３６に対していわゆる逆テーパーにする。このことによっても、粒子線３６の方向から見込んだマスク回路パターンの貫通孔２５の幅が幅Ｗ２だけ狭くなるのを防ぐことができる。さらに、図１５に示すように、Ｘ方向と法線の方向が平行である貫通孔２５の側面４９、あるいは、貫通孔２５の全ての側面４９を、粒子線３６に対して順テーパーにしてもよい。同様に、図１６に示すように、Ｘ方向と法線の方向が平行である貫通孔２５の側面４９、あるいは、貫通孔２５の全ての側面４９を、粒子線３６に対して逆テーパーにしてもよい。
（実施例２）
実施例２では、図１７（ａ）に示すように、寸法差ｄｘ＜０で被処理基板２６を傾ける場合について説明する。実施例２では、実施例１と逆に、マスク２２上のマスク上距離ｌｍｘに比べて、被処理基板２６上の基板上距離ｌｓｘが大きい。
図１７（ａ）では、図５と図６と同様にマスク２２と被処理基板２６を重ねて粒子の入射方向１６から見込んでいる。まず、マスク上第１マークＡ０の中心Ｐ０と基板上第１マークＡ１０の中心Ｐ１０を重ねる。マスク上第２マークＡ１の中心Ｐ１と基板上第２マークＡ１１の中心Ｐ１１は重ならず、中心Ｐ１とＰ１１とは寸法差ｄｘだけ離れた。中心Ｐ０とＰ１のマスク上距離ｌｍｘは、中心Ｐ１０とＰ１１の基板上距離ｌｓｘより、寸法差ｄｘだけ小さい。この時、マスク上マークＡ２の中心Ｐ２と基板上マークＡ１２の中心Ｐ１２は重なり、マスク上マークＡ３の中心Ｐ３と基板上マークＡ１３の中心Ｐ１３とは重ならず、中心Ｐ３とＰ１３とは寸法差ｄｘだけ離れた。このことから、マスク２２は、被処理基板２６に対して、基板上距離ｌｓｘ当たり寸法差ｄｘだけの減少分の比率でＸ方向に縮小したと考えられる。あるいは、被処理基板２６は、マスク２２に対して、マスク上距離ｌｍｘ当たり寸法差ｄｘだけの増加分の比率でＸ方向に拡大したとも考えられる。
そこで、実施例２では、図１７（ｂ）に示すように、粒子の入射方向と平行な直線４１を垂線とする平面、具体的には、マスク２２の表面に対して、被処理基板２６から被処理基板４７に傾ける。寸法差ｄｘに応じて被処理基板２６を傾ける。基板上距離ｌｓｘとマスク上距離ｌｍｘの一端を円弧の中心４０で一致させる。基板上距離ｌｓｘとマスク上距離ｌｍｘの他端では、寸法差ｄｘが生じる。次に、基板角度θｓｘを算出する。円弧の中心４０を中心として基板上距離ｌｓｘを半径として円弧３９を描く。マスク上距離ｌｍｘの他端を通り粒子の入射方向と平行な直線４１を引く。円弧３９と直線４１は、交点４２で交わる。交点４２と円弧の中心４０と通る平面と、直線４１を垂線とする平面、具体的には、マスク２２の表面とのなす角が基板角度θｓｘとなる。この算出された基板角度θｓｘに基づいて、図１０に示すように、被処理基板角度調整部３５において、基板ステージ２７の角度を基板角度θｓｘだけ傾けることにより、被処理基板２６を基板角度θｓｘだけ傾ける。
図１８に示すように、被処理基板２６を基板角度θｓｘだけ傾けることにより、所望の領域にイオンを注入できる。被処理基板２６の回路寸法である基板上距離ｌｍｘに対するマスク２２の回路寸法であるマスク上距離に寸法差ｄｘが生じ寸法差ｄｘ＜０の場合、つまり、マスク２２が被処理基板２６より小さい場合でも、この寸法差ｄｘを補正することができる。なお、マスク２２と被処理基板２６の間隔の差ｈ、基板角度θｓｘは、実施例１の間隔の差ｈ、マスク角度θｍｘと同様に計算でき、計算値も同程度になるので説明は省略する。
（実施例３）
実施例３では、図１９（ａ）に示すように、寸法差ｄｙ＞０でマスク２２を傾ける場合について説明する。実施例３は、実施例１とは異なり、寸法差ｄｙがＸ方向ではなく、Ｙ方向に生じた場合である。
図１９（ａ）では、図５と図６と同様にマスク２２と被処理基板２６を重ねて粒子の入射方向１６から見込んでいる。まず、マスク上第１マークＡ０の中心Ｐ０と基板上第１マークＡ１０の中心Ｐ１０を重ねる。マスク上第２マークＡ２の中心Ｐ２と基板上第２マークＡ１２の中心Ｐ１２は重ならず、中心Ｐ２とＰ１２とは寸法差ｄｙだけ離れた。中心Ｐ０とＰ２のマスク上距離ｌｍｙは、中心Ｐ１０とＰ１２の基板上距離ｌｓｙより、寸法差ｄｙだけ大きい。この時、マスク上マークＡ１の中心Ｐ１と基板上マークＡ１１の中心Ｐ１１は重なり、マスク上マークＡ３の中心Ｐ３と基板上マークＡ１３の中心Ｐ１３とは重ならず、中心Ｐ３とＰ１３とは寸法差ｄｙだけ離れている。このことから、マスク２２は、被処理基板２６に対して、基板上距離ｌｓｙ当たり寸法差ｄｙだけの増加分の比率でＹ方向に拡大したと考えられる。あるいは、被処理基板２６は、マスク２２に対して、マスク上距離ｌｍｙ当たり寸法差ｄｙだけの減少分の比率でＹ方向に縮小したとも考えられる。
そこで、実施例３では、図１９（ｂ）に示すように、粒子の入射方向と平行な直線４１を垂線とする平面、具体的には、被処理基板２６の表面に対して、マスク２２からマスク４３に傾ける。寸法差ｄｙに応じてマスク２２を傾ける。基板上距離ｌｓｙとマスク上距離ｌｍｙの一端を円弧の中心４０で一致させる。基板上距離ｌｓｙとマスク上距離ｌｍｙの他端では、寸法差ｄｙが生じる。次に、マスク角度θｍｙを算出する。円弧の中心４０を中心としてマスク上距離ｌｍｙを半径として円弧３９を描く。基板上距離ｌｓｙの他端を通り粒子の入射方向と平行な直線４１を引く。円弧３９と直線４１は、交点４２で交わる。交点４２と円弧の中心４０と通る平面と、直線４１を垂線とする平面、具体的には、被処理基板２６の表面とのなす角がマスク角度θｍｙとなる。この算出されたマスク角度θｍｙに基づいて、マスク２２をマスク角度θｍｙだけ傾ける。このことにより、所望の領域にイオンを注入できる。被処理基板２６の回路寸法である基板上距離ｌｍｙに対するマスク２２の回路寸法であるマスク上距離ｌｍｙに寸法差ｄｙが生じ寸法差ｄｙ＞０の場合、つまり、マスク２２が被処理基板２６より大きい場合でも、この寸法差ｄｙを補正することができる。
（実施例４）
実施例４では、図２０（ａ）に示すように、寸法差ｄｙ＜０で被処理基板２６を傾ける場合について説明する。実施例４では、実施例３と逆に、マスク２２上のマスク上距離ｌｍｙに比べて、被処理基板２６上の基板上距離ｌｓｙが大きい。
図２０（ａ）では、図５と図６と同様にマスク２２と被処理基板２６を重ねて粒子の入射方向１６から見込んでいる。まず、マスク上第１マークＡ０の中心Ｐ０と基板上第１マークＡ１０の中心Ｐ１０を重ねる。マスク上第２マークＡ２の中心Ｐ２と基板上第２マークＡ１２の中心Ｐ１２は重ならず、中心Ｐ２とＰ１２とは寸法差ｄｙだけ離れた。中心Ｐ０とＰ２のマスク上距離ｌｍｙは、中心Ｐ１０とＰ１２の基板上距離ｌｓｙより、寸法差ｄｙだけ小さい。この時、マスク上マークＡ１の中心Ｐ１と基板上マークＡ１１の中心Ｐ１１は重なり、マスク上マークＡ３の中心Ｐ３と基板上マークＡ１３の中心Ｐ１３とは重ならず、中心Ｐ３とＰ１３とは寸法差ｄｙだけ離れた。このことから、マスク２２は、被処理基板２６に対して、基板上距離ｌｓｙ当たり寸法差ｄｙだけの減少分の比率でＹ方向に縮小したと考えられる。あるいは、被処理基板２６は、マスク２２に対して、マスク上距離ｌｍｙ当たり寸法差ｄｙだけの増加分の比率でＹ方向に拡大したとも考えられる。
そこで、実施例４では、図２０（ｂ）に示すように、粒子の入射方向と平行な直線４１を垂線とする平面、具体的には、マスク２２の表面に対して、被処理基板２６から被処理基板４７に傾ける。寸法差ｄｙに応じて被処理基板２６を傾ける。基板上距離ｌｓｙとマスク上距離ｌｍｙの一端を円弧の中心４０で一致させる。基板上距離ｌｓｙとマスク上距離ｌｍｙの他端では、寸法差ｄｙが生じる。次に、基板角度θｓｙを算出する。円弧の中心４０を中心として基板上距離ｌｓｙを半径として円弧３９を描く。マスク上距離ｌｍｙの他端を通り粒子の入射方向と平行な直線４１を引く。円弧３９と直線４１は、交点４２で交わる。交点４２と円弧の中心４０と通る平面と、直線４１を垂線とする平面、具体的には、マスク２２の表面とのなす角が基板角度θｓｙとなる。この算出された基板角度θｓｙに基づいて、被処理基板２６を基板角度θｓｘだけ傾ける。このことにより、所望の領域にイオンを注入できる。被処理基板２６の回路寸法である基板上距離ｌｍｙに対するマスク２２の回路寸法であるマスク上距離ｌｓｙに寸法差ｄｙが生じ寸法差ｄｙ＜０の場合、つまり、マスク２２が被処理基板２６より小さい場合でも、この寸法差ｄｙを補正することができる。
（実施例５）
実施例５では、寸法差ｄｘ、ｄｙが、Ｘ方向とＹ方向の２方向に生じた場合について説明する。
実施例５では、まず、図２１に示すように、Ｘ方向に寸法差ｄｘ＜０であり、Ｙ方向に寸法差ｄｙ＜０である場合について説明する。
図２１では、図５と図６と同様にマスク２２と被処理基板２６を重ねて粒子の入射方向１６から見込んでいる。まず、マスク上第１マークＡ０の中心Ｐ０と基板上第１マークＡ１０の中心Ｐ１０を重ねる。マスク上第２マークＡ１の中心Ｐ１と基板上第２マークＡ１１の中心Ｐ１１は重ならず、中心Ｐ１とＰ１１とは寸法差ｄｘだけ離れた。中心Ｐ０とＰ１のマスク上距離ｌｍｘは、中心Ｐ１０とＰ１１の基板上距離ｌｓｘより、寸法差ｄｘだけ小さい。マスク上第２マークＡ２の中心Ｐ２と基板上第２マークＡ１２の中心Ｐ１２は重ならず、中心Ｐ２とＰ１２とは寸法差ｄｙだけ離れた。中心Ｐ０とＰ２のマスク上距離ｌｍｙは、中心Ｐ１０とＰ１２の基板上距離ｌｓｙより、寸法差ｄｙだけ小さい。この時、マスク上マークＡ３の中心Ｐ３と基板上マークＡ１３の中心Ｐ１３とは重ならず、中心Ｐ３とＰ１３とはＸ方向に寸法差ｄｘだけ離れ、Ｙ方向に寸法差ｄｙだけ離れた。
そこで、Ｘ方向に寸法差ｄｘ＜０であり、Ｙ方向に寸法差ｄｙ＜０である場合は、基板角度は、実施例２の図１７（ｂ）の基板角度θｓｘと、実施例４の図２０（ｂ）の基板角度θｓｙとの重ね合わせになる。このような基板角度θｓｘと基板角度θｓｙの重ね合わせができるのは、基板角度θｓｘと基板角度θｓｙが重ね合わせが可能な程度に十分小さいからである。
次に、図２２に示すように、Ｘ方向に寸法差ｄｘ＞０であり、Ｙ方向に寸法差ｄｙ＜０である場合は、マスク角度は、実施例１の図８（ｂ）のマスク角度θｍｘになり、基板角度は、実施例４の図２０（ｂ）の基板角度θｓｙになる。マスク角度θｍｘと基板角度θｓｙの重ね合わせになる。
さらに、図２３に示すように、Ｘ方向に寸法差ｄｘ＜０であり、Ｙ方向に寸法差ｄｙ＞０である場合は、マスク角度は、実施例３の図１９（ｂ）のマスク角度θｍｙになり、基板角度は、実施例２の図１７（ｂ）の基板角度θｓｘになる。マスク角度θｍｙと基板角度θｓｘの重ね合わせになる。
最後に、図２４に示すように、Ｘ方向に寸法差ｄｘ＞０であり、Ｙ方向に寸法差ｄｙ＞０である場合は、マスク角度は、実施例１の図８（ｂ）のマスク角度θｍｘと、実施例３の図１９（ｂ）のマスク角度θｍｙの重ね合わせになる。
本発明は実施例１乃至５に限られない。実施例では、マークＡ０乃至Ａ３とＡ１０乃至Ａ１３を用いたが、これらに限らず、寸法差が測定できればよく、回路パターンを兼ねていてもよい。すなわち、回路パターンの一部を、マークＡ０乃至Ａ３とＡ１０乃至Ａ１３として用いてもよい。また、被処理基板としては、半導体層を有していればよく、半導体ウェーハやガラス基板のような絶縁基板上に半導体層が設けられた基板でもよい。
実施の形態に係る半導体装置の製造装置の構成図である。 実施の形態に係る半導体装置の製造方法のフローチャートである。 実施の形態に係る半導体装置の製造方法で用いるマスクの上面図である。 実施の形態に係る半導体装置の製造方法で用いる被処理基板の上面図である。 実施の形態に係る半導体装置の製造方法で寸法差を計測する際のマスクと被処理基板の重ね合わせの配置図である。 実施の形態に係る半導体装置の製造方法で寸法差を計測する際のマスクと被処理基板の重ね合わせの配置図の拡大図である。 実施の形態に係る半導体装置の製造方法で被処理基板に選択照射する際のマスクと被処理基板の断面図である。図６のＩ−Ｉ方向のマスク回路パターンの領域の一部の断面図である。 実施例１に係る半導体装置の製造方法で寸法差ｄｘ＞０でマスクを傾ける場合のマスクと被処理基板の重ね合わせの配置図と、マスク上距離、基板上距離、寸法差ｄｘとマスク角度の関係を示す概念図（ｂ）である。 実施例１において、寸法差ｄｘ＞０である場合にマスク角度を考慮せずに被処理基板に選択照射した場合のマスクと被処理基板の断面図である。図６のＩ−Ｉ方向のマスク回路パターンの領域の一部の断面図である。 実施例１に係る半導体装置の製造方法で寸法差が生じた際にマスク角度を考慮して被処理基板に選択照射した半導体装置の製造装置の構成図である。 実施例１に係る半導体装置の製造方法で寸法差ｄｘ＞０でマスクを傾ける場合にマスク角度を考慮して被処理基板に選択照射した場合のマスクと被処理基板の断面図である。図６のＩ−Ｉ方向のマスク回路パターンの領域の一部の断面図である。 図１１のマスクのマスク回路パターンの貫通孔のまわりの断面図の拡大図である。 図１２のマスクのマスク回路パターンの貫通孔の変形例（その１）である。 図１２のマスクのマスク回路パターンの貫通孔の変形例（その２）である。 図１２のマスクのマスク回路パターンの貫通孔の変形例（その３）である。 図１２のマスクのマスク回路パターンの貫通孔の変形例（その４）である。 実施例２に係る半導体装置の製造方法で寸法差ｄｘ＜０で被処理基板を傾ける場合のマスクと被処理基板の重ね合わせの配置図と、マスク上距離、基板上距離、寸法差ｄｘと基板角度の関係を示す概念図（ｂ）である。 実施例２に係る半導体装置の製造方法で寸法差ｄｘ＜０で被処理基板を傾ける場合に基板角度を考慮して被処理基板に選択照射した場合のマスクと被処理基板の断面図である。図６のＩ−Ｉ方向のマスク回路パターンの領域の一部の断面図である。 実施例３に係る半導体装置の製造方法で寸法差ｄｙ＞０でマスクを傾ける場合のマスクと被処理基板の重ね合わせの配置図と、マスク上距離、基板上距離、寸法差ｄｙ−とマスク角度の関係を示す概念図（ｂ）である。 実施例４に係る半導体装置の製造方法で寸法差ｄｙ＜０で被処理基板を傾ける場合のマスクと被処理基板の重ね合わせの配置図と、マスク上距離、基板上距離、寸法差ｄｙ＋と基板角度の関係を示す概念図（ｂ）である。 実施例５に係る半導体装置の製造方法で、寸法差ｄｘ＜０であり寸法差ｄｙ＜０である場合のマスクと被処理基板の重ね合わせの配置図である。 実施例５に係る半導体装置の製造方法で、寸法差ｄｘ＞０であり寸法差ｄｙ＜０である場合のマスクと被処理基板の重ね合わせの配置図である。 実施例５に係る半導体装置の製造方法で、寸法差ｄｘ＜０であり寸法差ｄｙ＞０である場合のマスクと被処理基板の重ね合わせの配置図である。 実施例５に係る半導体装置の製造方法で、寸法差ｄｘ＞０であり寸法差ｄｙ＞０である場合のマスクと被処理基板の重ね合わせの配置図である。
符号の説明
１ 照射部
２ エンドステーションチャンバー
３ 角度調整部
４ マスクステージの垂直方向
５ 基板ステージの垂直方向
６、７ 粒子の入射方向と平行な直線
８ａ乃至８ｄ 半導体装置
９ａ乃至９ｄ 基板上回路パターン
１１ 粒子源
１２ 粒子線の出射方向
１３ スキャナ
１４ マグネット
１６ 互いに平行な粒子線の入射方向
１７、１８と１９ 筒
２１ マスクステージ
２２ マスク
２３ 貫通孔
２４ マスク回路パターン（貫通孔）
２５ 貫通孔
２６ 被処理基板
２７ 基板ステージ
３１ 寸法差計測部
３２ 角度計算部
３３ 大小判別部
３４ マスクステージ角度調整部
３５ 被処理基板角度調整部
３６ 互いに平行な粒子線
３７ 粒子の入射方向と平行な直線
３８ 新たに形成された基板上回路パターン
３９ 円弧
４０ 円弧の中心
４１ 粒子の入射方向と平行な直線
４２ 円弧３９と直線４１の交点
４３ 角度調整後のマスク
４５ 粒子線
４６ 粒子の入射方向と平行な直線
４７ 角度調整後の被処理基板
４９ テーパーにした貫通孔の側面
Ａ０乃至Ａ３ マスク上マーク（貫通孔）
Ａ１０乃至Ａ１３ 基板上マーク

Claims (14)

  1. 半導体装置の設計上の重ね合わせの位置関係が決められた複数の設計回路パターンの１つと設計上は合同である基板上回路パターンを有する被処理基板を作製することと、
    他の前記設計回路パターンと設計上は合同のマスク回路パターンの全部または一部を有するマスクを作製することと、
    前記マスクを介して前記被処理基板に粒子を選択照射することと、
    前記粒子の入射方向を互いに平行にすることと、
    前記入射方向から見込んで、前記マスク上の回路パターンの全てが前記基板上の回路パターンと設計上で定められた範囲内で重なるように、前記被処理基板の垂直方向と前記入射方向のなす基板角度と、前記マスクの垂直方向と前記入射方向のなすマスク角度の少なくとも１つを変更することを有することを特徴とする半導体装置の製造方法。
  2. 半導体装置の設計上の重ね合わせの位置関係が決められた複数の設計回路パターンの１つと設計上は合同である基板上回路パターンと、基板上第１マークと、基板上第２マークを有する被処理基板を作製することと、
    他の前記設計回路パターンと設計上は合同のマスク回路パターンの全部または一部と、前記マスク回路パターンと前記基板上回路パターンを前記重ね合わせの位置関係で重ねた場合に前記基板上第１マークと設計上重なるマスク上第１マークと、前記重ねた場合に前記基板上第２マークと設計上重なるマスク上第２マークを有するマスクを作製することと、
    前記マスクを介して前記被処理基板に粒子を選択照射することと、
    前記粒子の入射方向を互いに平行にすることと、
    前記入射方向から見込んで、前記マスク上第１マークと前記基板上第１マークが重なり、前記マスク上第２マークと前記基板上第２マークが重なるように、前記被処理基板の垂直方向と前記入射方向のなす基板角度と、前記マスクの垂直方向と前記入射方向のなすマスク角度の少なくとも１つを変更することを有することを特徴とする半導体装置の製造方法。
  3. 前記マスク角度を変更することは、
    前記マスク上第１マークと前記マスク上第２マークのマスク上距離と、前記基板上第１マークと前記基板上第２マークの基板上距離との寸法差を計測することと、
    前記寸法差に基づいて、前記基板角度と前記マスク角度少なくとも１つを算出することを有することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記マスク角度を変更することは、さらに、
    前記マスク上距離と前記基板上距離のどちらが大きいかを判断することを有し、
    前記マスク上距離が前記基板上距離より大きい場合は前記マスク角度を算出し、前記マスク上距離が前記基板上距離より小さい場合は前記基板角度を算出することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記マスクを作製することにおいて、１つの前記マスク上距離の方向がＸ方向であり、他の前記マスク上距離の方向が前記Ｘ方向と直角をなすＹ方向であるように、前記マスク上第１マークと前記マスク上第２マークを配置し、
    前記被処理基板を作製することにおいて、１つの前記基板上距離の方向が前記Ｘ方向であり、他の前記基板上距離の方向が前記Ｙ方向であるように、前記基板上第１マークと前記基板上第２マークを配置することを特徴とする請求項３又は請求項４に記載の半導体装置の製造方法。
  6. 前記寸法差を計測することにおいて、前記Ｘ方向の前記寸法差と、前記Ｙ方向の前記寸法差を計測し、
    前記基板角度と前記マスク角度を算出することにおいて、前記Ｘ方向の前記基板角度と前記マスク角度と、前記Ｙ方向の前記基板角度と前記マスク角度を算出することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記マスクを作製することは、
    前記マスク回路パターンを形成する貫通孔の側面をテーパーにすることを有することを特徴とする請求項１乃至６のいずれか１つに記載の半導体装置の製造方法。
  8. 半導体装置の設計上の重ね合わせの位置関係が決められた複数の設計回路パターンの１つと設計上は合同である基板上回路パターンを有する被処理基板を加工する半導体装置の製造装置において、
    他の前記設計回路パターンと設計上は合同のマスク回路パターンの全部または一部を有するマスクと、
    粒子の入射方向を互いに平行にし、前記マスクを介して前記被処理基板に前記粒子を選択照射する照射部と、
    前記入射方向から見込んで、前記マスク上の回路パターンの全てが前記基板上の回路パターンと設計上で定められた範囲内で重なるように、前記被処理基板の垂直方向と前記入射方向のなす基板角度と、前記マスクの垂直方向と前記入射方向のなすマスク角度の少なくとも１つを変更する角度調整部を有することを特徴とする半導体装置の製造装置。
  9. 半導体装置の設計上の重ね合わせの位置関係が決められた複数の設計回路パターンの１つと設計上は合同である基板上回路パターンと、基板上第１マークと、基板上第２マークを有する被処理基板を加工する半導体装置の製造装置において、
    他の前記設計回路パターンと設計上は合同のマスク回路パターンの全部または一部と、前記マスク回路パターンと前記基板上回路パターンを前記重ね合わせの位置関係で重ねた場合に前記基板上第１マークと設計上重なるマスク上第１マークと、前記重ねた場合に前記基板上第２マークと設計上重なるマスク上第２マークを有するマスクと、
    粒子の入射方向を互いに平行にし、前記マスクを介して前記被処理基板に前記粒子を選択照射する照射部と、
    前記入射方向から見込んで、前記マスク上第１マークと前記基板上第１マークが重なり、前記マスク上第２マークと前記基板上第２マークが重なるように、前記被処理基板の垂直方向と前記入射方向のなす基板角度と、前記マスクの垂直方向と前記入射方向のなすマスク角度の少なくとも１つを変更する角度調整部を有することを特徴とする半導体装置の製造装置。
  10. 前記角度調整部は、
    前記マスク上第１マークと前記マスク上第２マークのマスク上距離と、前記基板上第１マークと前記基板上第２マークの基板上距離との寸法差を計測する寸法差計測部と、
    前記寸法差に基づいて、前記基板角度と前記マスク角度少なくとも１つを算出する角度算出部を有することを特徴とする請求項９に記載の半導体装置の製造装置。
  11. 前記角度調整部は、さらに、
    前記マスク上距離と前記基板上距離のどちらが大きいかを判断する大小判別部を有し、
    前記マスク上距離が前記基板上距離より大きい場合は前記マスク角度を算出し、前記マスク上距離が前記基板上距離より小さい場合は前記基板角度を算出することを特徴とする請求項１０に記載の半導体装置の製造装置。
  12. 前記マスクには、１つの前記マスク上距離の方向がＸ方向であり、他の前記マスク上距離の方向が前記Ｘ方向と直角をなすＹ方向であるように、前記マスク上第１マークと前記マスク上第２マークが配置され、
    前記被処理基板には、１つの前記基板上距離の方向が前記Ｘ方向であり、他の前記基板上距離の方向が前記Ｙ方向であるように、前記基板上第１マークと前記基板上第２マークが配置されることを特徴とする請求項１０又は請求項１１に記載の半導体装置の製造装置。
  13. 前記寸法差計測部において、前記Ｘ方向の前記寸法差と、前記Ｙ方向の前記寸法差を計測し、
    前記角度算出部において、前記Ｘ方向の前記基板角度と前記マスク角度と、前記Ｙ方向の前記基板角度と前記マスク角度を算出することを特徴とする請求項１２に記載の半導体装置の製造装置。
  14. 前記マスク回路パターンが、側面がテーパーである貫通孔を有することを特徴とする請求項８乃至１３のいずれか１つに記載の半導体装置の製造装置。
JP2003361142A 2003-10-21 2003-10-21 半導体装置の製造方法及び半導体装置の製造装置 Expired - Fee Related JP4112472B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003361142A JP4112472B2 (ja) 2003-10-21 2003-10-21 半導体装置の製造方法及び半導体装置の製造装置
KR1020040083902A KR100581644B1 (ko) 2003-10-21 2004-10-20 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
TW093132014A TW200527515A (en) 2003-10-21 2004-10-21 Semiconductor device fabrication method and fabrication apparatus using a stencil mask
US10/969,181 US7501214B2 (en) 2003-10-21 2004-10-21 Semiconductor device fabrication method and fabrication apparatus using a stencil mask
US12/320,830 US7977653B2 (en) 2003-10-21 2009-02-05 Semiconductor device fabrication method and fabrication apparatus using a stencil mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003361142A JP4112472B2 (ja) 2003-10-21 2003-10-21 半導体装置の製造方法及び半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JP2005129597A true JP2005129597A (ja) 2005-05-19
JP4112472B2 JP4112472B2 (ja) 2008-07-02

Family

ID=34641227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003361142A Expired - Fee Related JP4112472B2 (ja) 2003-10-21 2003-10-21 半導体装置の製造方法及び半導体装置の製造装置

Country Status (4)

Country Link
US (2) US7501214B2 (ja)
JP (1) JP4112472B2 (ja)
KR (1) KR100581644B1 (ja)
TW (1) TW200527515A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687245A (zh) * 2009-10-19 2012-09-19 瓦里安半导体设备公司 图案化植入用的步进遮罩方法
JP2012531729A (ja) * 2009-07-03 2012-12-10 アプライド マテリアルズ インコーポレイテッド 基板処理システム
JP2012531520A (ja) * 2009-06-23 2012-12-10 インテバック・インコーポレイテッド プラズマグリッド注入装置及びイオン注入方法
US9318332B2 (en) 2012-12-19 2016-04-19 Intevac, Inc. Grid for plasma ion implant
US9324598B2 (en) 2011-11-08 2016-04-26 Intevac, Inc. Substrate processing system and method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8202789B2 (en) 2008-09-10 2012-06-19 Varian Semiconductor Equipment Associates, Inc. Implanting a solar cell substrate using a mask
US8354653B2 (en) * 2008-09-10 2013-01-15 Varian Semiconductor Equipment Associates, Inc. Techniques for manufacturing solar cells
US9076914B2 (en) * 2009-04-08 2015-07-07 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate
US8900982B2 (en) 2009-04-08 2014-12-02 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate
US9006688B2 (en) * 2009-04-08 2015-04-14 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate using a mask

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106822A (ja) 1981-12-18 1983-06-25 Hitachi Ltd 不純物導入方法
DE3623891A1 (de) 1986-07-15 1988-01-28 Siemens Ag Anordnung zur genauen gegenseitigen ausrichtung einer maske und einer halbleiterscheibe in einem lithographiegeraet und verfahren zu ihrem betrieb
JP2713513B2 (ja) 1991-08-29 1998-02-16 シャープ株式会社 液晶表示装置
JPH07312193A (ja) 1994-05-17 1995-11-28 Nissin Electric Co Ltd イオン注入装置用の可変絞り装置
JPH0822965A (ja) 1994-07-05 1996-01-23 Kawasaki Steel Corp フォトレジストマスクおよび半導体装置の不純物領域形成方法
JP3324403B2 (ja) 1996-08-01 2002-09-17 ウシオ電機株式会社 マスクとワークの位置合わせ方法および装置
JP4363694B2 (ja) 1998-04-17 2009-11-11 株式会社東芝 イオン注入装置および半導体装置の製造方法
JP2000012455A (ja) 1998-06-25 2000-01-14 Nikon Corp 荷電粒子線転写露光装置及び荷電粒子線転写露光装置におけるマスクと感応基板の位置合わせ方法
AU6015200A (en) 1999-07-19 2001-02-05 Nikon Corporation Exposure method and device therefor
JP2001077005A (ja) * 1999-09-06 2001-03-23 Nikon Corp 荷電粒子線露光装置及びそれを使用した半導体デバイスの製造方法
JP2002203806A (ja) 2000-10-31 2002-07-19 Toshiba Corp 半導体装置の製造方法、ステンシルマスク及びその製造方法
US6875544B1 (en) * 2002-10-03 2005-04-05 Sandia Corporation Method for the fabrication of three-dimensional microstructures by deep X-ray lithography
KR100485387B1 (ko) * 2002-11-26 2005-04-27 삼성전자주식회사 이온 주입 장치의 모니터링 방법 및 이를 수행하기 위한섀도우 지그를 갖는 이온 주입 장치
JP4149249B2 (ja) 2002-12-09 2008-09-10 株式会社アルバック イオン注入方法、イオン注入装置及びイオン注入装置用ビーム輸送管

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012531520A (ja) * 2009-06-23 2012-12-10 インテバック・インコーポレイテッド プラズマグリッド注入装置及びイオン注入方法
US8997688B2 (en) 2009-06-23 2015-04-07 Intevac, Inc. Ion implant system having grid assembly
US9303314B2 (en) 2009-06-23 2016-04-05 Intevac, Inc. Ion implant system having grid assembly
US9741894B2 (en) 2009-06-23 2017-08-22 Intevac, Inc. Ion implant system having grid assembly
JP2012531729A (ja) * 2009-07-03 2012-12-10 アプライド マテリアルズ インコーポレイテッド 基板処理システム
CN102687245A (zh) * 2009-10-19 2012-09-19 瓦里安半导体设备公司 图案化植入用的步进遮罩方法
US9324598B2 (en) 2011-11-08 2016-04-26 Intevac, Inc. Substrate processing system and method
US9875922B2 (en) 2011-11-08 2018-01-23 Intevac, Inc. Substrate processing system and method
US9318332B2 (en) 2012-12-19 2016-04-19 Intevac, Inc. Grid for plasma ion implant
US9583661B2 (en) 2012-12-19 2017-02-28 Intevac, Inc. Grid for plasma ion implant

Also Published As

Publication number Publication date
US7977653B2 (en) 2011-07-12
KR100581644B1 (ko) 2006-05-23
TW200527515A (en) 2005-08-16
US20050170268A1 (en) 2005-08-04
KR20050038562A (ko) 2005-04-27
JP4112472B2 (ja) 2008-07-02
US20090158236A1 (en) 2009-06-18
TWI319895B (ja) 2010-01-21
US7501214B2 (en) 2009-03-10

Similar Documents

Publication Publication Date Title
US7977653B2 (en) Semiconductor device fabrication method and fabrication apparatus using a stencil mask
KR102258509B1 (ko) 양방향 더블 패스 멀티빔 기록
US7847272B2 (en) Electron beam exposure mask, electron beam exposure method, and electron beam exposure system
US20160336147A1 (en) Multi-Beam Writing Using Inclined Exposure Stripes
JP4612838B2 (ja) 荷電粒子線露光装置およびその露光方法
JP2019530222A (ja) 方向性イオンを使用したパターンフィーチャの形成技法
US6528806B1 (en) Charged-particle-beam microlithography apparatus, reticles, and methods for reducing proximity effects, and device-manufacturing methods comprising same
US20020115309A1 (en) Methods for dividing a pattern in a segmented reticle for charged-particle-beam microlithography and reticles produced by such methods
JP2006019434A (ja) 荷電粒子線露光方法、荷電粒子線露光装置及びデバイス製造方法
TW201546573A (zh) 微影設備及物品製造方法
JP2005223055A (ja) マスク、露光方法および半導体装置の製造方法
JP6350204B2 (ja) 描画データ検証方法、プログラム、及びマルチ荷電粒子ビーム描画装置
US6255663B1 (en) Charged particle beam exposure apparatus and semiconductor device manufacturing method
JP2000323376A (ja) 電子ビーム転写露光方法及びこの方法を用いたデバイス製造方法
JP3492073B2 (ja) 荷電粒子ビーム露光方法及びその装置
JP2004134637A (ja) マスクパターン分割方法およびレジストパターン形成方法
JP2004111713A (ja) 露光用マスク、露光方法、半導体装置の製造方法および露光用マスクの製造方法
JP2010272629A (ja) 重ね合わせ測定マーク及びパターン形成方法
JP3384363B2 (ja) 転写露光装置
JP2004214499A (ja) マスク、露光方法および半導体装置
JPH11224840A (ja) 荷電粒子線露光装置および露光方法
JPH04297016A (ja) Ｘ線マスク作成方法
TW202242540A (zh) 半導體製程的圖案檢測方法及圖案檢測系統
JP2008098191A (ja) 電子線光学系の調整方法及び電子線装置
JP2006032820A (ja) 荷電粒子ビーム露光方法及び荷電粒子ビーム露光装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees