KR20050038562A

KR20050038562A - 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치

Info

Publication number: KR20050038562A
Application number: KR1020040083902A
Authority: KR
Inventors: 시바따다께시
Original assignee: 가부시끼가이샤 도시바
Priority date: 2003-10-21
Filing date: 2004-10-20
Publication date: 2005-04-27
Also published as: US7977653B2; US7501214B2; TWI319895B; KR100581644B1; US20050170268A1; JP2005129597A; JP4112472B2; US20090158236A1; TW200527515A

Abstract

피처리 기판과 스텐실 마스크에 발생한 회로 패턴의 치수차를 보정 가능한 반도체 장치의 제조 방법을 제공한다. 피처리 기판은, 반도체 장치의 정합 위치가 정해진 복수의 설계 회로 패턴 중 1개와 설계상은 합동인 기판 상 회로 패턴과 기판 상 제1, 제2 마크를 갖는다. 마스크는, 다른 설계 회로 패턴과 설계상은 합동인 마스크 회로 패턴과, 마스크 회로 패턴과 기판 상 회로 패턴을 정합 위치에서 중첩한 경우에 기판 상 제1 마크와 설계상 중첩되는 마스크 상 제1 마크와, 기판 상 제2 마크와 설계상 중첩되는 마스크 상 제2 마크를 갖는다. 상호 평행한 입자의 입사 방향으로부터 예측하여, 마스크 상 제1 마크와 기판 상 제1 마크가 중첩되고, 마스크 상 제2 마크와 기판 상 제2 마크가 중첩되도록, 피처리 기판과 마스크를 기울인다.

Description

반도체 장치의 제조 방법 및 반도체 장치의 제조 장치{MANUFACTURING METHOD OF SEMICONDUCTOR AND MANUFACTURING APPARATUS OF SEMICONDUCTOR}

본 발명은, 스텐실 마스크를 이용하여 입자를 위치 선택적으로 피처리 기판에 작용시키는 반도체 장치의 제조 방법에 관한 것이다.

스텐실 마스크를 이용하는 반도체 장치의 제조 방법에서는, 우선, 그 반도체 장치의 회로 패턴의 일부 혹은 회로 패턴 전체를 관통 구멍에 의해 스텐실 마스크상에 형성한다. 다음으로, 입자를, 마스크 상에 형성된 회로 패턴의 관통 구멍을 통해 피처리 기판에 조사하여, 위치 선택적으로 피처리 기판에 작용시킴으로써, 피처리 기판 상에 회로 패턴을 형성한다.

이러한 스텐실 마스크를 이용한 반도체 장치의 제조 방법 중에는, 마스크 상에 형성된 회로 패턴이 피처리 기판 상에 형성하는 회로 패턴과 등배의 크기를 갖는 것이 있다. 예를 들면, 스텐실 마스크 이온 주입, 저에너지 전자선 등배 노광, X선 노광 등이 해당한다(예를 들면, 특허 문헌1 참조).

이들의, 스텐실 마스크 상에 형성된 회로 패턴과 피처리 기판 상에 형성되는 회로 패턴이 동일한 치수를 갖는 제조 방법(이하, 등배 처리라고 함)에서는, 스텐실 마스크의 제조 시에 설계 회로 패턴의 설계 치수에 대하여 스텐실 마스크 상에 형성된 회로 패턴의 회로 치수에 차가 생기면, 이 스텐실 마스크를 사용하여 피처리 기판을 처리하면 항상 정합 어긋남이 발생하게 된다.

또한, 반도체 장치의 제조에서는, 등배 처리와, 포토리소그래피법과 같은 축소 노광을 행하기 위해 회로 패턴을 확대한 포토마스크를 이용하는 처리(이하, 축소 처리라고 함)를 병용하는 경우가 있다. 축소 처리에서는, 회로 패턴의 포토마스크로부터 피처리 기판에의 축소율의 변동이 존재한다. 피처리 기판 상의 회로 패턴은, 설계 회로 패턴에 대하여 확대·축소된다. 이 피처리 기판에 대하여 등배 처리를 실시하면, 피처리 기판에 덧씌우기되는 회로 패턴은 설계 회로 패턴에 대하여 등배이기 때문에, 피처리 기판의 기초에 형성된 회로 패턴과 새롭게 형성된 회로 패턴 사이에 정합 어긋남이 발생하게 된다.

이들 정합 어긋남을 회로 설계 시에 설계 회로 패턴의 패턴 치수에 가미함으로써, 반도체 장치의 동작은 보증할 수 있지만 반도체 장치가 커지게 된다.

[특허 문헌1]

일본 특개2002-203806호 공보(도 36)

본 발명은, 상기 사정을 감안하여 이루어진 것으로, 그 목적으로 하는 것은, 피처리 기판과 스텐실 마스크에 발생한 회로 패턴의 치수차를 보정 가능한 반도체 장치의 제조 방법을 제공하는 것에 있다.

또한, 본 발명의 목적은, 피처리 기판과 스텐실 마스크에 발생한 회로 패턴의 치수차를 보정 가능한 반도체 장치의 제조 장치를 제공하는 것에 있다.

상기 문제점을 해결하기 위한 본 발명의 제1 특징은, 반도체 장치의 설계상의 정합의 위치 관계가 정해진 복수의 설계 회로 패턴 중 1개와 설계상은 합동인 기판 상 회로 패턴을 갖는 피처리 기판을 제작하는 것과, 다른 설계 회로 패턴과 설계상은 합동인 마스크 회로 패턴의 전부 또는 일부를 갖는 마스크를 제작하는 것과, 마스크를 개재하여 피처리 기판에 입자를 선택 조사하는 것과, 입자의 입사 방향을 상호 평행하게 하는 것과, 입사 방향으로부터 예측하여, 마스크 상의 회로 패턴의 전부가 기판 상의 회로 패턴과 설계상에서 정해진 범위 내에서 중첩되도록, 피처리 기판의 수직 방향과 입사 방향이 이루는 기판 각도와, 마스크의 수직 방향과 입사 방향이 이루는 마스크 각도 중 적어도 1개를 변경하는 것을 갖는 반도체 장치의 제조 방법에 있다.

본 발명의 제2 특징은, 반도체 장치의 설계상의 정합의 위치 관계가 정해진 복수의 설계 회로 패턴 중 1개와 설계상은 합동인 기판 상 회로 패턴을 갖는 피처리 기판을 가공하는 반도체 장치의 제조 장치로서, 다른 설계 회로 패턴과 설계상은 합동인 마스크 회로 패턴의 전부 또는 일부를 갖는 마스크와, 입자의 입사 방향을 상호 평행하게 하고, 마스크를 개재하여 피처리 기판에 입자를 선택 조사하는 조사부와, 입사 방향으로부터 예측하여, 마스크 상의 회로 패턴의 전부가 기판 상의 회로 패턴과 설계상에서 정해진 범위 내에서 중첩되도록, 피처리 기판의 수직 방향과 입사 방향이 이루는 기판 각도와, 마스크의 수직 방향과 입사 방향이 이루는 마스크 각도 중 적어도 1개를 변경하는 각도 조정부를 갖는 반도체 장치의 제조 장치에 있다.

<실시예>

다음으로, 도면을 참조하여, 본 발명의 실시 형태에 대하여 설명한다. 이하의 도면의 기재에 있어서, 동일 또는 유사한 부분에는 동일 또는 유사 부호를 붙이고 있다. 또한, 도면은 모식적인 것으로, 두께와 평면 치수와의 관계, 각 층의 두께의 비율 등은 현실의 것과는 다른 것에 유의해야 한다.

(반도체 장치의 제조 장치)

본 발명의 실시 형태의 반도체 장치의 제조 장치의 일례를 도 1에 도시한다. 스텐실 이온 주입에 본 발명을 적용한 제조 장치는, 도 1에 도시한 바와 같이 조사부(1), 엔드 스테이션 챔버(2)와 각도 조정부(3)를 갖고 있다.

조사부(1)는, 입자원(11), 스캐너(13), 마그네트(14)를 갖고 있다. 여기서, 일반적인 이온 주입 장치에서의 입자원(11)은, 이온원, 가속관 등을 갖고 있지만 도 1에서는 생략하고, 단순히 입자원으로서 도시하고 있다.

엔드 스테이션 챔버(2)는, 마스크 스테이지(21), 마스크(22), 기판 스테이지(27)를 갖는다. 엔드 스테이션 챔버(2) 내의 기판 스테이지(27) 상에는, 피처리 기판(26)을 배치할 수 있다. 마스크(22)는, 관통 구멍(23, 25)으로 구성되는 마스크 회로 패턴(24)과, 관통 구멍으로 이루어지는 마스크 상 마크 A0, A1을 갖고 있다. 또한, 마스크 상 마크 A0, A1은, 마스크 회로 패턴(24)의 일부이어도 된다. 마스크 상 마크 A0, A1은 관통 구멍이 아니어도 되며, 마스크 상 마크 A0, A1의 형상, 색, 재질은, 마스크 상의 마크 A0, A1의 위치를 계측할 수 있으면 무엇이든 된다. 피처리 기판(26)에서는, 복수의 반도체 장치(8a 내지 8d)가 제조된다. 피처리 기판(26)은, 복수의 반도체 장치(8a 내지 8d)를 갖고 있다. 각각의 반도체 장치(8a 내지 8d)는, 기판 상 회로 패턴(9a 내지 9d)과 기판 상 마크 A10, A11를 갖고 있다. 또한, 기판 상 마크 A10, A11은, 기판 상 회로 패턴(9a 내지 9d)의 일부이어도 된다. 기판 상 마크 A10, A11의 형상, 색, 재질은, 기판 상의 기판 상 마크 A10, A11의 위치를 계측할 수 있으면 무엇이든 된다.

각도 조정부(3)는, 치수차 계측부(31), 각도 산출부(32), 대소 판별부(33), 피처리 기판 각도 조정부(35)와 마스크 스테이지 각도 조정부(34)를 갖고 있다.

(반도체 장치의 제조 방법)

본 발명의 실시 형태의 반도체 장치의 제조 방법에서는, 도 2에 도시한 바와 같이, 우선, 단계 S1에서, 반도체 장치(8a 내지 8d)의 설계상의 정합의 위치 관계가 정해진 복수의 설계 회로 패턴 중 1개와 설계상은 합동인 마스크 회로 패턴(24)과, 마스크 상 제1 마크 A0과, 마스크 상 제2 마크 A1을 갖는 마스크(22)를 제작한다.

마스크 회로 패턴(24)은, 관통 구멍(23, 25)을 갖고 있다. 마스크 상 제1 마크 A0과 마스크 상 제2 마크 A1도, 관통 구멍을 갖고 있다. 마스크 회로 패턴(24)과 마스크 회로 패턴(24)을 이용하는 제조 공정에서 처리되기 직전의 기판 상 회로 패턴(9a 내지 9d)을 이들 설계상의 정합의 위치 관계로 중첩한 경우에, 마스크 상 제1 마크 A0이 기판 상 제1 마크 A10과 설계상 중첩되고, 마스크 상 제2 마크 A1이 기판 상 제2 마크 A11과 설계상 중첩되도록, 마스크 상 제1 마크 A0과 마스크 상 제2 마크 A1은 마스크(22) 상에 배치된다.

또한, 단계 S11에서, 도 3에 도시한 바와 같이, 마스크 상 제1 마크 A0으로부터 마스크 상 제2 마크 A1로의 방향이 X 방향이고, 마스크 상 제1 마크 A2로부터 마스크 상 제2 마크 A3으로의 방향이 X 방향이다. 마스크 상 제1 마크 A0으로부터 마스크 상 제2 마크 A2로의 방향이 Y 방향이고, 마스크 상 제1 마크 A1로부터 마스크 상 제2 마크 A3으로의 방향이 Y 방향이다. X 방향과 Y 방향에서, 마스크(22) 상에 X-Y 좌표계를 설정한다. X-Y 좌표계의 원점은, 편의적으로 마스크 상 제1 마크 A0의 중심 P0(0, 0)으로 설정할 수 있다. 또한, 마스크 상 마크 A1의 중심 P1(X1, Y1), A2의 중심 P2(X2, Y2)와 A3의 중심 P3(X3, Y3)을 설정한다.

다음으로, 단계 S2에서, 피처리 기판을 제작한다. 피처리 기판은, 마스크 회로 패턴(24)과는 합동이 아니며, 반도체 장치(8a 내지 8d)의 설계상의 정합의 위치 관계가 정해진 복수의 설계 회로 패턴 중 1개와 설계상은 합동인 기판 상 회로 패턴(9a 내지 9d)과, 기판 상 제1 마크 A10과, 기판 상 제2 마크 A11을 갖는다.

또한, 단계 S12에서, 도 4에 도시한 바와 같이, 기판 상 제1 마크 A10으로부터 기판 상 제2 마크 A11로의 방향이 X 방향이고, 기판 상 제1 마크 A12로부터 기판 상 제2 마크 A13으로의 방향이 X 방향이다. 기판 상 제1 마크 A10으로부터 기판 상 제2 마크 A12로의 방향이 Y 방향이고, 기판 상 제1 마크 A11로부터 기판 상 제2 마크 A13으로의 방향이 Y 방향이다. X 방향과 Y 방향에서, 피처리 기판(26) 상에 X-Y 좌표계를 설정한다. 피처리 기판(26) 상에는, 행1 내지 행4의 각 행과 열1 내지 열4의 각 열에 반도체 장치(8a 내지 8d)가 형성되어 있다. 이 X-Y 좌표계는 반도체 장치(8a 내지 8d)마다 설정된다. X-Y 좌표계의 원점은, 편의적으로 기판 상 제1 마크 A10의 중심 P10(0, 0)으로 설정할 수 있다. 또한, 기판 상 마크 A11의 중심 P11(X11, Y11), A12의 중심 P12(X12, Y12)와 A13의 중심 P13(X13, Y13)을 설정한다.

단계 S3에서, 각도 조정부(3)에서, 피처리 기판(26)에 작용시키는 입자의 입사 방향(16)이 상호 평행인 입사 방향(16)과 평행한 직선(6)으로부터 예측하여, 도 5에 도시한 바와 같이 마스크 상 제1 마크 A0과 기판 상 제1 마크 A10이 중첩되며, 도 1의 입사 방향(16)과 평행한 직선(7)으로부터 예측하여 마스크 상 제2 마크 A1과 기판 상 제2 마크 A11이 중첩되도록, 피처리 기판(26)의 수직 방향과 입사 방향(16)이 이루는 기판 각도와, 마스크(24)의 수직 방향과 입사 방향(16)이 이루는 마스크 각도 중 적어도 1개를 변경한다. 마찬가지로, 마스크 상 마크 A2와 기판 상 마크 A12를 중첩하고, 마스크 상 마크 A3과 기판 상 마크 A13을 중첩한다.

보다 상세하게는, 도 6에 도시한 바와 같이, 입자의 입사 방향(16)으로부터 예측하여, 마스크 상 제1 마크 A0의 중심 P0과 기판 상 제1 마크 A10의 중심 P10을 중첩하고, 마스크 상 제2 마크 A1의 중심 P1과 기판 상 제2 마크 A11의 중심 P11을 중첩하며, 마스크 상 마크 A2의 중심 P2와 기판 상 마크 A12의 중심 P12를 중첩하고, 마스크 상 마크 A3의 중심 P3과 기판 상 마크 A13의 중심 P13을 중첩한다.

마스크 상 제1 마크 A0의 중심 P0과 마스크 상 제2 마크 A1의 중심 P1 사이의 마스크 상 거리 lmx와, 기판 상 제1 마크 A10의 중심 P10과 기판 상 제2 마크 A11의 중심 P11 사이의 기판 상 거리 lsx와의 치수차 dx(=lmx-lsx)가 없이 동일하면, 중심 P0과 P10은 중첩되고, 중심 P1과 P11도 중첩된다. 따라서, 도 2의 단계 S13에서, 도 1의 치수차 계측부(31)에서, 이 치수차 dx를 계측한다. 이 치수차 dx는, 마스크 상 제1 마크 A2의 중심 P2와 마스크 상 제2 마크 A3의 중심 P3 사이의 마스크 상 거리 lmx와, 기판 상 제1 마크 A12의 중심 P12와 기판 상 제2 마크 A13의 중심 P13 사이의 기판 상 거리 lsx와의 치수차 dx이어도 된다. 또한, 치수차 dx를 직접 측정하지 않아도 된다. 즉, 마스크 상 거리 lmx와 기판 상 거리 lsx를 직접 측정해도 된다. 그리고, 마스크 상 거리 lmx와 기판 상 거리 lsx의 측정값의 차로서 치수차 dx를 산출해도 된다.

마찬가지로, 마스크 상 제1 마크 A0의 중심 P0과 마스크 상 제2 마크 A2의 중심 P2 사이의 마스크 상 거리 lmy와, 기판 상 제1 마크 A10의 중심 P10과 기판 상 제2 마크 A12의 중심 P12 사이의 기판 상 거리 lsy와의 치수차 dy(=lmy-lsy)를 계측한다. 이 치수차 dy는, 마스크 상 제1 마크 A1의 중심 P1과 마스크 상 제2 마크 A3의 중심 P3 사이의 마스크 상 거리 lmy와, 기판 상 제1 마크 A11의 중심 P11과 기판 상 제2 마크 A13의 중심 P13 사이의 기판 상 거리 lsy와의 치수차 dy이어도 된다.

단계 S15에서, 대소 판별부(33)에서, 마스크 상 거리 lmx와 기판 상 거리 lsx 중 어느 쪽이 큰지를 판단한다. 마찬가지로, 마스크 상 거리 lmy와 기판 상 거리 lsy 중 어느 쪽이 큰지를 판단한다.

단계 S14에서, 각도 산출부(32)에서, 치수차 dx, dy에 기초하여, 기판 각도와 마스크 각도 중 적어도 1개를 산출한다. 마스크 상 거리 lmx가 기판 상 거리 lsx보다 큰(치수차 dx>0) 경우에는 마스크 각도 θmx를 산출한다. 마스크 상 거리 lmx가 기판 상 거리 lsx보다 작은(치수차 dx<0) 경우에는 기판 각도 θsx를 산출한다. 마찬가지로, 마스크 상 거리 lmy가 기판 상 거리 lsy보다 큰(치수차 dy>0) 경우에는 마스크 각도 θmy를 산출한다. 마스크 상 거리 lmy가 기판 상 거리 lsy보다 작은(치수차 dy<0) 경우에는 기판 각도 θsy를 산출한다.

단계 S16에서, 마스크 스테이지 각도 조정부(34)와 피처리 기판 각도 조정부(35)에서, 산출한 각도에 마스크 각도 θmx, θmy와 기판 각도 θsx, θsy를 설정한다.

마지막으로, 단계 S4에서, 조사부(1)와 엔드 스테이션 챔버(2)에서, 도 7에 도시한 바와 같이, 상호 평행한 입자선(36)의 입사 방향(37)으로부터 마스크(22)를 개재하여 피처리 기판(26)에 입자를 선택 조사한다. 선택 조사에 의해, 마스크 회로 패턴(24)과 합동인 회로 패턴(38)을 피조사 기판(26) 상에 형성할 수 있다. 이 새롭게 형성된 피처리 기판(26) 상에 형성된 회로 패턴(38)은, 기판 상 회로 패턴(9a)에 대하여, 반도체 장치(8a)의 설계상의 정합의 위치 관계를 유지하도록 배치된다. 또한, 입자선(36)의 입자로서는, 예를 들면, 하전 입자인 전자나 이온, 비하전 입자인 광자, X선, 원자나 클러스터 등이면 된다.

반도체 장치(8a)의 설계에서는, 복수의 설계 회로 패턴이 형성되며, 이들 복수의 설계 회로 패턴의 상호의 정합의 위치 관계가 정해진다. 설계 회로 패턴에 의해, 피처리 기판(26)을 가공하는 제조 흐름을 작성한다. 각 설계 회로 패턴에 대응하여, 제조 흐름을 구성하는 제조 공정을 결정한다. 각각의 제조 공정에 따라, 그 제조 공정에서 사용하는 설계 회로 패턴을, 이 설계 회로 패턴의 치수와 치수가 동일한 등배로 합동인 마스크 회로 패턴으로 변환한, 소위 스텐실 마스크로 결정해도 된다. 혹은, 제조 공정에 따라서는, 설계된 설계 회로 패턴의 치수와 치수가 서로 다른 특히 확대한 상사의 마스크 회로 패턴으로 변환한 소위 포토마스크로 결정해도 된다.

도 7에 도시한 바와 같이, 기판 상 회로 패턴(9a)은, 소자 분리 영역의 패턴이다. 관통 구멍(23, 25)으로 구성되는 마스크 회로 패턴(24)과, 새롭게 형성된 기판 상 회로 패턴(38)은, 이온 주입 영역의 패턴이다. 소자 분리 영역의 패턴(9a)과 이온 주입 영역의 패턴(38)의 정합의 위치 관계는, 쌍을 이루는 소자 분리 영역의 패턴(9a)의 양방에 이온 주입 영역의 패턴(38)이 접하는 관계이고, 쌍을 이루는 소자 분리 영역의 패턴(9a)의 한쪽으로부터 다른쪽에까지 걸쳐 이온 주입 영역의 패턴(38)이 배치되는 관계이다.

기판 상 회로 패턴(9a)은, 포토마스크를 이용하여 형성되었다. 기판 상 회로 패턴(38)은, 스텐실 마스크를 이용하여 형성되었다. 포토마스크를 이용하여 형성된 기판 상 회로 패턴(9a)은, 축소율이 변동되는 경우가 있기 때문에, 패턴의 좌표에 비례한 양으로 정합 어긋남이 발생하는 경우가 존재한다. 이 경우, 기판 상 회로 패턴(9a)과 기판 상 회로 패턴(38)은, 정합의 위치 관계에 정합 어긋남이 발생한다.

스텐실 마스크(22)를 이용하여 피처리 기판(26)의 이온 주입 영역의 패턴(38)에 이온을 주입한다. 스텐실 마스크 이온 주입에서는, 스텐실 마스크(22)에 형성된 관통 구멍(23, 25)을 통해, 피처리 기판(26) 상의 이온 주입 영역의 패턴(38)에 이온이 주입된다. 즉, 스텐실 마스크(22) 상의 마스크 회로 패턴(24)과 피처리 기판(26) 상의 기판 상 회로 패턴(9a)은, 일대일로 대응하도록 설계되어 있다. 또한, 도면에서는 마스크 회로 패턴(24)과 기판 상 회로 패턴(9a)의 양단부를 도시하고, 중앙부는 생략하였다. 이것은, 패턴의 좌표에 비례한 양으로 정합 어긋남이 발생하는 경우에는, 양단부에서 정합 어긋남의 양이 가장 커지기 때문이다.

기판 상 회로 패턴(9a)에 대하여, 기판 상 회로 패턴(38)은, 항상, 정합의 위치 관계를 유지하는 것이 요구된다. 즉, 기판 상 회로 패턴(9a)의 1변의 크기가 수㎜에서 수㎝로 커져도, 정합의 위치 관계를 유지하기 위해, 기판 상 회로 패턴(9a)과 기판 상 회로 패턴(38)의 최소의 패턴 치수, 예를 들면, 수㎚ 내지 수십㎚의 범위 내로 정합 어긋남을 억제해야만 한다. 도 7은 정합 어긋남이 없었던 경우를 도시하고 있다.

(실시예1)

그러나, 스텐실 마스크(22) 상의 마스크 회로 패턴(24)과, 피처리 기판(26)에 형성하는 기판 상 회로 패턴(9a 내지 9d)을 설계대로 일대일 대응하여 정합 어긋남이 발생하지 않도록 형성하는 것은, 제조 변동이 있는 현재 상태에서는 곤란하다. 실제로는 정합 어긋남이 발생하여, 치수차 dx, dy가 발생하게 된다. 실시예1에서는, 도 8의 (a)에 도시한 바와 같이, 치수차 dx>0에서 마스크(43)를 기울이는 경우에 대해 설명한다.

도 8의 (a)에서는, 도 5와 도 6과 마찬가지로 마스크(22)와 피처리 기판(26)을 중첩하여 입자의 입사 방향(16)으로부터 예측하고 있다. 우선, 치수차 dx, dy를 계측하기 쉽게 하기 위해, 마스크 상 제1 마크 A0의 중심 P0과 기판 상 제1 마크 A10의 중심 P10을 중첩한다. 마스크 상 제2 마크 A1의 중심 P1과 기판 상 제2 마크 A11의 중심 P11은 중첩되지 않고, 중심 P1과 P11은 치수차 dx만큼 떨어진다. 중심 P0과 P1의 마스크 상 거리 lmx는, 중심 P10과 P11의 기판 상 거리 lsx보다, 치수차 dx만큼 크다. 이 때, 마스크 상 마크 A2의 중심 P2와 기판 상 마크 A12의 중심 P12는 중첩되며, 마스크 상 마크 A3의 중심 P3과 기판 상 마크 A13의 중심 P13은 중첩되지 않고, 중심 P3과 P13은 치수차 dx만큼 떨어진다. 이 때문에, 마스크(22)는, 피처리 기판(26)에 대하여, 기판 상 거리 lsx당 치수차 dx만큼의 증가분의 비율로 X 방향으로 확대된 것으로 생각된다. 혹은, 피처리 기판(26)은, 마스크(22)에 대하여, 마스크 상 거리 lmx당 치수차 dx만큼의 감소분의 비율로 X 방향으로 축소된 것으로로 생각된다.

도 9에 도시한 바와 같이, 치수차 dx가 발생하면, 원하는 영역 이외의 곳에, 이온 주입의 처리가 행해지게 된다. 마스크(22) 상에 형성된 마스크 회로 패턴(24)에 비해, 피처리 기판(26)에 형성된 기판 상 회로 패턴(8a)이 작기 때문이다.

따라서, 실시예1에서는, 도 8의 (b)에 도시한 바와 같이, 각도 조정부(3)에서, 입사 입자의 입사 방향과 평행한 직선(41)을 수선으로 하는 평면, 구체적으로는, 피처리 기판(26)의 표면에 대하여, 마스크(22)로부터 마스크(43)로 기울인다. 치수차 계측부(31)에서 계측한 치수차 dx에 따라 마스크(22)를 기울인다. 기판 상 거리 lsx와 마스크 상 거리 lmx의 일단을 원호의 중심(40)에서 일치시킨다. 기판 상 거리 lsx와 마스크 상 거리 lmx의 타단에서는, 대소 판별부(33)에서 판별된 대소 관계에 기초하여, 치수차 dx가 발생한다. 다음으로, 각도 산출부(32)에서 마스크 각도 θmx를 산출한다. 원호의 중심(40)을 중심으로 하여 마스크 상 거리 lmx를 반경으로 하여 원호(39)를 그린다. 기판 상 거리 lsx의 타단을 통과하여 입자의 입사 방향과 평행한 직선(41)을 그린다. 원호(39)와 직선(41)은, 교점(42)에서 교차한다. 교점(42)과 원호의 중심(40)을 통과하는 평면과, 직선(41)을 수선으로 하는 평면, 구체적으로는, 피처리 기판(26)의 표면과의 이루는 각이 마스크 각도 θmx로 된다. 이 산출된 마스크 각도 θmx에 기초하여, 도 10에 도시한 바와 같이, 마스크 스테이지 각도 조정부(34)에서, 마스크 스테이지(21)의 각도를 마스크 각도 θmx만큼 기울임으로써, 마스크(22)를 마스크 각도 θmx만큼 기울인다. 또한, 피처리 기판 각도 조정부(35)도 필요에 따라, 마스크 스테이지 각도 조정부(34)와 마찬가지로 기능하여, 기판 각도 θsx만큼 기울이는 것이 가능하지만, 실시예1에서는 기울일 필요는 없다. 즉, 기판 각도 θsx를 구체적으로 표시하기 위해 도 10에 도시한 바와 같이 피처리 기판(26)을 각도 θsx만큼 기울였지만, 실시예1에서는 마스크(22)만을 마스크 각도 θmx 기울이면 되고, 통상은, 마스크(22)와 피처리 기판(26)의 양방을 기울이는 경우는 없다.

또한, 도 8의 (b)에서, 기판 상 거리 lsx와 마스크 상 거리 lmx를 1㎝로 하면, 치수차 dx는 기껏해야 100㎚로 가정할 수 있다. 마스크 각도 θmx에 대하여, 수학식 1과 수학식 2의 관계가 얻어진다. 수학식 2에 수학식 1을 대입하면 수학식 3이 얻어진다. 마스크 상 거리 lmx는 치수차 dx의 10만배이며, 수학식 3의 우변의 제2항은, 제1항에 비해 충분히 작기 때문에, 수학식 3은 수학식 4와 같이 근사할 수 있다. 그리고, 마스크(43)를 기울임으로써 발생하는 마스크(43)와 피처리 기판(26)의 최단의 간격과 최장의 간격의 차 h는 수학식 5의 관계를 갖는다.

구체적으로, 수학식 5에 마스크 상 거리 lmx에 1㎝와, 치수차 dx에 100㎚를 대입하면, 차 h는 최대로도 40∼50㎛ 정도인 것을 알 수 있다. 또한, 마스크 각도 θmx도, 기껏해야 수분의 1° 정도의 크기로, 1° 이하인 것을 알 수 있다.

도 11에 도시한 바와 같이, 마스크(22)를 마스크 각도 θmx만큼 기울임으로써, 원하는 영역에 이온을 주입할 수 있다. 피처리 기판(26)의 회로 치수인 기판 상 거리 lmx에 대한 마스크(22)의 회로 치수인 마스크 상 거리에 치수차 dx가 발생하고 있을 때에, 이 치수차 dx를 보정할 수 있다. 따라서, 설계 회로 패턴의 설계 치수에 대한, 제조한 마스크(22)의 회로 치수를 보정할 수 있다. 또한, 패턴의 형성 방법이나 장치간 차에 의한 피처리 기판(26) 상에 형성된 기판 상 회로 패턴(9a 내지 9d)의 회로 치수의 확대·축소를 보정할 수 있다.

도 12에 도시한 바와 같이, 마스크(22)를 기울임으로써, 입자선(36)의 방향으로부터 예측한 마스크 회로 패턴의 관통 구멍(25)의 폭은, 폭 W0으로부터 폭 W1로 좁아진다. 또한, 마스크(22)는 두께 T의 두께를 갖기 때문에, 입자선(36)의 방향으로부터 예측한 마스크 회로 패턴의 관통 구멍(25)의 폭은, 폭 W2만큼 좁아져, 폭 W3으로 된다.

여기서, 일례로서, 마스크(22)의 두께 T를 2㎛으로 하고, 기판 상 거리 lsx와 마스크 상 거리 lmx를 1㎝로 하며, 치수차 dx는 기껏해야 100㎚로 한다. 폭 W2는, T*sinθmx로, 기껏해야 8∼10㎚이다. 이 크기는 정합 어긋남의 허용 범위 내이다. 또한, 입자선(36)의 방향으로부터 예측한 마스크 회로 패턴의 관통 구멍(25)의 폭이 폭 W2만큼 좁아지는 것을 방지하기 위해, 도 13에 도시한 바와 같이, X 방향과 법선의 방향이 평행하고 방향도 일치하는 관통 구멍(25)의 측면(49)을, 입자선(36)에 대하여 소위 순테이퍼로 한다. 그 테이퍼각은 취할 수 있는 마스크 각도 θmx의 최대값으로 설정한다. 마찬가지로, 도 14에 도시한 바와 같이, X 방향과 법선의 방향이 평행하고 방향이 반대인 관통 구멍(25)의 측면(49)을, 입자선(36)에 대하여 소위 역테이퍼로 한다. 이것에 의해서도, 입자선(36)의 방향으로부터 예측한 마스크 회로 패턴의 관통 구멍(25)의 폭이 폭 W2만큼 좁아지는 것을 방지할 수 있다. 또한, 도 15에 도시한 바와 같이, X 방향과 법선의 방향이 평행인 관통 구멍(25)의 측면(49), 혹은, 관통 구멍(25)의 모든 측면(49)을, 입자선(36)에 대하여 순테이퍼로 해도 된다. 마찬가지로, 도 16에 도시한 바와 같이, X 방향과 법선의 방향이 평행인 관통 구멍(25)의 측면(49), 혹은, 관통 구멍(25)의 모든 측면(49)을, 입자선(36)에 대하여 역테이퍼로 해도 된다.

(실시예2)

실시예2에서는, 도 17의 (a)에 도시한 바와 같이, 치수차 dx<0에서 피처리 기판(26)을 기울이는 경우에 대해 설명한다. 실시예2에서는, 실시예1과 반대로, 마스크(22) 상의 마스크 상 거리 lmx에 비해, 피처리 기판(26) 상의 기판 상 거리 lsx가 크다.

도 17의 (a)에서는, 도 5와 도 6과 마찬가지로 마스크(22)와 피처리 기판(26)을 중첩하여 입자의 입사 방향(16)으로부터 예측하고 있다. 우선, 마스크 상 제1 마크 A0의 중심 P0과 기판 상 제1 마크 A10의 중심 P10을 중첩한다. 마스크 상 제2 마크 A1의 중심 P1과 기판 상 제2 마크 A11의 중심 P11은 중첩되지 않고, 중심 P1과 P11은 치수차 dx만큼 떨어졌다. 중심 P0과 P1의 마스크 상 거리 lmx는, 중심 P10과 P11의 기판 상 거리 lsx보다, 치수차 dx만큼 작다. 이 때, 마스크 상 마크 A2의 중심 P2와 기판 상 마크 A12의 중심 P12는 중첩되며, 마스크 상 마크 A3의 중심 P3과 기판 상 마크 A13의 중심 P13은 중첩되지 않고, 중심 P3과 P13은 치수차 dx만큼 떨어졌다. 이 때문에, 마스크(22)는, 피처리 기판(26)에 대하여, 기판 상 거리 lsx당 치수차 dx만큼의 감소분의 비율로 X 방향으로 축소된 것으로 생각된다. 혹은, 피처리 기판(26)은, 마스크(22)에 대하여, 마스크 상 거리 lmx당 치수차 dx만큼의 증가분의 비율로 X 방향으로 확대된 것으로도 생각된다.

따라서, 실시예2에서는, 도 17의 (b)에 도시한 바와 같이, 입자의 입사 방향과 평행한 직선(41)을 수선으로 하는 평면, 구체적으로는, 마스크(22)의 표면에 대하여, 피처리 기판(26)으로부터 피처리 기판(47)으로 기울인다. 치수차 dx에 따라 피처리 기판(26)을 기울인다. 기판 상 거리 lsx와 마스크 상 거리 lmx의 일단을 원호의 중심(40)에서 일치시킨다. 기판 상 거리 lsx와 마스크 상 거리 lmx의 타단에서는, 치수차 dx가 발생한다. 다음으로, 기판 각도 θsx를 산출한다. 원호의 중심(40)을 중심으로 하여 기판 상 거리 lsx를 반경으로 하여 원호(39)를 그린다. 마스크 상 거리 lmx의 타단을 통과하여 입자의 입사 방향과 평행한 직선(41)을 그린다. 원호(39)와 직선(41)은, 교점(42)에서 교차한다. 교점(42)과 원호의 중심(40)을 통과하는 평면과, 직선(41)을 수선으로 하는 평면, 구체적으로는, 마스크(22)의 표면과의 이루는 각이 기판 각도 θsx로 된다. 이 산출된 기판 각도 θsx에 기초하여, 도 10에 도시한 바와 같이, 피처리 기판 각도 조정부(35)에서, 기판 스테이지(27)의 각도를 기판 각도 θsx만큼 기울임으로써, 피처리 기판(26)을 기판 각도 θsx만큼 기울인다.

도 18에 도시한 바와 같이, 피처리 기판(26)을 기판 각도 θsx만큼 기울임으로써, 원하는 영역에 이온을 주입할 수 있다. 피처리 기판(26)의 회로 치수인 기판 상 거리 lmx에 대한 마스크(22)의 회로 치수인 마스크 상 거리에 치수차 dx가 발생하여 치수차 dx<0인 경우, 즉, 마스크(22)가 피처리 기판(26)보다 작은 경우라도, 이 치수차 dx를 보정할 수 있다. 또한, 마스크(22)와 피처리 기판(26)의 간격의 차 h, 기판 각도 θsx는, 실시예1의 간격의 차 h, 마스크 각도 θmx와 마찬가지로 계산할 수 있고, 계산값도 동일한 정도로 되기 때문에 설명은 생략한다.

(실시예3)

실시예3에서는, 도 19의 (a)에 도시한 바와 같이, 치수차 dy>0에서 마스크(22)를 기울이는 경우에 대하여 설명한다. 실시예3은, 실시예1과는 달리, 치수차 dy가 X 방향이 아니라, Y 방향에 생긴 경우이다.

도 19의 (a)에서는, 도 5와 도 6과 마찬가지로 마스크(22)와 피처리 기판(26)을 중첩하여 입자의 입사 방향(16)으로부터 예측하고 있다. 우선, 마스크 상 제1 마크 A0의 중심 P0과 기판 상 제1 마크 A10의 중심 P10을 중첩한다. 마스크 상 제2 마크 A2의 중심 P2와 기판 상 제2 마크 A12의 중심 P12는 중첩되지 않고, 중심 P2와 P12는 치수차 dy만큼 떨어졌다. 중심 P0과 P2의 마스크 상 거리 lmy는, 중심 P10과 P12의 기판 상 거리 lsy보다, 치수차 dy만큼 크다. 이 때, 마스크 상 마크 A1의 중심 P1과 기판 상 마크 A11의 중심 P11은 중첩되며, 마스크 상 마크 A3의 중심 P3과 기판 상 마크 A13의 중심 P13은 중첩되지 않고, 중심 P3과 P13은 치수차 dy만큼 떨어져 있다. 이 때문에, 마스크(22)는, 피처리 기판(26)에 대하여, 기판 상 거리 lsy당 치수차 dy만큼의 증가분의 비율로 Y 방향으로 확대된 것으로 생각된다. 혹은, 피처리 기판(26)은, 마스크(22)에 대하여, 마스크 상 거리 lmy당 치수차 dy만큼의 감소분의 비율로 Y 방향으로 축소된 것으로 생각된다.

따라서, 실시예3에서는, 도 19의 (b)에 도시한 바와 같이, 입자의 입사 방향과 평행한 직선(41)을 수선으로 하는 평면, 구체적으로는, 피처리 기판(26)의 표면에 대하여, 마스크(22)로부터 마스크(43)로 기울인다. 치수차 dy에 따라 마스크(22)를 기울인다. 기판 상 거리 lsy와 마스크 상 거리 lmy의 일단을 원호의 중심(40)에서 일치시킨다. 기판 상 거리 lsy와 마스크 상 거리 lmy의 타단에서는, 치수차 dy가 발생한다. 다음으로, 마스크 각도 θmy를 산출한다. 원호의 중심(40)을 중심으로 하여 마스크 상 거리 lmy를 반경으로 하여 원호(39)를 그린다. 기판 상 거리 lsy의 타단을 통과하여 입자의 입사 방향과 평행한 직선(41)을 그린다. 원호(39)와 직선(41)은, 교점(42)에서 교차한다. 교점(42)과 원호의 중심(40)을 통과하는 평면과, 직선(41)을 수선으로 하는 평면, 구체적으로는, 피처리 기판(26)의 표면과의 이루는 각이 마스크 각도 θmy로 된다. 이 산출된 마스크 각도 θmy에 기초하여, 마스크(22)를 마스크 각도 θmy만큼 기울인다. 이에 의해, 원하는 영역에 이온을 주입할 수 있다. 피처리 기판(26)의 회로 치수인 기판 상 거리 lmy에 대한 마스크(22)의 회로 치수인 마스크 상 거리 lmy에 치수차 dy가 발생하여 치수차 dy>0인 경우, 즉, 마스크(22)가 피처리 기판(26)보다 큰 경우라도, 이 치수차 dy를 보정할 수 있다.

(실시예4)

실시예4에서는, 도 20의 (a)에 도시한 바와 같이, 치수차 dy<0에서 피처리 기판(26)을 기울이는 경우에 대해 설명한다. 실시예4에서는, 실시예3과 반대로, 마스크(22) 상의 마스크 상 거리 lmy에 비해, 피처리 기판(26) 상의 기판 상 거리 lsy가 크다.

도 20의 (a)에서는, 도 5와 도 6과 마찬가지로 마스크(22)와 피처리 기판(26)을 중첩하여 입자의 입사 방향(16)으로부터 예측하고 있다. 우선, 마스크 상 제1 마크 A0의 중심 P0과 기판 상 제1 마크 A10의 중심 P10을 중첩한다. 마스크 상 제2 마크 A2의 중심 P2와 기판 상 제2 마크 A12의 중심 P12는 중첩되지 않고, 중심 P2와 P12는 치수차 dy만큼 떨어졌다. 중심 P0과 P2의 마스크 상 거리 lmy는, 중심 P10과 P12의 기판 상 거리 lsy보다, 치수차 dy만큼 작다. 이 때, 마스크 상 마크 A1의 중심 P1과 기판 상 마크 A11의 중심 P11은 중첩되며, 마스크 상 마크 A3의 중심 P3과 기판 상 마크 A13의 중심 P13은 중첩되지 않고, 중심 P3과 P13은 치수차 dy만큼 떨어졌다. 이 때문에, 마스크(22)는, 피처리 기판(26)에 대하여, 기판 상 거리 lsy당 치수차 dy만큼의 감소분의 비율로 Y 방향으로 축소된 것으로 생각된다. 혹은, 피처리 기판(26)은, 마스크(22)에 대하여, 마스크 상 거리 lmy당 치수차 dy만큼의 증가분의 비율로 Y 방향으로 확대된 것으로 생각된다.

따라서, 실시예4에서는, 도 20의 (b)에 도시한 바와 같이, 입자의 입사 방향과 평행한 직선(41)을 수선으로 하는 평면, 구체적으로는, 마스크(22)의 표면에 대하여, 피처리 기판(26)으로부터 피처리 기판(47)으로 기울인다. 치수차 dy에 따라 피처리 기판(26)을 기울인다. 기판 상 거리 lsy와 마스크 상 거리 lmy의 일단을 원호의 중심(40)에서 일치시킨다. 기판 상 거리 lsy와 마스크 상 거리 lmy의 타단에서는, 치수차 dy가 발생한다. 다음으로, 기판 각도 θsy를 산출한다. 원호의 중심(40)을 중심으로 하여 기판 상 거리 lsy를 반경으로 하여 원호(39)를 그린다. 마스크 상 거리 lmy의 타단을 통과하여 입자의 입사 방향과 평행한 직선(41)을 그린다. 원호(39)와 직선(41)은, 교점(42)에서 교차한다. 교점(42)과 원호의 중심(40)을 통과하는 평면과, 직선(41)을 수선으로 하는 평면, 구체적으로는, 마스크(22)의 표면과의 이루는 각이 기판 각도 θsy로 된다. 이 산출된 기판 각도 θsy에 기초하여, 피처리 기판(26)을 기판 각도 θsx만큼 기울인다. 이에 의해, 원하는 영역에 이온을 주입할 수 있다. 피처리 기판(26)의 회로 치수인 기판 상 거리 lmy에 대한 마스크(22)의 회로 치수인 마스크 상 거리 lsy에 치수차 dy가 발생하여 치수차 dy<0인 경우, 즉, 마스크(22)가 피처리 기판(26)보다 작은 경우라도, 이 치수차 dy를 보정할 수 있다.

(실시예5)

실시예5에서는, 치수차 dx, dy가, X 방향과 Y 방향의 2방향에 발생한 경우에 대해 설명한다.

실시예5에서는, 우선, 도 21에 도시한 바와 같이, X 방향으로 치수차 dx<0이고, Y 방향으로 치수차 dy<0인 경우에 대해 설명한다.

도 21에서는, 도 5와 도 6과 마찬가지로 마스크(22)와 피처리 기판(26)을 중첩하여 입자의 입사 방향(16)으로부터 예측하고 있다. 우선, 마스크 상 제1 마크 A0의 중심 P0과 기판 상 제1 마크 A10의 중심 P10을 중첩한다. 마스크 상 제2 마크 A1의 중심 P1과 기판 상 제2 마크 A11의 중심 P11은 중첩되지 않고, 중심 P1과 P11은 치수차 dx만큼 떨어졌다. 중심 P0과 P1의 마스크 상 거리 lmx는, 중심 P10과 P11의 기판 상 거리 lsx보다, 치수차 dx만큼 작다. 마스크 상 제2 마크 A2의 중심 P2와 기판 상 제2 마크 A12의 중심 P12는 중첩되지 않고, 중심 P2와 P12는 치수차 dy만큼 떨어졌다. 중심 P0과 P2의 마스크 상 거리 lmy는, 중심 P10과 P12의 기판 상 거리 lsy보다, 치수차 dy만큼 작다. 이 때, 마스크 상 마크 A3의 중심 P3과 기판 상 마크 A13의 중심 P13은 중첩되지 않고, 중심 P3과 P13은 X 방향으로 치수차 dx만큼 떨어지고, Y 방향으로 치수차 dy만큼 떨어졌다.

따라서, X 방향으로 치수차 dx<0이고, Y 방향으로 치수차 dy<0인 경우에는, 기판 각도는, 실시예2의 도 17의 (b)의 기판 각도 θsx와, 실시예4의 도 20의 (b)의 기판 각도 θsy의 정합으로 된다. 이러한 기판 각도 θsx와 기판 각도 θsy의 정합이 생기는 것은, 기판 각도 θsx와 기판 각도 θsy가 정합이 가능할 정도로 충분히 작기 때문이다.

다음으로, 도 22에 도시한 바와 같이, X 방향으로 치수차 dx>0이고, Y 방향으로 치수차 dy<0인 경우에는, 마스크 각도는, 실시예1의 도 8의 (b)의 마스크 각도 θmx로 되며, 기판 각도는, 실시예4의 도 20의 (b)의 기판 각도 θsy로 된다. 마스크 각도 θmx와 기판 각도 θsy의 정합으로 된다.

또한, 도 23에 도시한 바와 같이, X 방향으로 치수차 dx<0이고, Y 방향으로 치수차 dy>0인 경우에는, 마스크 각도는, 실시예3의 도 19의 (b)의 마스크 각도 θmy로 되며, 기판 각도는, 실시예2의 도 17의 (b)의 기판 각도 θsx로 된다. 마스크 각도 θmy와 기판 각도 θsx의 정합으로 된다.

마지막으로, 도 24에 도시한 바와 같이, X 방향으로 치수차 dx>0이고, Y 방향으로 치수차 dy>0인 경우에는, 마스크 각도는, 실시예1의 도 8의 (b)의 마스크 각도 θmx와, 실시예3의 도 19의 (b)의 마스크 각도 θmy의 정합으로 된다.

본 발명은 실시예1 내지 실시예 5에 한정되지 않는다. 실시예에서는, 마크 A0 내지 A3과 A10 내지 A13을 이용하였지만, 이에 한정되지 않고, 치수차를 측정할 수 있으면 되고, 회로 패턴을 겸하고 있어도 된다. 즉, 회로 패턴의 일부를, 마크 A0 내지 A3과 A10 내지 A13으로 이용해도 된다. 또한, 피처리 기판으로서는, 반도체층을 갖고 있으면 되고, 반도체 웨이퍼나 유리 기판과 같은 절연 기판 상에 반도체층이 형성된 기판이어도 된다.

이상 설명한 바와 같이, 본 발명에 따르면, 피처리 기판과 스텐실 마스크에 발생한 회로 패턴의 치수차를 보정 가능한 반도체 장치의 제조 방법을 제공할 수 있다.

또한, 본 발명에 따르면, 피처리 기판과 스텐실 마스크에 발생한 회로 패턴의 치수차를 보정 가능한 반도체 장치의 제조 장치를 제공할 수 있다.

도 1은 실시 형태에 따른 반도체 장치의 제조 장치의 구성도.

도 2는 실시 형태에 따른 반도체 장치의 제조 방법의 흐름도.

도 3은 실시 형태에 따른 반도체 장치의 제조 방법에서 이용하는 마스크의 상면도.

도 4는 실시 형태에 따른 반도체 장치의 제조 방법에서 이용하는 피처리 기판의 상면도.

도 5는 실시 형태에 따른 반도체 장치의 제조 방법에서 치수차를 계측할 때의 마스크와 피처리 기판의 정합 배치도.

도 6은 실시 형태에 따른 반도체 장치의 제조 방법에서 치수차를 계측할 때의 마스크와 피처리 기판의 정합 배치도의 확대도.

도 7은 실시 형태에 따른 반도체 장치의 제조 방법에서 피처리 기판에 선택 조사할 때의 마스크와 피처리 기판의 단면도로, 도 6의 I-I 방향의 마스크 회로 패턴의 영역의 일부의 단면도.

도 8은 실시예1에 따른 반도체 장치의 제조 방법에서 치수차 dx>0에서 마스크를 기울이는 경우의 마스크와 피처리 기판의 정합 배치도(a)와, 마스크 상 거리, 기판 상 거리, 치수차 dx와 마스크 각도의 관계를 도시하는 개념도(b).

도 9는 실시예1에서, 치수차 dx>0인 경우에 마스크 각도를 고려하지 않고 피처리 기판에 선택 조사한 경우의 마스크와 피처리 기판의 단면도로서, 도 6의 I-I 방향의 마스크 회로 패턴의 영역의 일부의 단면도.

도 10은 실시예1에 따른 반도체 장치의 제조 방법에서 치수차가 발생하였을 때에 마스크 각도를 고려하여 피처리 기판에 선택 조사한 반도체 장치의 제조 장치의 구성도.

도 11은 실시예1에 따른 반도체 장치의 제조 방법에서 치수차 dx>0에서 마스크를 기울이는 경우에 마스크 각도를 고려하여 피처리 기판에 선택 조사한 경우의 마스크와 피처리 기판의 단면도로서, 도 6의 I-I 방향의 마스크 회로 패턴의 영역의 일부의 단면도.

도 12는 도 11의 마스크의 마스크 회로 패턴의 관통 구멍 주위의 단면도의 확대도.

도 13은 도 12의 마스크의 마스크 회로 패턴의 관통 구멍의 변형예(그 1).

도 14는 도 12의 마스크의 마스크 회로 패턴의 관통 구멍의 변형예(그 2).

도 15는 도 12의 마스크의 마스크 회로 패턴의 관통 구멍의 변형예(그 3).

도 16은 도 12의 마스크의 마스크 회로 패턴의 관통 구멍의 변형예(그 4).

도 17은 실시예2에 따른 반도체 장치의 제조 방법에서 치수차 dx<0에서 피처리 기판을 기울이는 경우의 마스크와 피처리 기판의 정합 배치도(a)와, 마스크 상 거리, 기판 상 거리, 치수차 dx와 기판 각도의 관계를 도시하는 개념도(b).

도 18은 실시예2에 따른 반도체 장치의 제조 방법에서 치수차 dx<0에서 피처리 기판을 기울이는 경우에 기판 각도를 고려하여 피처리 기판에 선택 조사한 경우의 마스크와 피처리 기판의 단면도로서, 도 6의 I-I 방향의 마스크 회로 패턴의 영역의 일부의 단면도.

도 19는 실시예3에 따른 반도체 장치의 제조 방법에서 치수차 dy>0에서 마스크를 기울이는 경우의 마스크와 피처리 기판의 정합 배치도(a)와, 마스크 상 거리, 기판 상 거리, 치수차 dy-와 마스크 각도의 관계를 도시하는 개념도(b).

도 20은 실시예4에 따른 반도체 장치의 제조 방법에서 치수차 dy<0에서 피처리 기판을 기울이는 경우의 마스크와 피처리 기판의 정합 배치도(a)와, 마스크 상 거리, 기판 상 거리, 치수차 dy+와 기판 각도의 관계를 도시하는 개념도(b).

도 21은 실시예5에 따른 반도체 장치의 제조 방법에서, 치수차 dx<0이며 치수차 dy<0인 경우의 마스크와 피처리 기판의 정합의 배치도.

도 22는 실시예5에 따른 반도체 장치의 제조 방법에서, 치수차 dx>0이며 치수차 dy<0인 경우의 마스크와 피처리 기판의 정합의 배치도.

도 23은 실시예5에 따른 반도체 장치의 제조 방법에서, 치수차 dx<0이며 치수차 dy>0인 경우의 마스크와 피처리 기판의 정합의 배치도.

도 24는 실시예5에 따른 반도체 장치의 제조 방법에서, 치수차 dx>0이며 치수차 dy>0인 경우의 마스크와 피처리 기판의 정합의 배치도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 조사부

2 : 엔드 스테이션 챔버

3 : 각도 조정부

4 : 마스크 스테이지의 수직 방향

5 : 기판 스테이지의 수직 방향

6, 7 : 입자의 입사 방향과 평행한 직선

8a 내지 8d : 반도체 장치

9a 내지 9d : 기판 상 회로 패턴

11 : 입자원

12 : 입자선의 출사 방향

13 : 스캐너

14 : 마그네트

16 : 상호 평행한 입자선의 입사 방향

17, 18, 19 : 통

21 : 마스크 스테이지

22 : 마스크

23 : 관통 구멍

24 : 마스크 회로 패턴(관통 구멍)

25 : 관통 구멍

26 : 피처리 기판

27 : 기판 스테이지

31 : 치수차 계측부

32 : 각도 계산부

33 : 대소 판별부

34 : 마스크 스테이지 각도 조정부

35 : 피처리 기판 각도 조정부

36 : 상호 평행한 입자선

37 : 입자의 입사 방향과 평행한 직선

38 : 새롭게 형성된 기판 상 회로 패턴

39 : 원호

40 : 원호의 중심

41 : 입자의 입사 방향과 평행한 직선

42 : 원호(39)와 직선(41)의 교점

43 : 각도 조정 후의 마스크

45 : 입자선

46 : 입자의 입사 방향과 평행한 직선

47 : 각도 조정 후의 피처리 기판

49 : 테이퍼로 한 관통 구멍의 측면

A0 내지 A3 : 마스크 상 마크(관통 구멍)

A10 내지 A13 : 기판 상 마크

Claims

반도체 장치의 설계상의 정합의 위치 관계가 정해진 복수의 설계 회로 패턴 중 1개와 설계상은 합동인 기판 상 회로 패턴을 갖는 피처리 기판을 제작하는 것과,

다른 상기 설계 회로 패턴과 설계상은 합동인 마스크 회로 패턴의 전부 또는 일부를 갖는 마스크를 제작하는 것과,

상기 마스크를 개재하여 상기 피처리 기판에 입자를 선택 조사하는 것과,

상기 입자의 입사 방향을 상호 평행하게 하는 것과,

상기 입사 방향으로부터 예측하여, 상기 마스크 상의 회로 패턴의 전부가 상기 기판 상의 회로 패턴과 설계상에서 정해진 범위 내에서 중첩되도록, 상기 피처리 기판의 수직 방향과 상기 입사 방향이 이루는 기판 각도와, 상기 마스크의 수직 방향과 상기 입사 방향이 이루는 마스크 각도 중 적어도 1개를 변경하는 것을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
반도체 장치의 설계상의 정합의 위치 관계가 정해진 복수의 설계 회로 패턴 중 1개와 설계상은 합동인 기판 상 회로 패턴과, 기판 상 제1 마크와, 기판 상 제2 마크를 갖는 피처리 기판을 제작하는 것과,

다른 상기 설계 회로 패턴과 설계상은 합동인 마스크 회로 패턴의 전부 또는 일부와, 상기 마스크 회로 패턴과 상기 기판 상 회로 패턴을 상기 정합의 위치 관계로 중첩한 경우에 상기 기판 상 제1 마크와 설계상 중첩되는 마스크 상 제1 마크와, 상기 중첩한 경우에 상기 기판 상 제2 마크와 설계상 중첩되는 마스크 상 제2 마크를 갖는 마스크를 제작하는 것과,

상기 마스크를 개재하여 상기 피처리 기판에 입자를 선택 조사하는 것과,

상기 입자의 입사 방향을 상호 평행하게 하는 것과,

상기 입사 방향으로부터 예측하여, 상기 마스크 상 제1 마크와 상기 기판 상 제1 마크가 중첩되며, 상기 마스크 상 제2 마크와 상기 기판 상 제2 마크가 중첩되도록, 상기 피처리 기판의 수직 방향과 상기 입사 방향이 이루는 기판 각도와, 상기 마스크의 수직 방향과 상기 입사 방향이 이루는 마스크 각도 중 적어도 1개를 변경하는 것을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
제2항에 있어서,

상기 마스크 각도를 변경하는 것은,

상기 마스크 상 제1 마크와 상기 마스크 상 제2 마크의 마스크 상 거리와, 상기 기판 상 제1 마크와 상기 기판 상 제2 마크의 기판 상 거리와의 치수차를 계측하는 것과,

상기 치수차에 기초하여, 상기 기판 각도와 상기 마스크 각도 중 적어도 1개를 산출하는 것을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
제3항에 있어서,

상기 마스크 각도를 변경하는 것은,

상기 마스크 상 거리와 상기 기판 상 거리 중 어느 쪽이 큰지를 판단하는 것을 더 갖고,

상기 마스크 상 거리가 상기 기판 상 거리보다 큰 경우에는 상기 마스크 각도를 산출하고, 상기 마스크 상 거리가 상기 기판 상 거리보다 작은 경우에는 상기 기판 각도를 산출하는 것을 특징으로 하는 반도체 장치의 제조 방법.
제3항 또는 제4항에 있어서,

상기 마스크를 제작하는 것에 있어서, 1개의 상기 마스크 상 거리의 방향이 X 방향이고, 다른 상기 마스크 상 거리의 방향이 상기 X 방향과 직각을 이루는 Y 방향이도록, 상기 마스크 상 제1 마크와 상기 마스크 상 제2 마크를 배치하고,

상기 피처리 기판을 제작하는 것에 있어서, 1개의 상기 기판 상 거리의 방향이 상기 X 방향이고, 다른 상기 기판 상 거리의 방향이 상기 Y 방향이도록, 상기 기판 상 제1 마크와 상기 기판 상 제2 마크를 배치하는 것을 특징으로 하는 반도체 장치의 제조 방법.
제5항에 있어서,

상기 치수차를 계측하는 것에 있어서, 상기 X 방향의 상기 치수차와, 상기 Y 방향의 상기 치수차를 계측하고,

상기 기판 각도와 상기 마스크 각도를 산출하는 것에 있어서, 상기 X 방향의 상기 기판 각도와 상기 마스크 각도와, 상기 Y 방향의 상기 기판 각도와 상기 마스크 각도를 산출하는 것을 특징으로 하는 반도체 장치의 제조 방법.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 마스크를 제작하는 것은,

상기 마스크 회로 패턴을 형성하는 관통 구멍의 측면을 테이퍼로 하는 것을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
반도체 장치의 설계상의 정합의 위치 관계가 정해진 복수의 설계 회로 패턴 중 1개와 설계상은 합동인 기판 상 회로 패턴을 갖는 피처리 기판을 가공하는 반도체 장치의 제조 장치로서,

다른 상기 설계 회로 패턴과 설계상은 합동인 마스크 회로 패턴의 전부 또는 일부를 갖는 마스크와,

입자의 입사 방향을 상호 평행하게 하고, 상기 마스크를 개재하여 상기 피처리 기판에 상기 입자를 선택 조사하는 조사부와,

상기 입사 방향으로부터 예측하여, 상기 마스크 상의 회로 패턴의 전부가 상기 기판 상의 회로 패턴과 설계상에서 정해진 범위 내에서 중첩되도록, 상기 피처리 기판의 수직 방향과 상기 입사 방향이 이루는 기판 각도와, 상기 마스크의 수직 방향과 상기 입사 방향이 이루는 마스크 각도 중 적어도 1개를 변경하는 각도 조정부

를 갖는 것을 특징으로 하는 반도체 장치의 제조 장치.
반도체 장치의 설계상의 정합의 위치 관계가 정해진 복수의 설계 회로 패턴 중 1개와 설계상은 합동인 기판 상 회로 패턴과, 기판 상 제1 마크와, 기판 상 제2 마크를 갖는 피처리 기판을 가공하는 반도체 장치의 제조 장치로서,

다른 상기 설계 회로 패턴과 설계상은 합동인 마스크 회로 패턴의 전부 또는 일부와, 상기 마스크 회로 패턴과 상기 기판 상 회로 패턴을 상기 정합의 위치 관계로 중첩한 경우에 상기 기판 상 제1 마크와 설계상 중첩되는 마스크 상 제1 마크와, 상기 중첩한 경우에 상기 기판 상 제2 마크와 설계상 중첩되는 마스크 상 제2 마크를 갖는 마스크와,

입자의 입사 방향을 상호 평행하게 하고, 상기 마스크를 개재하여 상기 피처리 기판에 상기 입자를 선택 조사하는 조사부와,

상기 입사 방향으로부터 예측하여, 상기 마스크 상 제1 마크와 상기 기판 상 제1 마크가 중첩되며, 상기 마스크 상 제2 마크와 상기 기판 상 제2 마크가 중첩되도록, 상기 피처리 기판의 수직 방향과 상기 입사 방향이 이루는 기판 각도와, 상기 마스크의 수직 방향과 상기 입사 방향이 이루는 마스크 각도 중 적어도 1개를 변경하는 각도 조정부

를 갖는 것을 특징으로 하는 반도체 장치의 제조 장치.
제9항에 있어서,

상기 각도 조정부는,

상기 마스크 상 제1 마크와 상기 마스크 상 제2 마크의 마스크 상 거리와, 상기 기판 상 제1 마크와 상기 기판 상 제2 마크의 기판 상 거리와의 치수차를 계측하는 치수차 계측부와,

상기 치수차에 기초하여, 상기 기판 각도와 상기 마스크 각도 중 적어도 1개를 산출하는 각도 산출부를 갖는 것을 특징으로 하는 반도체 장치의 제조 장치.
제10항에 있어서,

상기 각도 조정부는,

상기 마스크 상 거리와 상기 기판 상 거리 중 어느 쪽이 큰지를 판단하는 대소 판별부를 더 갖고,

상기 마스크 상 거리가 상기 기판 상 거리보다 큰 경우에는 상기 마스크 각도를 산출하고,

상기 마스크 상 거리가 상기 기판 상 거리보다 작은 경우에는 상기 기판 각도를 산출하는 것을 특징으로 하는 반도체 장치의 제조 장치.
제10항 또는 제11항에 있어서,

상기 마스크에는, 1개의 상기 마스크 상 거리의 방향이 X 방향이고, 다른 상기 마스크 상 거리의 방향이 상기 X 방향과 직각을 이루는 Y 방향이도록, 상기 마스크 상 제1 마크와 상기 마스크 상 제2 마크가 배치되며,

상기 피처리 기판에는, 1개의 상기 기판 상 거리의 방향이 상기 X 방향이고, 다른 상기 기판 상 거리의 방향이 상기 Y 방향이도록, 상기 기판 상 제1 마크와 상기 기판 상 제2 마크가 배치되는 것을 특징으로 하는 반도체 장치의 제조 장치.
제12항에 있어서,

상기 치수차 계측부에서, 상기 X 방향의 상기 치수차와, 상기 Y 방향의 상기 치수차를 계측하고,

상기 각도 산출부에서, 상기 X 방향의 상기 기판 각도와 상기 마스크 각도와, 상기 Y 방향의 상기 기판 각도와 상기 마스크 각도를 산출하는 것을 특징으로 하는 반도체 장치의 제조 장치.
제8항 내지 제11항 중 어느 한 항에 있어서,

상기 마스크 회로 패턴이, 측면이 테이퍼인 관통 구멍을 갖는 것을 특징으로 하는 반도체 장치의 제조 장치.