JP2005124860A - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP2005124860A
JP2005124860A JP2003364205A JP2003364205A JP2005124860A JP 2005124860 A JP2005124860 A JP 2005124860A JP 2003364205 A JP2003364205 A JP 2003364205A JP 2003364205 A JP2003364205 A JP 2003364205A JP 2005124860 A JP2005124860 A JP 2005124860A
Authority
JP
Japan
Prior art keywords
sound
output
sound source
control cpu
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003364205A
Other languages
English (en)
Other versions
JP4432029B2 (ja
Inventor
Takaaki Ichihara
高明 市原
Hiroshi Tsuge
浩志 柘植
Yoshihiro Iinuma
好広 飯沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daiman Co Ltd
Original Assignee
Daiman Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daiman Co Ltd filed Critical Daiman Co Ltd
Priority to JP2003364205A priority Critical patent/JP4432029B2/ja
Publication of JP2005124860A publication Critical patent/JP2005124860A/ja
Application granted granted Critical
Publication of JP4432029B2 publication Critical patent/JP4432029B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Abstract

【課題】 演奏中であるにもかかわらず、消音となってしまっている状態を検知し、正常に音声が出力される状態に復旧させることのできる遊技機を提供する。
【解決手段】 音声制御装置3は、音声制御用CPU14と、音声制御用CPU14からの制御指令に応じて音声合成を行って音声信号を出力する音源IC15とを含む。音源ICが作動中であるか否かを判別する演奏中判別手段(S01)と、演奏中判別手段が作動中であると判別した場合に、音源ICからの音声信号の出力の大きさを判別する音声出力判別手段(S04)と、音声出力判別手段が音声信号出力が異常ありと判別した場合に、音源ICに対して音声出力指令を出力する復旧制御手段(S05)とを音声制御用CPUに設ける。
【選択図】 図3

Description

本発明は、音声制御用CPUからの制御指令に応じて音声合成を行って音声信号を出力する音源ICを含む音声制御装置を備えた遊技機に関するものである。
パチンコ遊技機に限らず遊技機には、遊技制御用のメイン制御装置の他に、遊技状況に応じた効果音を制御するための音声制御装置が配備されているものが多い(例えば、特許文献1)。この音声制御装置は、音声制御用のCPU、ROM、RAM、通信用インタフェース等を1チップ内に実装させたMPU(以下、明細書では音声制御用CPUということにする)と、音声合成回路を含む音源ICで構成したものが主流となっている。遊技状況に応じた効果音を制御する場合は、メイン制御装置から指令を音声制御用CPUに与え、応じて音声制御用CPUが制御指令を音源ICに与えることで、音源ICが与えられた指令に応じてメロディを奏でる。
上記の音源ICには、音源ICが作動中であることを示す出力端子(PLAY)、例えば、YMZ770(ヤマハ製)がある。音声制御用CPUは、PLAY端子の出力をモニタして音源ICが正常に作動しているか否かを判断している。一方、出力レベル(音量)は、要求する値をボリューム設定レジスタに設定することで切換ることができる。なお、消音する場合には「0」を設定する。また、消音する場合、PLAY端子の出力は「あり」となる。このため、音声制御用CPUによる指令後、何らかの原因によってボリューム設定レジスタに設定されている値が0に書き換わってしまった場合、消音設定されたことになり、音が出力されていないということが起こる可能性がある。
特開2001−212289号公報
本発明の目的は、演奏中、何らかの原因によってボリューム設定レジスタの値が書き換わってしまっている状態を検知し、正常に音声が出力される状態に復旧させることのできる遊技機を提供することにある。
請求項1に記載の遊技機は、音声制御用CPUと、該音声制御用CPUからの制御指令に応じて音声合成を行って音声信号を出力する音源ICとを含む音声制御装置を備えたものであって、上記課題を解決するために、前記音源ICが作動中であるか否かを判別する演奏中判別手段と、前記演奏中判別手段が作動中であると判別した場合に、前記音源ICからの音声信号の出力の大きさを判別する音声出力判別手段と、前記音声出力判別手段が音声信号出力に異常があると判別した場合に、前記音源ICに対して音声出力指令を出力する復旧制御手段とを前記音声制御用CPUに設けたことを特徴とする。
請求項1に記載の遊技機において、次のように構成してもよい。請求項1に記載の遊技機において、前記音源ICが作動中であるか否かを判別する演奏中判別手段と、前記演奏中判別手段が作動中であると判別した場合に、前記音源ICからの音声信号の出力の有無を判別する音声出力判別手段と、前記音声出力判別手段が音声信号出力なしと判別した場合に、前記音源ICに対して音声出力指令を出力する復旧制御手段とを前記音声制御用CPUに設けたことを特徴とする遊技機。
請求項1に記載の構成によれば、音源ICが作動中であると判別されたにもかかわらず、音源ICからの音声信号の出力が異常ありと判別された場合には、音声制御用CPUが音源ICに対して音声出力指令を出力するので、演奏中であるにもかかわらず、消音となってしまっている状態を検知でき、この場合には正常に音声が出力される状態に復旧させることができる。
以下、本発明の実施の形態を図面を参照して説明する。図1は、本発明の遊技機の一実施形態としてのパチンコ遊技機における電源系統を表す要部ブロック図である。パチンコ遊技機には、パチンコ遊技の総括的な制御を行うメイン制御装置1と、メイン制御装置1からの情報(指令コマンドやデータ)に基いて各駆動部を制御するサブ制御装置、即ち、図柄表示制御装置2、音声制御装置3、ランプ制御装置4、賞球制御装置5が配備される。
また、パチンコ遊技機には、遊技盤面に設けられた各種入賞口に対して設けられた入賞球検出装置6、払出し球の不足状態(25個払出しは可能か否か)を検出する球切れ検出装置7、賞品球を貯留する受皿の満タン状態を検出する貯留球検出装置8が配備され、各検出装置による検出状態がメイン制御装置1に入力される。さらに、遊技盤面に設けられた役物入賞装置(例えば、アタッカや電動チューリップ)を作動するためのソレノイド9がメイン制御装置1からの制御出力により駆動制御されるように設けられる。また、賞球払出装置から排出された賞品球を検出する賞品球検出装置10、賞球払出装置から排出された貸球を検出する貸球検出装置11の検出状態が賞球制御装置5及びメイン制御装置1に入力される。
電源回路12は電源基板(図示せず)に配備されるもので、交流24Vを入力電源として各種電源電圧を生成する。即ち、制御装置用の電源電圧DC5V、スイッチ用(検出装置用)の作動電源電圧DC12V、ランプ用電源電圧としての脈流34V、図柄表示装置及び音声制御装置3(後述する3端子レギュレータ)に供給するための電源電圧DC12V及び賞球制御装置5及びソレノイド9の電源電圧としてのDC34Vを生成する。
図2は本発明の音声制御装置3の要部ブロック図である。音声制御装置3は音制御基板13に配備されるもので、メイン制御装置1から一方向通信可能に接続された音声制御用CPU14、音声制御用CPU14からの制御指令に応じて音声合成を行って音声信号を出力する音源IC15、音声信号を増幅してスピーカ17に出力するためのアンプ16、音源IC15に接続されると共に音声合成のための音データを格納したROM18、音源IC15の作動用の電源電圧を生成する3端子レギュレータ19により構成されている。なお、音声制御用CPU14はA/D変換機能を有しているものである。このA/D機能は後述する電源監視用に用いられており、音声制御用CPU14外に別途設けてもよいが、本実施形態ではより回路をシンプルとし小型化するためにA/D変換機能を内蔵したCPUを用いている。
電源回路12により生成された制御用電源電圧DC5Vは供給ライン20を通じて音声制御用CPU14に供給される。また、電源回路12により生成された電源電圧DC12Vは供給ライン21を通じて3端子レギュレータ19に供給され、3端子レギュレータ19によって安定化した直流電圧P5Vが生成され、該直流電圧P5Vは供給ライン22を通じて電源電圧として音源ICに供給される。また、前記直流電圧P5Vは、供給ライン22から分岐した電源監視ライン23を通じて音声制御用CPU14の入力端子AN4に入力される。
音声制御用CPU14と音源IC15とは通信接続されており、音声制御用CPU14が制御指令(制御用コマンド)を音源IC15に与えることで、音源IC15が与えられた指令に応じてROM18の音データをシーケンス機能で読み出し、メロディ(BGM等)を奏でたり、例えば、「ラッキー」等の言葉や「ガシャーン」等の擬音などの効果音を発生する。また、音声制御用CPU14の出力端子P20が音源IC15のリセット端子RESETに接続され、音声制御用CPU14からのリセット信号の出力により音源IC15がリセットされるよう構成されている。さらに、音源IC15は、作動中(演奏中)であることを示す作動信号を出力する出力端子(PLAY端子)を備え、前記作動信号が音声制御用CPU14の入力端子P21に入力される。またさらに、アンプ16により増幅された音声出力信号が、音声制御用CPU14のA/D変換機能を有したアナログ入力端子AN3に入力される。
音声制御用CPU14は、音源IC15のPLAY端子の出力をモニタして音源IC15が正常に作動しているか否かを判断する。一方、音源IC15の出力レベル(音量)は、要求する値を音源IC15が内蔵しているボリューム設定レジスタに設定することで切り換えることができる。なお、消音する場合には「0」を設定する。また、消音している場合も、PLAY端子の出力は「あり」となる。さらに、音声制御用CPU14は、音源IC15のPLAY端子の出力が作動中であると判別した場合に、音源IC15からの音声信号の出力の有無、即ち、アンプ16により増幅された音声出力信号の有無、を判別する。そして、音声信号出力なしと判別した場合に、音源IC15に対して音声出力指令を出力する。なお、請求項1に記載の「音源ICからの音声信号の出力」とは、音源ICからの純粋な出力のみを意味するものではなく音源ICが出力した信号を意味するものである。また、この信号をモニタする箇所は、図2に示すが如く、音源IC15からスピーカ17に至るまでであればどこでもよい。
以上のように構成された音声制御装置3の演奏中の処理動作について説明する。図3は、音声制御用CPU14が行う演奏中チェック処理のメインルーチンを示すフローチャートであり、請求項1に記載の発明に対応するものである。音声制御用CPUは、音源ICが作動中であるか否かを判別する(ステップS01)。即ち、音源ICのPLAY端子の出力を読み込んで出力あり(論理「1」)か否かを判別する。なお、音源ICのPLAY端子の出力が論理「1」であれば作動中(演奏中)と判断し、音源ICのPLAY端子の出力が論理「0」であれば非作動(演奏なし)と判断する。
音声制御用CPUは、音源ICが作動中でない場合、ステップS01を偽と判別し、演奏中チェック処理を抜ける。一方、音声制御用CPUは、音源ICが作動中である場合、ステップS01を真と判別し、ステップS02に進み、音源ICからの音声信号の出力、換言すれば、アンプ16により増幅された音声出力信号を読み込んでA/D変換を開始する(ステップS02)。具体的には、A/D変換制御レジスタに「00000100B」をセットすることでAN3をアナログ入力ポートに設定し、入力端子AN3に入力される音声出力信号をA/D変換する。音声制御用CPUは、A/D変換が終了したか否かを判別し(ステップS03)、A/D変換中であればステップS03を繰り返し実行する一方、A/D変換が終了した場合にはステップS04に進む。具体的には、A/D変換ステータスレジスタのビット4が0であるか否かを監視し、A/D変換ステータスレジスタのビット4が0である場合にはビット4の監視を続ける一方、A/D変換ステータスレジスタのビット4が1となると、A/D変換の終了と判断してステップS04に進む。
音声制御用CPUは、ステップS04に進むと、デジタル化した音声出力信号があるか否かを判別する(ステップS04)。音声制御用CPUは、音声出力信号がある場合には、ステップS04を真と判別して演奏中チェック処理を抜ける。一方、音声制御用CPUは、音声出力信号がない(出力が0)場合には、ステップS04を偽と判別してステップS05に進む。なお、ステップS05に進む場合は、音声制御用CPU14により音源IC15に音声出力(コマンド)を指令後、何らかの原因、例えば、設計時に想定していない大きさのノイズによって音源IC15のボリューム設定レジスタに設定されている値が0に書き換わってしまった結果、実際にはスピーカ17からは音が出力されていない(消音状態で演奏中となっている状態)異常状態となっていることになる。ステップS05に進むと、音声制御用CPUは、音源ICに対して音声出力指令を出力し(ステップS05)、演奏中チェック処理を抜ける。これにより、演奏中であるにもかかわらず、消音となってしまっている状態を検知でき、再度、音源IC15のボリューム設定レジスタに正常な音量に対応する値が設定されることになるので、スピーカ17から正常に音声が出力される状態に復旧させることができる。
音声制御用CPUは、メイン制御装置1から送信指令されるコマンドに対応して遊技状況に沿った効果音(音声やメロディー等)の生成を行うものであるが、演奏実行中に上記の異常状態が検知された場合、正常に音声が出力される状態に復旧させるタイミングは(正常に音声が出力される状態にどの段階で復旧させるかは)、演奏している音声の内容によって選択的に決定する。即ち、請求項1に記載の復旧制御手段は、正常に音声が出力される状態に復旧させるタイミングを演奏している音声の内容に応じて異ならせる音声出力復旧タイミング手段を備えているものである。
図4は、演奏実行中に音声出力なしとなる異常状態が検知された場合、正常に音声が出力される状態に復旧させるタイミングを示した図である。例えば、図4(a)に示すように、通常の図柄変動中に発生させる効果音が、音節A〜音節Gで構成されており、図柄表示装置(図示せず)に変動表示されている図柄(又は画像)と同期させて効果音を発生させているものとする。そして、例えば、音節Bの演奏途中で音声出力なしとなる異常状態が検知された場合について説明する。この場合、図柄(又は画像)と同期させて効果音を発生させるため、次の音節(この例では音節C)から正常に音声が出力される状態に復旧させる。音声制御用CPUは、効果音を演奏している時間を計時するタイマの値により、音節Bの終了時点で、音源IC15に対して音節Cから音を発生させるようにコマンド指令する。応じて音源IC15は、指定された正常な音量で音節Cから順番に効果音を発生させる。
また、例えば、図4(b)に示すように、効果音が短時間の繰り返し音のような場合には(例えば、大当り中の効果音)、音声出力なしとなる異常状態が検知された場合、即時正常に音声が出力される状態に復旧させる。効果音が短時間の繰り返し音であるから、即時復旧しても違和感がない。
以上に述べた第1実施形態においては、音源IC15からの音声信号の出力の有無を監視する方法として、アンプ16の音声出力信号をA/D変換してデジタル化し、デジタル化した音声出力信号の有無を判定するようにしているが、音源IC15からの出力に可聴周波数(20Hz〜20kHz)外の周波数成分の信号を検査用の信号として、連続、或いは定期的に合成して出力する。そして、その合成した周波数のみをバンドパスフィルタにより取り出してその有無を判定するようにしてもよい。例えば、48kHzでサンプリングして検査信号として作成する場合は、20kHz〜24kHzの周波数信号を検査信号として用いる。可聴周波数外の周波数成分であれば連続、或いは定期的に合成しても人間に認知されることはない。なお、仕様により、スピーカから出力する高音を16kHzまでにするような場合(ハイパスフィルタ24をバンドパスフィルタとして構成)は、カットした以上(16kHz以上)の周波数成分の信号を検査信号として用いることができる。
図5は、音源IC15からの音声信号の出力の有無を監視する構成の第2実施形態を示す図である。音源IC15からの音声信号の出力を3つに分岐する。分岐した第1番目はハイパスフィルタ24を通じてアンプ25で増幅し、中高音用スピーカ26から出力する。分岐した第2番目はローパスフィルタ27を通じてアンプ28で増幅し、中低音用スピーカ29から出力する。分岐した第3番目は、バンドパスフィルタ30を通じて可聴周波数外の特定の周波数成分のみを取り出し、さらに波形整形回路31によって矩形波に整形し、音声制御用CPU14の入力ポートに入力する。音声制御用CPU14は、PLAY端子の出力が作動中であると判断した場合に、入力ポートの入力波形を監視し、設定時間内に波形が入力されなければ、音源IC15からの音声信号の出力なしと判断する。
以上に述べた実施形態においては、設定レジスタの値が意図しない大きさのノイズにより消音設定「0」とされた場合について述べたが、「0」以外の意図しない値に設定されてしまう場合についても適用することができる。音声制御用CPUは、アンプの音声出力信号をA/Dしてデジタル化し、デジタル化した音声信号の有無を判断するのみではなく、有りと判断した場合に、その値が適切か否かをさらに判定する。判定情報は予めROM18の所定の領域に記憶しておいてデジタル化した音声信号とその判定情報とを比較することで適切か否かを判定する。判定結果は、適正範囲内であれば正常と判断し、適正範囲外であれば異常と判断して音源ICに対して音声出力指令を出力する。
本発明の遊技機の一実施形態としてのパチンコ遊技機における電源系統を表す要部ブロック図 本発明の実施形態に係る音声制御装置の要部ブロック図 同実施形態の音声制御装置に配備された音声制御用CPUが行う演奏中チェック処理のメインルーチンを示すフローチャート 演奏実行中に音声出力なしとなる異常状態が検知された場合、正常に音声が出力される状態に復旧させるタイミングを示した図 音源ICからの音声信号の出力の有無を監視する構成の第2実施形態を示す図
符号の説明
1 メイン制御装置
2 図柄表示制御装置
3 音声制御装置
4 ランプ制御装置
5 賞球制御装置
6 入賞球検出装置
7 球切れ検出装置
8 貯留球検出装置
9 ソレノイド
10 賞品球検出装置
11 貸球検出装置
12 電源回路
13 音制御基板
14 音声制御用CPU
15 音源IC
16 アンプ
17 スピーカ
18 ROM
19 3端子レギュレータ
20 供給ライン
21 供給ライン
22 供給ライン
23 電源監視ライン
24 ハイパスフィルタ
25 アンプ
26 中高音用スピーカ
27 ローパスフィルタ
28 アンプ
29 中低音用スピーカ
30 バンドパスフィルタ
31 波形整形回路

Claims (1)

  1. 音声制御用CPUと、該音声制御用CPUからの制御指令に応じて音声合成を行って音声信号を出力する音源ICとを含む音声制御装置を備えた遊技機において、前記音源ICが作動中であるか否かを判別する演奏中判別手段と、前記演奏中判別手段が作動中であると判別した場合に、前記音源ICからの音声信号の出力の大きさを判別する音声出力判別手段と、前記音声出力判別手段が音声信号出力に異常があると判別した場合に、前記音源ICに対して音声出力指令を出力する復旧制御手段とを前記音声制御用CPUに設けたことを特徴とする遊技機。
JP2003364205A 2003-10-24 2003-10-24 遊技機 Expired - Fee Related JP4432029B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003364205A JP4432029B2 (ja) 2003-10-24 2003-10-24 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003364205A JP4432029B2 (ja) 2003-10-24 2003-10-24 遊技機

Publications (2)

Publication Number Publication Date
JP2005124860A true JP2005124860A (ja) 2005-05-19
JP4432029B2 JP4432029B2 (ja) 2010-03-17

Family

ID=34643252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003364205A Expired - Fee Related JP4432029B2 (ja) 2003-10-24 2003-10-24 遊技機

Country Status (1)

Country Link
JP (1) JP4432029B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007252397A (ja) * 2006-03-20 2007-10-04 Fujishoji Co Ltd 遊技機
JP2009045372A (ja) * 2007-08-22 2009-03-05 Daiman:Kk 遊技機
JP2009285503A (ja) * 2009-09-11 2009-12-10 Fujishoji Co Ltd 遊技機
JP2016093271A (ja) * 2014-11-13 2016-05-26 株式会社藤商事 遊技機
JP2019208893A (ja) * 2018-06-05 2019-12-12 株式会社平和 遊技機
JP2021142287A (ja) * 2020-03-13 2021-09-24 株式会社平和 遊技機
JP7448615B2 (ja) 2020-03-13 2024-03-12 株式会社平和 遊技機

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007252397A (ja) * 2006-03-20 2007-10-04 Fujishoji Co Ltd 遊技機
JP4584169B2 (ja) * 2006-03-20 2010-11-17 株式会社藤商事 遊技機
JP2009045372A (ja) * 2007-08-22 2009-03-05 Daiman:Kk 遊技機
JP2009285503A (ja) * 2009-09-11 2009-12-10 Fujishoji Co Ltd 遊技機
JP2016093271A (ja) * 2014-11-13 2016-05-26 株式会社藤商事 遊技機
JP2019208893A (ja) * 2018-06-05 2019-12-12 株式会社平和 遊技機
JP7129824B2 (ja) 2018-06-05 2022-09-02 株式会社平和 遊技機
JP2021142287A (ja) * 2020-03-13 2021-09-24 株式会社平和 遊技機
JP7448615B2 (ja) 2020-03-13 2024-03-12 株式会社平和 遊技機

Also Published As

Publication number Publication date
JP4432029B2 (ja) 2010-03-17

Similar Documents

Publication Publication Date Title
JP4512794B2 (ja) 遊技機
JP2010148830A (ja) 遊技機
JP7134821B2 (ja) 遊技機
JP2008220707A (ja) 遊技機及び音響制御プログラム
JP2007105324A (ja) 遊技機
JP2019000576A (ja) 遊技機
JP2015181626A (ja) 弾球遊技機
JP2002045527A (ja) 遊技機
JP2015181624A (ja) 弾球遊技機
JP4432029B2 (ja) 遊技機
JP2014094041A (ja) 遊技機
JP4854069B2 (ja) 遊技装置
JP2005102935A (ja) パチンコ遊技機
JPH1066761A (ja) 遊技機
JP2002045525A (ja) 遊技機
JP2002045520A (ja) 遊技機
JP2004073541A (ja) 遊技機
JP2022001094A5 (ja)
JP5017209B2 (ja) 遊技機
JP2020141984A5 (ja)
JP2010094330A (ja) 遊技機及び遊技システム
JP2010136912A (ja) 遊技機
JP2001300003A (ja) 対話型遊技機および遊技機制御方法
JP2009279258A (ja) 遊技機
JP5285047B2 (ja) ぱちんこ遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090427

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091210

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160108

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees