JP2005073306A - 自励式変換器の制御方式 - Google Patents
自励式変換器の制御方式 Download PDFInfo
- Publication number
- JP2005073306A JP2005073306A JP2003208404A JP2003208404A JP2005073306A JP 2005073306 A JP2005073306 A JP 2005073306A JP 2003208404 A JP2003208404 A JP 2003208404A JP 2003208404 A JP2003208404 A JP 2003208404A JP 2005073306 A JP2005073306 A JP 2005073306A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- converter
- voltage
- command value
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】系統電圧の不平衡時に変換器出力電力の脈動を抑制したい。
【解決手段】連系点の交流系統電圧及び変換器の出力電流を取込んで正相及び逆相の各電圧値・電流値からなる信号を作成する３相−２相変換部と、前記３相−２相変換部からの電圧値及び上位制御系からの電流指令値をもとに下記正相及び逆相の各電流指令値を生成する電流指令値生成部と、前記３相−２相変換部からの電圧値・電流値からなる信号を入力すると共に、前記電流指令値生成部からの電流指令値を入力し、前記電流指令値に相当する電圧指令値を生成する電圧指令値演算部と、前記生成された正相及び逆相の電圧指令値を３相変換する２相−３相変換部とを備えた。
記
【選択図】図１
【解決手段】連系点の交流系統電圧及び変換器の出力電流を取込んで正相及び逆相の各電圧値・電流値からなる信号を作成する３相−２相変換部と、前記３相−２相変換部からの電圧値及び上位制御系からの電流指令値をもとに下記正相及び逆相の各電流指令値を生成する電流指令値生成部と、前記３相−２相変換部からの電圧値・電流値からなる信号を入力すると共に、前記電流指令値生成部からの電流指令値を入力し、前記電流指令値に相当する電圧指令値を生成する電圧指令値演算部と、前記生成された正相及び逆相の電圧指令値を３相変換する２相−３相変換部とを備えた。
記
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は３相交流系統電圧が平衡時及び不平衡時において、これに連系した自励式変換器の出力する有効又は無効電力を一定に制御することの可能な自励式変換器の制御方式に関する。
【０００２】
【従来の技術】
系統連系用自励式変換器の制御系は、変換器が接続される連系点の交流系統電圧が三相平衡である条件で設計されている。従って事故等により交流系統電圧が不平衡となると、変換器の出力電流・電力も不平衡となり、これに対する対策には各種のものが提案されている。
【０００３】
上記による変換器出力の不平衡を補償方法として、２倍の周波数で変動する逆相電流分を高速の電流フィードバック制御系により抑制し、逆相電流分を流さない方法や、変換器出力電流を正相分と逆相分とに分離すると共に、各々をフィードバックし、制御出力となる変換器出力電圧の正相分に逆相分を重畳する方式がある。前者の方法は、大擾乱時における動作の安定性は保障されず、後者の方法では、変換器出力電流の正相，逆相分の抽出の際に、各々逆相，正相分に由来する系統周波数の２倍の周波数の振動が含まれるため、移動平均や遅延回路を用いてこれを抑制するようにしている。
【０００４】
従来技術の概要のみを図５の特開２０００−１１６１４８号公報によって説明する。
先ず３相−２相変換手段によって電圧値検出手段により検出された３相の電圧値Ｖａ，Ｖｂ，Ｖｃを正相用α−β変換手段５１１によって直交する２軸（α，β）に対応する成分Ｖα，Ｖβへ変換し、位相シフタ５１２，加算手段５１３を介して導出し、前記各成分Ｖα，Ｖβを係数回路５１４にて夫々正相成分Ｖｐα，Ｖｐβと逆相成分Ｖｎα，Ｖｎβとに分離する。
【０００５】
そして正相用ｄ−ｑ変換手段５１５によりα−β軸における正相成分のベクトルＶｐα，Ｖｐβを位相θだけ正相の回転方向と同一の方向に回転させ、同期回転座標系における正相成分Ｖｐｄ，Ｖｐｑを生成し出力する。 逆相成分については、正相成分の制御で用いた位相θを符号反転したものを逆相の位相として、同様にしてＶｎｄ，Ｖｎｑを出力する。なお５１６はＰＬＬ回路であり、系統電圧の位相を検出しており、系統電圧が３相平衡の時は、正相電圧の位相を検出し、不平衡の時は、逆相分の影響が入った正相分の位相を検出することとなる。
【０００６】
【発明が解決しようとする課題】
上記従来装置において、不平衡の度合いが小さい時は、系統連系用自励式変換器の出力をほぼ三相平衡化させることは可能であるが、この時連系点の交流電圧に含まれる逆相分と変換器の出力する正相分の干渉により、変換器の出力電力は、基本周波数の２倍の周波数で脈動する成分が重畳する。即ち、上記制御は変換器出力電圧に逆相電圧を重畳することに相当するが、逆相電圧の補償だけでは、正相成分の出力電力は一定とすることができるものの、正相分と逆相分を合算したトータルの出力電力の脈動を完全に抑えることはできない。
【０００７】
変換器の出力電力が脈動することは即ち、有効電力出力も脈動するため、直流電圧を一定としても直流電流が脈動することを意味している。変換器の直流電圧は直流コンデンサで平滑にしているが、脈動する直流電流に対して直流コンデンサ電圧の脈動を抑制するためには、大容量の直流コンデンサが必要となる。このことは下記
【非特許文献１】の二章最後に、「変換器直流側のコンデンサは、不平衡補償によって自励式ＳＶＣが逆相出力した際に発生する２倍調波のリップル電流が許容でき、またこれによる直流電圧変動が問題とならないレベルとなるよう選定される。」との記述があることからも明らかである。
【非特許文献１】「不平衡補償機能付き自励式ＳＶＣ制御方式の開発」 江口直也他著，電気学会論文誌Ｄ，Ｖｏｌ．１１４−Ｄ，Ｎｏ．４，ｐｐ．４４４−４５０，１９９４
【０００８】
同時に、正相分の抽出時に不要となる２倍の周波数での脈動成分抑制のための移動平均回路・遅延回路が制御回路に存在することにより、制御の応答性が保てないことが問題となっている。
【０００９】
又、例え検出した電圧及び電流を正相成分と逆相成分とに分離した後に、それらの正相成分及び逆相成分を同期回転座標に変換したとしても、変換装置に対する制御指令に反映しなければ正確な制御にはなり得ない。さらに、従来、電圧の逆相成分の位相検出は行なわれておらず、同期回転座標変換に用いている位相は、正相のものを反転させただけであり、逆相成分の位相を用いていた訳ではない。
【００１０】
本発明は上記課題を解決するためになされたものであり、系統電圧の不平衡時に変換器出力電力の脈動を抑制する自励式変換器の制御方式を提供することを目的としている。
【００１１】
【課題を解決するための手段】
不平衡電圧に対する定電力制御を実現するための制御情報及びパラメータの導出に関して、以下にその骨子を説明する。
不平衡な三相交流電圧の成分として正相・逆相・零相を下記（１）式のように仮定する。
全ての成分をまとめて、ａ，ｂ，ｃ各相の瞬時電圧を表すと（２）式のようになる。
【００１２】
【数１】
【００１３】
【数２】
【００１４】
同様に、電流についても正相・逆相・零相成分でａ，ｂ，ｃ各相の電流は（３）式のように表せる。
三相の電圧・電流に対する瞬時電力は、（４）式より求められる。
ここで、［ＡＢ］ｔ＝ＢｔＡｔより瞬時電力は、（５）式のように正相・逆相・零相の各々の電圧・電流で表わすことができる。
【００１５】
【数３】
【００１６】
【数４】
【００１７】
【数５】
【００１８】
【数６】
【００１９】
【数７】
【００２０】
【数８】
【００２１】
【数９】
【００２２】
【数１０】
【００２３】
【００２４】
【００２５】
【数１１】
【００２６】
【００２７】
【数１２】
【００２８】
【００２９】
【００３０】
【００３１】
変換器の制御は、出力電流指令値を逆相電圧発生時に下記とする
なお、本方式は、有効電力出力の脈動は抑制され、出力は一定化するが、逆相電流を出力することにより、定格電流値を超えることがある。
【００３２】
更に、直流電圧一定の条件の下で、変換器が一定の電力を出力する場合、直流電流すなわち交流出力電流の正相分と逆相分の和が、逆相電圧の発生前後で変化しない制約を設けた場合は、Ｉ１＋Ｉ２＝Ｉ＝ｃｏｎｓｔとなるので、Ｉを指令値としておくと正相・逆相の電流指令値は各々以下のとおりとなる。
すなわち、逆相電圧発生時に、正相電流指令値および逆相電流指令値を変更し、逆相電圧発生前後での有効電力出力（直流電流）を一定にする方式であり、既に上記［００３０］にて述べた通りである。
逆相電圧の有無に係らず、電流を一定にするため、
とする。
【００３３】
【００３４】
【００３５】
上式の正相・逆相電流に応じて変換出力電流指令値を設定することで、変換器出力電力を一定とし、直流側に脈動を生じさせないことが可能となる。
【００３６】
そこで、本発明の請求項１に係る自励式変換器の制御方式は、三相交流系統に直流システムまたは背中合わせにより直流システムを介して交流システムを連系するための変換器であって、変換器が接続される連系点の交流系統電圧及び変換器の出力電流の正相・逆相分の各位相及び振幅を検出し、これらに基づいて変換器の出力電力を制御する自励式変換器の制御方式において、連系点の交流系統電圧及び変換器の出力電流を取込んで正相及び逆相の各電圧値・電流値からなる信号を作成する３相−２相変換部と、前記３相−２相変換部からの電圧値及び上位制御系からの電流指令値をもとに下記正相及び逆相の各電流指令値を生成する電流指令値生成部と、前記３相−２相変換部からの電圧値・電流値からなる信号を入力すると共に、前記電流指令値生成部からの電流指令値を入力し、前記電流指令値に相当する電圧指令値を生成する電圧指令値演算部と、前記生成された正相及び逆相の電圧指令値を３相変換する２相−３相変換部とを備えた。
記
【００３７】
そこで、本発明の請求項２に係る自励式変換器の制御方式は、三相交流系統に直流システムまたは背中合わせにより直流システムを介して交流システムを連系するための変換器であって、変換器が接続される連系点の交流系統電圧及び変換器の出力電流の正相・逆相分の各位相及び振幅を検出し、これらに基づいて変換器の出力電力を制御する自励式変換器の制御方式において、連系点の交流系統電圧及び変換器の出力電流を取込んで正相及び逆相の各電圧値・電流値からなる信号を作成する３相−２相変換部と、前記３相−２相変換部からの電圧値及び上位制御系からの電流指令値をもとに下記正相及び逆相の各電流指令値を生成する電流指令値生成部と、前記３相−２相変換部からの電圧値・電流値からなる信号を入力すると共に、前記電流指令値生成部からの電流指令値を入力し、前記電流指令値に相当する電圧指令値を生成する電圧指令値演算部と、前記生成された正相及び逆相の電圧指令値を３相変換する２相−３相変換部とを備えた。
記
【００３８】
本発明の請求項３に係る自励式変換器の制御方式は、請求項１または２において、３相−２相変換部は、検出された系統電圧値をα軸成分及びβ軸成分に変換するα−β変換部と、前記各α変換成分及びβ変換成分を夫々入力して９０°進み位相とする第１の位相シフタ及び９０°遅れ位相とする第２の位相シフタとを有する正相及び逆相用の各位相シフタと、前記α−β変換部からのα軸成分と前記第２の位相シフタからの出力及び前記β軸成分と前記第１の位相シフタからの出力とを夫々入力して加算する第１，第２の加算手段とを有する正相及び逆相用の各加算手段と、前記第１の加算手段及び第２の加算手段の各出力に対して夫々所定の係数倍する第１の係数回路及び第２の係数回路とを有する正相及び逆相用の各係数回路と、前記第１，第２の各係数回路からの各出力同志の位相差を夫々導出する正相用及び逆相用の各ＰＬＬ回路と、前記各ＰＬＬ回路の位相を入力し前記夫々の位相差だけ前記第１及び第２の係数回路の出力を正相及び逆相の各回転方向に回転させることにより、正相及び逆相の同期回転座標系での値として演算する正相及び逆相用ｄ−ｑ変換手段とを備えた。
【００３９】
本発明の請求項４に係る自励式変換器の制御方式は、請求項３において、各ＰＬＬ回路は、正相・逆相毎に夫々の成分に対して位相追随するように設けることにより、系統電圧の正相分の位相及び逆相分の位相を別々に検出するようにした。
【００４０】
本発明の請求項５に係る自励式変換器の制御方式は、請求項３において、位相シフタによるｄ−ｑ変換についての９０゜遅れ又は進み成分の生成にあたって、ヒルベルト変換手段若しくは基本波成分の１／４サイクルに相当する遅延回路手段を備えた。
【００４１】
【発明の実施の形態】
図１は本発明による自励式変換器の制御方式の実施の形態を示す全体構成図である。図において、１は電力系統、２は変圧器、３は自励式変換器が接続され、更に変換器３の出力端には直流電源またはコンデンサ４が接続されている。
【００４２】
図２は制御部５から電流指令値生成部５５を除いたものの詳細図であり、その符号は図１に対応している。図１，図２において、制御部５は、計器用変成器６及び変流器７を介して３相−２相変換器５１が連系系統に接続されている。５２は電圧指令値演算部、５３は２相−３相変換部であって、その出力は図１においては図示されないＰＷＭ信号発生器を介して変換装置のスイッチング処理がなされる。なお、５４はＰＬＬ回路であって入力電圧の位相検出回路であり、５１〜５４は正相・逆相の各検出部に夫々設けられる。又、５５は電流指令値生成部であって電圧指令値演算部５２に接続されている。
【００４３】
次に全体動作の概要を説明する。先ず連系点の交流系統電圧・電流が３相−２相変換部５１に取込まれ、ここでは入力電圧から正相及び逆相分が分離される。これは系統電圧不平衡時に対処するためのものである。
【００４４】
即ち、不平衡時に系統電圧の正相分並びに逆相分の夫々の位相及び振幅を検出し、これに基づいて出力電流の総和を変更せずに、出力電力を一定とするような正相電圧・逆相電圧指令値を生成するものである。
【００４５】
電流指令値生成部５５では、変換器の出力が基本周波数の２倍の周波数で脈動するのを防止するに際して逆相電圧補償だけでは、逆相補償電流と正相出力電流の干渉により、出力電力の脈動を完全に抑えることができないことに鑑み、電流指令値生成部５５において、正相・逆相の各電流指令値を生成し、この電流指令値を電圧指令値演算部５２へ入力することにより、この指令値に相当する電圧値を出力するようにしている。以上が動作の概要である。
【００４６】
図３は３相−２相変換部の実施の形態を示す図であり、図３において従来方式での３相−２相変換部を説明する図５と同一部分については同一符号を付す。図５との基本的な差異は、逆相検出側（点線で囲った部分）に逆相用α−β変換手段５１７を設けると共に、逆相用ＰＬＬ回路３０を正相用とは別に設けたことである。従って図５では、逆相電圧のｄ軸ｑ軸各成分を、正相分の位相を基準として求めるため、逆相電圧のｄ軸ｑ軸各軸成分は真値とならないが、図３に示す本願の方法では、逆相電圧のｄ軸ｑ軸各軸成分は真値を用いることができる。
【００４７】
次に動作の概要説明をするが、正相検出側（点線で囲った部分の上方に示したもの）と逆相検出側（点線で囲った部分）とは相回転方向が反対方向であることを除き同じであるため、正相検出側のみを説明する。
【００４８】
先ず、連系点から検出された系統電圧値Ｖａ，Ｖｂ，Ｖｃは正相用α−β変換手段５１１に入力し、ここでα軸成分Ｖαｐ０とβ軸成分Ｖβｐ０とに変換される。この変換成分Ｖαｐ０は位相シフタ（９０°進み側）５１２に入力され、Ｖβｐ０は位相シフタ（９０°遅れ側）５１２１に入力される。
【００４９】
加算手段５１３では変換成分Ｖαｐ０とＶβｐ０の９０°遅れとの各出力が入力され、各出力中に含まれる基本波の２倍周波分（すなわち正相分における逆相分による脈動と逆相分における正相分による脈動）が消去される。更に係数回路５１４にて、前記加算手段５１３からの出力が１／２にされて真の正相・逆相分の大きさとされる。加算手段５１３１側では変換成分Ｖαｐ０とＶβｐ０の９０°進みとの各出力との加算であり、前記した５１３側と同じであるため省略する。
【００５０】
又、各係数回路５１４，５１４１の出力は正相用ｄ−ｑ変換手段５１５と正相用ＰＬＬ回路２０に入力される。そして、正相用ｄ−ｑ変換手段５１５と逆相用ｄ−ｑ変換手段との各出力Ｖｐｄ，Ｖｐｑ，Ｖｎｄ，Ｖｎｑが２相−３相変換部にて３相用に変換され、変換器制御部を介してインバータのＰＷＭ制御がなされる。
【００５１】
上記した各指令値に対して制御を実現するためには、正相電圧の位相ωｔと逆相電圧の位相ωｔ＋θが既知でなければならない。このため正相分の位相検出だけではなく、逆相分の位相検出も必要となる。
【００５２】
以下に逆相検出のためのＰＬＬ回路について、位相比較器の部分に関し、その概要を示す。なお、ベースとなっているのは正相分検出型のＰＬＬ回路である。ここで正相分検出のＰＬＬ回路では、以下となっている。
【００５３】
即ち、ａ，ｂ，ｃ相電圧の検出→α，β変換→正相成分変換である。従って、正相用のα−β変換は以下の（２５）式で示され、正相分の算出は以下の（２６）式で示される。
【００５４】
【数１３】
【００５５】
従って、逆相用α−β変換は以下の（２７）式で示され、逆相分の算出は以下の（２８）式で示される。これを逆相電圧成分の入力信号として、ＰＬＬの位相比較器に用いて逆相分の位相検出を行う。
【００５６】
【数１４】
【００５７】
図４は他の実施の形態を示す図であり、図４において図３と同一機能部分については同一符号を付して説明を省略する。図４の構成上の特徴点は、図３の位相シフタ５１２に代えてヒルベルト変換手段を用いたことであり、その他は図３と同様である。本実施の形態によれば遅延回路を用いる場合に比べ高速応答が可能となり、系統周波数変化に対してもロバストとなる。
【００５８】
図６は従来型制御系の制御応答波形図を示す。時刻３００ｍｓ（Ａ）にて（イ）に示される系統電圧逆相分の発生時を示し、この時（ロ）に示される変換器出力電流の脈動が現われ、（ニ）に示されるように、出力電力有効分及び無効分のいずれもが脈動し、（ホ）に示す変換器出力電流瞬時値がアンバランスとなっていることを示す。さらに、時刻５００ｍｓ（Ｂ）にてＩＤ指令値を０．０→０．９ｐｕと変更し、時刻７００ｍｓ（Ｃ）にてＩＱ指令値を０．０→−０．５ｐｕと変更しているが、（ニ）の脈動、（ホ）のアンバランスは継続している。
【００５９】
この場合は電流検出も正相回転のｄ−ｑ変換のみであるため、逆相電圧が含まれる場合は電流の正相分のみを制御するものである。従って逆相電圧との間で干渉し、満足な電流制御能力が得られない。
【００６０】
図７は正相分検出制御の場合であって、逆相補償なしの場合の制御応答波形図を示す。時刻３００ｍｓ（Ａ）にて（イ）が系統電圧逆相分発生を示し、この時（ロ）に示されるように変換器出力電流正相分には殆ど変化はない。しかし（ハ）に示されるように、変換器が正相電圧成分のみを出力することによって流れる変換器出力電流の逆相分が、一部振動して現われ、（ニ）に示すように変換器出力電力有効分及び無効分に脈動が現われ、（ホ）に示されるように直流側に現れる変換器出力電流瞬時値に脈動が現われる。即ち、正相電流の脈動は抑制されるが、逆相電流はむしろ大きくなり、出力電力の振動も大きくなる。さらに、時刻５００ｍｓ（Ｂ）にてＩＤ指令値を０．０→０．９ｐｕと変更し、時刻７００ｍｓ（Ｃ）にてＩＱ指令値を０．０→−０．５ｐｕと変更しても同様である。
【００６１】
図８は正相分逆相分検出制御で、逆相補償があり、逆相電圧発生時に逆相電流指令値のみ変更する場合の制御応答波形図を示しており、本願発明の請求項１に相当する。時刻３００ｍｓ（Ａ）にて（イ）が系統電圧逆相発生を示し、この時（ロ）に示されるように変換器出力電流正相分は殆ど脈動することはなく、さらに、時刻５００ｍｓ（Ｂ）にてＩＤ指令値を０．０→０．９ｐｕと変更し、時刻７００ｍｓ（Ｃ）にてＩＱ指令値を０．０→−０．５ｐｕと変更しても、指令値に追従する。又、（ハ）に示されるように、変換器出力電流逆相分には正相電流指令値変更時に振動が現われるが速やかに一定となる。又、（ニ）に示されるように変換器出力電力有効分は脈動がなくなる。但し、無効分の脈動は残るが、これはα相β相間で交換されるため、直流側の電力変動としては現れない。その結果（ホ）に示すように、変換器出力交流電流は不平衡となるが、連系点電圧の不平衡成分との相乗効果により、出力電力有効分の脈動が抑制される。但し、逆相電圧発生時に逆相電流分の電流が増加し、全体として電流が定格値を超過することがあるため、制御指令値に何らかの制限回路を付加する必要がある。
【００６２】
図９は正相分・逆相分検出制御で、逆相補償があり、正相逆相ともに指令値を変更する場合、つまり、本願発明の請求項２に相当する制御応答波形図である。時刻３００ｍｓ（Ａ）にて（イ）が系統電圧逆相発生を示し、逆相電圧が０．１ｐｕ重畳していることがわかる。この時（ロ）に示されるように変換器出力電流α相分は殆ど脈動することはなく、さらに、時刻５００ｍｓ（Ｂ）にてＩＤ指令値を０．０→０．９ｐｕと変更し、時刻７００ｍｓ（Ｃ）にてＩＱ指令値を０．０→−０．５ｐｕと変更しても、電流指令値に追従する。又、（ハ）に示されるように変換器出力電流逆相分は正相電流指令値変更時に若干振動が現われるが、制御により速やかに一定化している。（ニ）に示されるように、変換器出力電力有効分には変化がないが、無効分に脈動が現われる。その結果、（ホ）に示すように、変換器出力電流は不平衡となる。しかし、本願の請求項２の制御方法は逆相電圧発生時に直流電流を一定とする条件であるため、出力電力を一定とでき、予め定格値内に収めることが可能である。
【００６３】
図１０は正相分・逆相分検出のＰＬＬ回路の制御応答波形図を示す。図１０において、（イ）は三相交流系統電圧瞬時値、（ロ），（ハ）が従来装置と共通である正相分検出のＰＬＬ回路の動作を示している。なお、（ロ）は正相ＰＬＬ回路の出力位相であり、（ハ）は正相ＰＬＬ回路の位相検出誤差である。先ず４００ｍｓ（Ａ）において、正相電圧位相が（＋３°）急変し、５００ｍｓ（Ｂ）で逆相電圧が発生し、更に７００ｍｓ（Ｃ）で正相電圧位相が（−３°）急変した場合について説明する。
【００６４】
上記制御時に正相分検出ＰＬＬ回路は、（ハ）の矢印に示されるように正相電圧位相急変時（Ａ）に正相の検出誤差が瞬時に大となり、又、逆相電圧発生時（Ｂ）に再度誤差が出現し、更に正相電圧位相急変時（Ｃ）に再々度誤差が出現して、その後、追従している。
【００６５】
本発明では（ニ），（ホ）に示す逆相分検出のＰＬＬ回路を設けたことにより、（ニ）の矢印の逆相電圧発生（５００ｍｓ（Ｂ））を逆相ＰＬＬ回路が検出し、直ちに追従させることができる。なお（ニ）は逆相ＰＬＬ回路の位相出力波形であり、（ホ）は逆相位相ＰＬＬ回路の位相検出誤差であり、（ホ）は逆相ＰＬＬ回路の位相検出誤差であり、（ホ）においては５００ｍｓ（Ｂ）以前では逆相電圧が発生していないため、逆相分検出用ＰＬＬのＶＣＯはフリーランしており位相が不定になっている。即ち、正相分検出用のＰＬＬ回路とは別に（ニ）の矢印に示されるように、５００ｍｓ（Ｂ）の逆相電圧発生とともに逆相分検出ＰＬＬ回路が動作し、逆相位相を検出し、更に７００ｍｓ（Ｃ）での正相電圧位相の急変の影響を最小限にとどめている。従って、逆相検出ＰＬＬ回路は、正相と独立して、逆相の位相を検出することができる。
【００６６】
【発明の効果】
以上説明したように、本発明によれば変換器の接続される交流系統電圧の正相分，逆相分の夫々の位相及び振幅を検出し、これに基づいて変換器出力電流を制御するようにしたので、系統電圧が不平衡であっても、変換器の出力する電力を脈動分を含まずかつ一定に制御することができる。即ち、系統状態にかかわらず出力電力を一定とするような正相電圧，逆相電圧指令値を生成するものであるため、直流側に現われる電力の脈動を抑制でき、脈動補償用の直流コンデンサの容量を低減することができると共に、連系点電圧が不平衡の状態においても所期の電力を一定に出力することが可能である。以上の効果は、系統連系用自励式変換器のみでなく、出力電力をほぼ０と考えればＳＴＡＴＣＯＭの直流コンデンサの容量を低減することができ、インバータによりモータを駆動する場合、モータトルクの脈動を抑制することができる。
【図面の簡単な説明】
【図１】本発明による自励式変換器の制御方式を示す全体構成図
【図２】図１に示す制御部の電流指令値生成部を除いた詳細図
【図３】３相−２相変換部の実施の形態を示す図
【図４】３相−２相変換部の他の実施の形態を示す図
【図５】従来方式での３相−２相変換部を説明する図
【図６】従来型制御系の制御応答波形図
【図７】従来型制御系である正相分検出制御で逆相補償なしの場合の制御応答波形図
【図８】従来型制御系である正相分逆相分検出制御で逆相補償があり、逆相指令のみ変更する場合の制御応答波形図
【図９】本願発明のもの、つまり正相分検出制御で、逆相補償があり、正相逆相ともに指令値を変更する場合の制御応答波形図
【図１０】正相分・逆相分検出のＰＬＬ回路の制御応答波形図
【符号の説明】
１ 電力系統
２ 変圧器
３ 変換装置
４ 直流電源またはコンデンサ
５ 制御部
５１ ３相−２相変換部
５２ 電圧指令値演算部
５３ ２相−３相変換部
５４，５１６ ＰＬＬ回路
５５ 電流指令値生成部
２０ 正相用ＰＬＬ回路
３０ 逆相用ＰＬＬ回路
４０ ヒルベルト変換手段
５１１ 正相用α−β変換手段
５１２，５１２１ 位相シフタ
５１３，５１３１ 加算手段
５１４，５１４１ 係数回路
５１５ 正相用ｄ−ｑ変換部
５１６ 逆相用α−β変換手段
【発明の属する技術分野】
本発明は３相交流系統電圧が平衡時及び不平衡時において、これに連系した自励式変換器の出力する有効又は無効電力を一定に制御することの可能な自励式変換器の制御方式に関する。
【０００２】
【従来の技術】
系統連系用自励式変換器の制御系は、変換器が接続される連系点の交流系統電圧が三相平衡である条件で設計されている。従って事故等により交流系統電圧が不平衡となると、変換器の出力電流・電力も不平衡となり、これに対する対策には各種のものが提案されている。
【０００３】
上記による変換器出力の不平衡を補償方法として、２倍の周波数で変動する逆相電流分を高速の電流フィードバック制御系により抑制し、逆相電流分を流さない方法や、変換器出力電流を正相分と逆相分とに分離すると共に、各々をフィードバックし、制御出力となる変換器出力電圧の正相分に逆相分を重畳する方式がある。前者の方法は、大擾乱時における動作の安定性は保障されず、後者の方法では、変換器出力電流の正相，逆相分の抽出の際に、各々逆相，正相分に由来する系統周波数の２倍の周波数の振動が含まれるため、移動平均や遅延回路を用いてこれを抑制するようにしている。
【０００４】
従来技術の概要のみを図５の特開２０００−１１６１４８号公報によって説明する。
先ず３相−２相変換手段によって電圧値検出手段により検出された３相の電圧値Ｖａ，Ｖｂ，Ｖｃを正相用α−β変換手段５１１によって直交する２軸（α，β）に対応する成分Ｖα，Ｖβへ変換し、位相シフタ５１２，加算手段５１３を介して導出し、前記各成分Ｖα，Ｖβを係数回路５１４にて夫々正相成分Ｖｐα，Ｖｐβと逆相成分Ｖｎα，Ｖｎβとに分離する。
【０００５】
そして正相用ｄ−ｑ変換手段５１５によりα−β軸における正相成分のベクトルＶｐα，Ｖｐβを位相θだけ正相の回転方向と同一の方向に回転させ、同期回転座標系における正相成分Ｖｐｄ，Ｖｐｑを生成し出力する。 逆相成分については、正相成分の制御で用いた位相θを符号反転したものを逆相の位相として、同様にしてＶｎｄ，Ｖｎｑを出力する。なお５１６はＰＬＬ回路であり、系統電圧の位相を検出しており、系統電圧が３相平衡の時は、正相電圧の位相を検出し、不平衡の時は、逆相分の影響が入った正相分の位相を検出することとなる。
【０００６】
【発明が解決しようとする課題】
上記従来装置において、不平衡の度合いが小さい時は、系統連系用自励式変換器の出力をほぼ三相平衡化させることは可能であるが、この時連系点の交流電圧に含まれる逆相分と変換器の出力する正相分の干渉により、変換器の出力電力は、基本周波数の２倍の周波数で脈動する成分が重畳する。即ち、上記制御は変換器出力電圧に逆相電圧を重畳することに相当するが、逆相電圧の補償だけでは、正相成分の出力電力は一定とすることができるものの、正相分と逆相分を合算したトータルの出力電力の脈動を完全に抑えることはできない。
【０００７】
変換器の出力電力が脈動することは即ち、有効電力出力も脈動するため、直流電圧を一定としても直流電流が脈動することを意味している。変換器の直流電圧は直流コンデンサで平滑にしているが、脈動する直流電流に対して直流コンデンサ電圧の脈動を抑制するためには、大容量の直流コンデンサが必要となる。このことは下記
【非特許文献１】の二章最後に、「変換器直流側のコンデンサは、不平衡補償によって自励式ＳＶＣが逆相出力した際に発生する２倍調波のリップル電流が許容でき、またこれによる直流電圧変動が問題とならないレベルとなるよう選定される。」との記述があることからも明らかである。
【非特許文献１】「不平衡補償機能付き自励式ＳＶＣ制御方式の開発」 江口直也他著，電気学会論文誌Ｄ，Ｖｏｌ．１１４−Ｄ，Ｎｏ．４，ｐｐ．４４４−４５０，１９９４
【０００８】
同時に、正相分の抽出時に不要となる２倍の周波数での脈動成分抑制のための移動平均回路・遅延回路が制御回路に存在することにより、制御の応答性が保てないことが問題となっている。
【０００９】
又、例え検出した電圧及び電流を正相成分と逆相成分とに分離した後に、それらの正相成分及び逆相成分を同期回転座標に変換したとしても、変換装置に対する制御指令に反映しなければ正確な制御にはなり得ない。さらに、従来、電圧の逆相成分の位相検出は行なわれておらず、同期回転座標変換に用いている位相は、正相のものを反転させただけであり、逆相成分の位相を用いていた訳ではない。
【００１０】
本発明は上記課題を解決するためになされたものであり、系統電圧の不平衡時に変換器出力電力の脈動を抑制する自励式変換器の制御方式を提供することを目的としている。
【００１１】
【課題を解決するための手段】
不平衡電圧に対する定電力制御を実現するための制御情報及びパラメータの導出に関して、以下にその骨子を説明する。
不平衡な三相交流電圧の成分として正相・逆相・零相を下記（１）式のように仮定する。
全ての成分をまとめて、ａ，ｂ，ｃ各相の瞬時電圧を表すと（２）式のようになる。
【００１２】
【数１】
【数２】
同様に、電流についても正相・逆相・零相成分でａ，ｂ，ｃ各相の電流は（３）式のように表せる。
三相の電圧・電流に対する瞬時電力は、（４）式より求められる。
ここで、［ＡＢ］ｔ＝ＢｔＡｔより瞬時電力は、（５）式のように正相・逆相・零相の各々の電圧・電流で表わすことができる。
【００１５】
【数３】
【数４】
【数５】
【数６】
【数７】
【数８】
【数９】
【数１０】
【数１２】
変換器の制御は、出力電流指令値を逆相電圧発生時に下記とする
【００３２】
更に、直流電圧一定の条件の下で、変換器が一定の電力を出力する場合、直流電流すなわち交流出力電流の正相分と逆相分の和が、逆相電圧の発生前後で変化しない制約を設けた場合は、Ｉ１＋Ｉ２＝Ｉ＝ｃｏｎｓｔとなるので、Ｉを指令値としておくと正相・逆相の電流指令値は各々以下のとおりとなる。
すなわち、逆相電圧発生時に、正相電流指令値および逆相電流指令値を変更し、逆相電圧発生前後での有効電力出力（直流電流）を一定にする方式であり、既に上記［００３０］にて述べた通りである。
逆相電圧の有無に係らず、電流を一定にするため、
【００３３】
上式の正相・逆相電流に応じて変換出力電流指令値を設定することで、変換器出力電力を一定とし、直流側に脈動を生じさせないことが可能となる。
【００３６】
そこで、本発明の請求項１に係る自励式変換器の制御方式は、三相交流系統に直流システムまたは背中合わせにより直流システムを介して交流システムを連系するための変換器であって、変換器が接続される連系点の交流系統電圧及び変換器の出力電流の正相・逆相分の各位相及び振幅を検出し、これらに基づいて変換器の出力電力を制御する自励式変換器の制御方式において、連系点の交流系統電圧及び変換器の出力電流を取込んで正相及び逆相の各電圧値・電流値からなる信号を作成する３相−２相変換部と、前記３相−２相変換部からの電圧値及び上位制御系からの電流指令値をもとに下記正相及び逆相の各電流指令値を生成する電流指令値生成部と、前記３相−２相変換部からの電圧値・電流値からなる信号を入力すると共に、前記電流指令値生成部からの電流指令値を入力し、前記電流指令値に相当する電圧指令値を生成する電圧指令値演算部と、前記生成された正相及び逆相の電圧指令値を３相変換する２相−３相変換部とを備えた。
記
そこで、本発明の請求項２に係る自励式変換器の制御方式は、三相交流系統に直流システムまたは背中合わせにより直流システムを介して交流システムを連系するための変換器であって、変換器が接続される連系点の交流系統電圧及び変換器の出力電流の正相・逆相分の各位相及び振幅を検出し、これらに基づいて変換器の出力電力を制御する自励式変換器の制御方式において、連系点の交流系統電圧及び変換器の出力電流を取込んで正相及び逆相の各電圧値・電流値からなる信号を作成する３相−２相変換部と、前記３相−２相変換部からの電圧値及び上位制御系からの電流指令値をもとに下記正相及び逆相の各電流指令値を生成する電流指令値生成部と、前記３相−２相変換部からの電圧値・電流値からなる信号を入力すると共に、前記電流指令値生成部からの電流指令値を入力し、前記電流指令値に相当する電圧指令値を生成する電圧指令値演算部と、前記生成された正相及び逆相の電圧指令値を３相変換する２相−３相変換部とを備えた。
記
本発明の請求項３に係る自励式変換器の制御方式は、請求項１または２において、３相−２相変換部は、検出された系統電圧値をα軸成分及びβ軸成分に変換するα−β変換部と、前記各α変換成分及びβ変換成分を夫々入力して９０°進み位相とする第１の位相シフタ及び９０°遅れ位相とする第２の位相シフタとを有する正相及び逆相用の各位相シフタと、前記α−β変換部からのα軸成分と前記第２の位相シフタからの出力及び前記β軸成分と前記第１の位相シフタからの出力とを夫々入力して加算する第１，第２の加算手段とを有する正相及び逆相用の各加算手段と、前記第１の加算手段及び第２の加算手段の各出力に対して夫々所定の係数倍する第１の係数回路及び第２の係数回路とを有する正相及び逆相用の各係数回路と、前記第１，第２の各係数回路からの各出力同志の位相差を夫々導出する正相用及び逆相用の各ＰＬＬ回路と、前記各ＰＬＬ回路の位相を入力し前記夫々の位相差だけ前記第１及び第２の係数回路の出力を正相及び逆相の各回転方向に回転させることにより、正相及び逆相の同期回転座標系での値として演算する正相及び逆相用ｄ−ｑ変換手段とを備えた。
【００３９】
本発明の請求項４に係る自励式変換器の制御方式は、請求項３において、各ＰＬＬ回路は、正相・逆相毎に夫々の成分に対して位相追随するように設けることにより、系統電圧の正相分の位相及び逆相分の位相を別々に検出するようにした。
【００４０】
本発明の請求項５に係る自励式変換器の制御方式は、請求項３において、位相シフタによるｄ−ｑ変換についての９０゜遅れ又は進み成分の生成にあたって、ヒルベルト変換手段若しくは基本波成分の１／４サイクルに相当する遅延回路手段を備えた。
【００４１】
【発明の実施の形態】
図１は本発明による自励式変換器の制御方式の実施の形態を示す全体構成図である。図において、１は電力系統、２は変圧器、３は自励式変換器が接続され、更に変換器３の出力端には直流電源またはコンデンサ４が接続されている。
【００４２】
図２は制御部５から電流指令値生成部５５を除いたものの詳細図であり、その符号は図１に対応している。図１，図２において、制御部５は、計器用変成器６及び変流器７を介して３相−２相変換器５１が連系系統に接続されている。５２は電圧指令値演算部、５３は２相−３相変換部であって、その出力は図１においては図示されないＰＷＭ信号発生器を介して変換装置のスイッチング処理がなされる。なお、５４はＰＬＬ回路であって入力電圧の位相検出回路であり、５１〜５４は正相・逆相の各検出部に夫々設けられる。又、５５は電流指令値生成部であって電圧指令値演算部５２に接続されている。
【００４３】
次に全体動作の概要を説明する。先ず連系点の交流系統電圧・電流が３相−２相変換部５１に取込まれ、ここでは入力電圧から正相及び逆相分が分離される。これは系統電圧不平衡時に対処するためのものである。
【００４４】
即ち、不平衡時に系統電圧の正相分並びに逆相分の夫々の位相及び振幅を検出し、これに基づいて出力電流の総和を変更せずに、出力電力を一定とするような正相電圧・逆相電圧指令値を生成するものである。
【００４５】
電流指令値生成部５５では、変換器の出力が基本周波数の２倍の周波数で脈動するのを防止するに際して逆相電圧補償だけでは、逆相補償電流と正相出力電流の干渉により、出力電力の脈動を完全に抑えることができないことに鑑み、電流指令値生成部５５において、正相・逆相の各電流指令値を生成し、この電流指令値を電圧指令値演算部５２へ入力することにより、この指令値に相当する電圧値を出力するようにしている。以上が動作の概要である。
【００４６】
図３は３相−２相変換部の実施の形態を示す図であり、図３において従来方式での３相−２相変換部を説明する図５と同一部分については同一符号を付す。図５との基本的な差異は、逆相検出側（点線で囲った部分）に逆相用α−β変換手段５１７を設けると共に、逆相用ＰＬＬ回路３０を正相用とは別に設けたことである。従って図５では、逆相電圧のｄ軸ｑ軸各成分を、正相分の位相を基準として求めるため、逆相電圧のｄ軸ｑ軸各軸成分は真値とならないが、図３に示す本願の方法では、逆相電圧のｄ軸ｑ軸各軸成分は真値を用いることができる。
【００４７】
次に動作の概要説明をするが、正相検出側（点線で囲った部分の上方に示したもの）と逆相検出側（点線で囲った部分）とは相回転方向が反対方向であることを除き同じであるため、正相検出側のみを説明する。
【００４８】
先ず、連系点から検出された系統電圧値Ｖａ，Ｖｂ，Ｖｃは正相用α−β変換手段５１１に入力し、ここでα軸成分Ｖαｐ０とβ軸成分Ｖβｐ０とに変換される。この変換成分Ｖαｐ０は位相シフタ（９０°進み側）５１２に入力され、Ｖβｐ０は位相シフタ（９０°遅れ側）５１２１に入力される。
【００４９】
加算手段５１３では変換成分Ｖαｐ０とＶβｐ０の９０°遅れとの各出力が入力され、各出力中に含まれる基本波の２倍周波分（すなわち正相分における逆相分による脈動と逆相分における正相分による脈動）が消去される。更に係数回路５１４にて、前記加算手段５１３からの出力が１／２にされて真の正相・逆相分の大きさとされる。加算手段５１３１側では変換成分Ｖαｐ０とＶβｐ０の９０°進みとの各出力との加算であり、前記した５１３側と同じであるため省略する。
【００５０】
又、各係数回路５１４，５１４１の出力は正相用ｄ−ｑ変換手段５１５と正相用ＰＬＬ回路２０に入力される。そして、正相用ｄ−ｑ変換手段５１５と逆相用ｄ−ｑ変換手段との各出力Ｖｐｄ，Ｖｐｑ，Ｖｎｄ，Ｖｎｑが２相−３相変換部にて３相用に変換され、変換器制御部を介してインバータのＰＷＭ制御がなされる。
【００５１】
上記した各指令値に対して制御を実現するためには、正相電圧の位相ωｔと逆相電圧の位相ωｔ＋θが既知でなければならない。このため正相分の位相検出だけではなく、逆相分の位相検出も必要となる。
【００５２】
以下に逆相検出のためのＰＬＬ回路について、位相比較器の部分に関し、その概要を示す。なお、ベースとなっているのは正相分検出型のＰＬＬ回路である。ここで正相分検出のＰＬＬ回路では、以下となっている。
【００５３】
即ち、ａ，ｂ，ｃ相電圧の検出→α，β変換→正相成分変換である。従って、正相用のα−β変換は以下の（２５）式で示され、正相分の算出は以下の（２６）式で示される。
【００５４】
【数１３】
従って、逆相用α−β変換は以下の（２７）式で示され、逆相分の算出は以下の（２８）式で示される。これを逆相電圧成分の入力信号として、ＰＬＬの位相比較器に用いて逆相分の位相検出を行う。
【００５６】
【数１４】
図４は他の実施の形態を示す図であり、図４において図３と同一機能部分については同一符号を付して説明を省略する。図４の構成上の特徴点は、図３の位相シフタ５１２に代えてヒルベルト変換手段を用いたことであり、その他は図３と同様である。本実施の形態によれば遅延回路を用いる場合に比べ高速応答が可能となり、系統周波数変化に対してもロバストとなる。
【００５８】
図６は従来型制御系の制御応答波形図を示す。時刻３００ｍｓ（Ａ）にて（イ）に示される系統電圧逆相分の発生時を示し、この時（ロ）に示される変換器出力電流の脈動が現われ、（ニ）に示されるように、出力電力有効分及び無効分のいずれもが脈動し、（ホ）に示す変換器出力電流瞬時値がアンバランスとなっていることを示す。さらに、時刻５００ｍｓ（Ｂ）にてＩＤ指令値を０．０→０．９ｐｕと変更し、時刻７００ｍｓ（Ｃ）にてＩＱ指令値を０．０→−０．５ｐｕと変更しているが、（ニ）の脈動、（ホ）のアンバランスは継続している。
【００５９】
この場合は電流検出も正相回転のｄ−ｑ変換のみであるため、逆相電圧が含まれる場合は電流の正相分のみを制御するものである。従って逆相電圧との間で干渉し、満足な電流制御能力が得られない。
【００６０】
図７は正相分検出制御の場合であって、逆相補償なしの場合の制御応答波形図を示す。時刻３００ｍｓ（Ａ）にて（イ）が系統電圧逆相分発生を示し、この時（ロ）に示されるように変換器出力電流正相分には殆ど変化はない。しかし（ハ）に示されるように、変換器が正相電圧成分のみを出力することによって流れる変換器出力電流の逆相分が、一部振動して現われ、（ニ）に示すように変換器出力電力有効分及び無効分に脈動が現われ、（ホ）に示されるように直流側に現れる変換器出力電流瞬時値に脈動が現われる。即ち、正相電流の脈動は抑制されるが、逆相電流はむしろ大きくなり、出力電力の振動も大きくなる。さらに、時刻５００ｍｓ（Ｂ）にてＩＤ指令値を０．０→０．９ｐｕと変更し、時刻７００ｍｓ（Ｃ）にてＩＱ指令値を０．０→−０．５ｐｕと変更しても同様である。
【００６１】
図８は正相分逆相分検出制御で、逆相補償があり、逆相電圧発生時に逆相電流指令値のみ変更する場合の制御応答波形図を示しており、本願発明の請求項１に相当する。時刻３００ｍｓ（Ａ）にて（イ）が系統電圧逆相発生を示し、この時（ロ）に示されるように変換器出力電流正相分は殆ど脈動することはなく、さらに、時刻５００ｍｓ（Ｂ）にてＩＤ指令値を０．０→０．９ｐｕと変更し、時刻７００ｍｓ（Ｃ）にてＩＱ指令値を０．０→−０．５ｐｕと変更しても、指令値に追従する。又、（ハ）に示されるように、変換器出力電流逆相分には正相電流指令値変更時に振動が現われるが速やかに一定となる。又、（ニ）に示されるように変換器出力電力有効分は脈動がなくなる。但し、無効分の脈動は残るが、これはα相β相間で交換されるため、直流側の電力変動としては現れない。その結果（ホ）に示すように、変換器出力交流電流は不平衡となるが、連系点電圧の不平衡成分との相乗効果により、出力電力有効分の脈動が抑制される。但し、逆相電圧発生時に逆相電流分の電流が増加し、全体として電流が定格値を超過することがあるため、制御指令値に何らかの制限回路を付加する必要がある。
【００６２】
図９は正相分・逆相分検出制御で、逆相補償があり、正相逆相ともに指令値を変更する場合、つまり、本願発明の請求項２に相当する制御応答波形図である。時刻３００ｍｓ（Ａ）にて（イ）が系統電圧逆相発生を示し、逆相電圧が０．１ｐｕ重畳していることがわかる。この時（ロ）に示されるように変換器出力電流α相分は殆ど脈動することはなく、さらに、時刻５００ｍｓ（Ｂ）にてＩＤ指令値を０．０→０．９ｐｕと変更し、時刻７００ｍｓ（Ｃ）にてＩＱ指令値を０．０→−０．５ｐｕと変更しても、電流指令値に追従する。又、（ハ）に示されるように変換器出力電流逆相分は正相電流指令値変更時に若干振動が現われるが、制御により速やかに一定化している。（ニ）に示されるように、変換器出力電力有効分には変化がないが、無効分に脈動が現われる。その結果、（ホ）に示すように、変換器出力電流は不平衡となる。しかし、本願の請求項２の制御方法は逆相電圧発生時に直流電流を一定とする条件であるため、出力電力を一定とでき、予め定格値内に収めることが可能である。
【００６３】
図１０は正相分・逆相分検出のＰＬＬ回路の制御応答波形図を示す。図１０において、（イ）は三相交流系統電圧瞬時値、（ロ），（ハ）が従来装置と共通である正相分検出のＰＬＬ回路の動作を示している。なお、（ロ）は正相ＰＬＬ回路の出力位相であり、（ハ）は正相ＰＬＬ回路の位相検出誤差である。先ず４００ｍｓ（Ａ）において、正相電圧位相が（＋３°）急変し、５００ｍｓ（Ｂ）で逆相電圧が発生し、更に７００ｍｓ（Ｃ）で正相電圧位相が（−３°）急変した場合について説明する。
【００６４】
上記制御時に正相分検出ＰＬＬ回路は、（ハ）の矢印に示されるように正相電圧位相急変時（Ａ）に正相の検出誤差が瞬時に大となり、又、逆相電圧発生時（Ｂ）に再度誤差が出現し、更に正相電圧位相急変時（Ｃ）に再々度誤差が出現して、その後、追従している。
【００６５】
本発明では（ニ），（ホ）に示す逆相分検出のＰＬＬ回路を設けたことにより、（ニ）の矢印の逆相電圧発生（５００ｍｓ（Ｂ））を逆相ＰＬＬ回路が検出し、直ちに追従させることができる。なお（ニ）は逆相ＰＬＬ回路の位相出力波形であり、（ホ）は逆相位相ＰＬＬ回路の位相検出誤差であり、（ホ）は逆相ＰＬＬ回路の位相検出誤差であり、（ホ）においては５００ｍｓ（Ｂ）以前では逆相電圧が発生していないため、逆相分検出用ＰＬＬのＶＣＯはフリーランしており位相が不定になっている。即ち、正相分検出用のＰＬＬ回路とは別に（ニ）の矢印に示されるように、５００ｍｓ（Ｂ）の逆相電圧発生とともに逆相分検出ＰＬＬ回路が動作し、逆相位相を検出し、更に７００ｍｓ（Ｃ）での正相電圧位相の急変の影響を最小限にとどめている。従って、逆相検出ＰＬＬ回路は、正相と独立して、逆相の位相を検出することができる。
【００６６】
【発明の効果】
以上説明したように、本発明によれば変換器の接続される交流系統電圧の正相分，逆相分の夫々の位相及び振幅を検出し、これに基づいて変換器出力電流を制御するようにしたので、系統電圧が不平衡であっても、変換器の出力する電力を脈動分を含まずかつ一定に制御することができる。即ち、系統状態にかかわらず出力電力を一定とするような正相電圧，逆相電圧指令値を生成するものであるため、直流側に現われる電力の脈動を抑制でき、脈動補償用の直流コンデンサの容量を低減することができると共に、連系点電圧が不平衡の状態においても所期の電力を一定に出力することが可能である。以上の効果は、系統連系用自励式変換器のみでなく、出力電力をほぼ０と考えればＳＴＡＴＣＯＭの直流コンデンサの容量を低減することができ、インバータによりモータを駆動する場合、モータトルクの脈動を抑制することができる。
【図面の簡単な説明】
【図１】本発明による自励式変換器の制御方式を示す全体構成図
【図２】図１に示す制御部の電流指令値生成部を除いた詳細図
【図３】３相−２相変換部の実施の形態を示す図
【図４】３相−２相変換部の他の実施の形態を示す図
【図５】従来方式での３相−２相変換部を説明する図
【図６】従来型制御系の制御応答波形図
【図７】従来型制御系である正相分検出制御で逆相補償なしの場合の制御応答波形図
【図８】従来型制御系である正相分逆相分検出制御で逆相補償があり、逆相指令のみ変更する場合の制御応答波形図
【図９】本願発明のもの、つまり正相分検出制御で、逆相補償があり、正相逆相ともに指令値を変更する場合の制御応答波形図
【図１０】正相分・逆相分検出のＰＬＬ回路の制御応答波形図
【符号の説明】
１ 電力系統
２ 変圧器
３ 変換装置
４ 直流電源またはコンデンサ
５ 制御部
５１ ３相−２相変換部
５２ 電圧指令値演算部
５３ ２相−３相変換部
５４，５１６ ＰＬＬ回路
５５ 電流指令値生成部
２０ 正相用ＰＬＬ回路
３０ 逆相用ＰＬＬ回路
４０ ヒルベルト変換手段
５１１ 正相用α−β変換手段
５１２，５１２１ 位相シフタ
５１３，５１３１ 加算手段
５１４，５１４１ 係数回路
５１５ 正相用ｄ−ｑ変換部
５１６ 逆相用α−β変換手段
Claims (5)
- 三相交流系統に直流システムまたは背中合わせにより直流システムを介して交流システムを連系するための変換器であって、変換器が接続される連系点の交流系統電圧及び変換器の出力電流の正相・逆相分の各位相及び振幅を検出し、これらに基づいて変換器の出力電力を制御する自励式変換器の制御方式において、連系点の交流系統電圧及び変換器の出力電流を取込んで正相及び逆相の各電圧値・電流値からなる信号を作成する３相−２相変換部と、前記３相−２相変換部からの電圧値及び上位制御系からの電流指令値をもとに下記正相及び逆相の各電流指令値を生成する電流指令値生成部と、前記３相−２相変換部からの電圧値・電流値からなる信号を入力すると共に、前記電流指令値生成部からの電流指令値を入力し、前記電流指令値に相当する電圧指令値を生成する電圧指令値演算部と、前記生成された正相及び逆相の電圧指令値を３相変換する２相−３相変換部とを備えたことを特徴とする自励式変換器の制御方式。
記
- 三相交流系統に直流システムまたは背中合わせにより直流システムを介して交流システムを連系するための変換器であって、変換器が接続される連系点の交流系統電圧及び変換器の出力電流の正相・逆相分の各位相及び振幅を検出し、これらに基づいて変換器の出力電力を制御する自励式変換器の制御方式において、連系点の交流系統電圧及び変換器の出力電流を取込んで正相及び逆相の各電圧値・電流値からなる信号を作成する３相−２相変換部と、前記３相−２相変換部からの電圧値及び上位制御系からの電流指令値をもとに下記正相及び逆相の各電流指令値を生成する電流指令値生成部と、前記３相−２相変換部からの電圧値・電流値からなる信号を入力すると共に、前記電流指令値生成部からの電流指令値を入力し、前記電流指令値に相当する電圧指令値を生成する電圧指令値演算部と、前記生成された正相及び逆相の電圧指令値を３相変換する２相−３相変換部とを備えたことを特徴とする自励式変換器の制御方式。
記
- 請求項１または２記載の自励式変換器の制御方式において、３相−２相変換部は、検出された系統電圧値及び変換器出力電流の夫々について、正相及び逆相夫々のα軸成分及びβ軸成分とに変換する正相及び逆相用の各α−β変換部と、正相分については前記正相α変換成分を入力して９０°遅れ位相とする第１の位相シフタ及び前記正相β変換成分を入力して９０°進み位相とする第２の位相シフタとを有する正相用の位相シフタと、逆相分については前記逆相α変換成分を入力して９０°進み位相とする第１の位相シフタ及び前記逆相β変換成分を入力して９０°遅れ位相とする第２の位相シフタとを有する逆相用の位相シフタと、正相及び逆相夫々について前記α−β変換部からのα軸成分と前記第２の位相シフタからの出力及び前記β軸成分と前記第１の位相シフタからの出力とを夫々入力して加算する第１，第２の加算手段とを有する正相及び逆相用の各加算手段と、前記第１の加算手段及び第２の加算手段の各出力に対して夫々所定の係数倍する第１の係数回路及び第２の係数回路とを有する正相及び逆相用の各係数回路と、前記第１，第２の各係数回路からの各出力を入力として正相逆相の位相を夫々導出する正相用及び逆相用の各ＰＬＬ回路と、前記各ＰＬＬ回路の位相を入力し前記夫々の位相分だけ前記第１及び第２の係数回路の出力を正相及び逆相の各回転方向に回転させることにより、正相及び逆相の同期回転座標系での値として演算する正相及び逆相用ｄ−ｑ変換手段とを備えたことを特徴とする自励式変換器の制御方式。
- 請求項３記載の自励式変換器の制御方式において、各ＰＬＬ回路は正相・逆相毎に夫々設けることにより、系統電圧の正相分の位相及び逆相分の位相を別々に検出したことを特徴とする自励式変換器の制御方式。
- 請求項３記載の自励式変換器の制御方式において、位相シフタによる正相逆相それぞれのα、β成分の９０゜遅れ又は進み成分の生成にあたって、ヒルベルト変換手段を備えたことを特徴とする自励式変換器の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003208404A JP4055952B2 (ja) | 2003-08-22 | 2003-08-22 | 自励式変換器の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003208404A JP4055952B2 (ja) | 2003-08-22 | 2003-08-22 | 自励式変換器の制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005073306A true JP2005073306A (ja) | 2005-03-17 |
| JP4055952B2 JP4055952B2 (ja) | 2008-03-05 |
Family
ID=34401698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003208404A Expired - Fee Related JP4055952B2 (ja) | 2003-08-22 | 2003-08-22 | 自励式変換器の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4055952B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013078180A (ja) * | 2011-09-29 | 2013-04-25 | Daihen Corp | 信号処理装置および信号処理方法 |
| US10110111B2 (en) | 2011-09-29 | 2018-10-23 | Daihen Corporation | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system |
| US11527948B2 (en) | 2011-09-29 | 2022-12-13 | Daihen Corporation | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200084A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Ltd | 電力変換装置 |
| JP2000116148A (ja) * | 1998-02-13 | 2000-04-21 | Mitsubishi Electric Corp | 電力変換装置 |
| JP2002354815A (ja) * | 2001-05-29 | 2002-12-06 | Yaskawa Electric Corp | Ｐｗｍサイクロコンバータの入力電流制御方法とｐｗｍサイクロコンバータ装置 |
| JP2003143860A (ja) * | 2001-11-05 | 2003-05-16 | Toshihisa Shimizu | 半導体電力変換装置の制御回路 |
-
2003
- 2003-08-22 JP JP2003208404A patent/JP4055952B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200084A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Ltd | 電力変換装置 |
| JP2000116148A (ja) * | 1998-02-13 | 2000-04-21 | Mitsubishi Electric Corp | 電力変換装置 |
| JP2002354815A (ja) * | 2001-05-29 | 2002-12-06 | Yaskawa Electric Corp | Ｐｗｍサイクロコンバータの入力電流制御方法とｐｗｍサイクロコンバータ装置 |
| JP2003143860A (ja) * | 2001-11-05 | 2003-05-16 | Toshihisa Shimizu | 半導体電力変換装置の制御回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013078180A (ja) * | 2011-09-29 | 2013-04-25 | Daihen Corp | 信号処理装置および信号処理方法 |
| US10110111B2 (en) | 2011-09-29 | 2018-10-23 | Daihen Corporation | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system |
| US10491101B2 (en) | 2011-09-29 | 2019-11-26 | Daihen Corporation | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system |
| US10833576B2 (en) | 2011-09-29 | 2020-11-10 | Daihen Corporation | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system |
| US11381152B2 (en) | 2011-09-29 | 2022-07-05 | Daihen Corporation | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system |
| US11527948B2 (en) | 2011-09-29 | 2022-12-13 | Daihen Corporation | Signal processor, filter, control circuit for power converter circuit, interconnection inverter system and PWM converter system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4055952B2 (ja) | 2008-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5542609B2 (ja) | 無効電力補償装置 | |
| US20050195624A1 (en) | Method and arrangement in connection with network inverter | |
| TWI654827B (zh) | 換流器控制裝置及馬達驅動系統 | |
| JPWO2008139518A1 (ja) | 電力変換装置 | |
| JPH031917B2 (ja) | ||
| JP7270391B2 (ja) | 電力変換装置の制御装置および電動機駆動システム | |
| JP2008206391A (ja) | パワーインバータの高周波数動作での分数調波振動の低減 | |
| JP5968564B2 (ja) | 電力変換装置 | |
| CN111969910A (zh) | 控制电机的方法及装置、电子设备、计算机可读介质 | |
| JP2001037248A (ja) | インバータ装置 | |
| JP6035976B2 (ja) | 電力変換装置の制御装置 | |
| US20040080968A1 (en) | Vector control of an induction motor | |
| JP2018182811A (ja) | 電力変換器及びその制御装置 | |
| WO2013007107A1 (zh) | 一种电机变频调速系统 | |
| JP4055952B2 (ja) | 自励式変換器の制御方式 | |
| CN100574091C (zh) | 基于无功电流补偿的电机振荡抑制方法 | |
| JP4407215B2 (ja) | 交流−交流直接変換器の制御装置 | |
| JP6769050B2 (ja) | モータ制御装置 | |
| JP3793788B2 (ja) | 誘導発電機の電圧一定制御方法 | |
| JP2009247110A (ja) | インバータ制御装置 | |
| JPH10191677A (ja) | 交流電動機速度制御装置 | |
| JPH06153585A (ja) | 誘導電動機の制御装置 | |
| JPH10271900A (ja) | 電力変換装置 | |
| JP2005003530A (ja) | 位相検出器 | |
| Bhattacharya et al. | Rotor position estimator for stator flux-oriented sensorless control of slip ring induction machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050608 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |