JP2005038957A - 電子回路モジュールの導電路形成方法およびその装置 - Google Patents

電子回路モジュールの導電路形成方法およびその装置 Download PDF

Info

Publication number
JP2005038957A
JP2005038957A JP2003198311A JP2003198311A JP2005038957A JP 2005038957 A JP2005038957 A JP 2005038957A JP 2003198311 A JP2003198311 A JP 2003198311A JP 2003198311 A JP2003198311 A JP 2003198311A JP 2005038957 A JP2005038957 A JP 2005038957A
Authority
JP
Japan
Prior art keywords
substrate
resin
conductive path
electronic circuit
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003198311A
Other languages
English (en)
Other versions
JP4148050B2 (ja
Inventor
Tetsuya Tsumura
哲也 津村
Kazuhiro Murakami
和宏 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003198311A priority Critical patent/JP4148050B2/ja
Publication of JP2005038957A publication Critical patent/JP2005038957A/ja
Application granted granted Critical
Publication of JP4148050B2 publication Critical patent/JP4148050B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】高機能で低コストが実現できる各種の電子部品を高密度で搭載し実装してなる電子回路モジュールの導電路形成方法およびその装置を提供することを目的とするものである。
【解決手段】基板3の一面における回路を構成する導電路19が形成される箇所に移動自在なピン10を配設し、基板3の一面に封止するための樹脂6を注入して充填し、その後樹脂6が充填された状態を維持できる半硬化を行った後にピン10を除去し、ピン10の除去により形成された孔16に導電ペースト18の印刷による導電処理を行い、基板3に設けられた回路部分と前記樹脂の上面との間に導電路19を形成してなる導電路形成方法およびその装置。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、各種の電子部品を搭載し実装(内蔵)してなる電子回路モジュールの導電路形成方法およびその装置に関するものである。
【0002】
【従来の技術】
近年、電子機器の高性能化、小型化の要求に伴い電子回路を構成する各種の電子部品や機能ブロックの高密度および高機能化が一層要求されており、そのために各種の電子部品の高密度化、高機能化に対応した各種の電子部品を搭載し実装(内蔵)した回路基板が必要となっている。
【0003】
その結果、回路基板に各種の電子部品を搭載し実装した、いわゆる電子回路モジュールの開発が進められている。
【0004】
電子回路モジュールを形成するのに必要で、要素技術といえる電子回路モジュールの導電路形成方法の従来例に関して図面を用いて説明する。図5は従来の電子回路モジュールの導電路形成の製造工程要部断面図、図6は同導電路形成方法により製作された電子回路モジュールの要部平面図である。
【0005】
図5(a)において、31は構成基材の基板であり、コンポジットシート32に設けた貫通孔に導電ペースト18を充填しており、また33は同じく基板であり各種の電子部品4が搭載し実装される部分に、空隙のブランク34を設けたコンポジットシート32で形成されている。
【0006】
図5(b)は前記コンポジットシート32でなる基板31と複数枚の基板33および、導電性金属板である、例えば銅を主成分とした銅箔7を積層する状態を、図5(c)は前記工程で積層した基板31、33および銅箔7の積層体を、所定の温度および時間で加圧かつ加熱することにより半硬化状態で一体化した状態を、図5(d)は前記工程で形成された積層体を、各種の電子部品4を搭載し実装したベースとなる基板3に積層し、所定の温度および時間で加圧かつ加熱する状態を、そして図5(e)は前記工程により、完全に硬化して導電路19が形成されて一体化した状態を示している。
【0007】
図5(f)は前記工程により形成されたマザー基板を、ダイシングにより個片分割することで、個々の電子回路モジュール35に完成した状態を示している。
【0008】
図6は前記電子回路モジュールの導電路形成方法により製作された電子回路モジュール35の要部平面図であり、図6(a)はデッドスペース36により、各種の電子部品4が高密度に搭載し実装された基板には導電路19を設ける場所が限定されることを、図6(b)はデッドスペース36のロスを最小限にするために導電路19を、基板3の外周部に配設した例を示している。
【0009】
さて、導電路19が形成される時、導電ペースト18は加圧された際に上下方向より圧縮されるため、水平(横)方向に膨張することになる。従って、導電ペースト18の周辺には、各種の電子部品4との間にコンポジットシート32の部分をある程度設ける必要がある。
【0010】
もしもこれが無ければ、圧縮された導電ペースト18は各種の電子部品4に接触し、電気的絶縁性が保持できなくなる。この電気的絶縁性を保持するための導電ペースト18と各種の電子部品4との間に存在させるコンポジットシート32の部分が、電子回路モジュール35における回路パターン上のデッドスペース36となり、電子回路モジュール35のサイズや回路設計における障害となる。
【0011】
なお、この出願に関する先行技術文献情報としては、例えば、特許文献1が知られている。
【0012】
【特許文献1】
特開平11−220262号公報
【0013】
【発明が解決しようとする課題】
前記従来の電子回路モジュールの導電路形成方法は、性能およびコストの面で課題がある。すなわち機能面では、従来のコンポジット樹脂シートに設けた貫通孔に導電性ペーストを充填する方法では、各種の電子部品を搭載し実装された回路基板にコンポジット樹脂シートを積層して加熱し加圧する際に、コンポジット樹脂シートの上下方向に圧力が印加されて、電子回路における導電路を形成する導電ペーストの部分が水平方向に膨張しようとするため、各種の電子部品の直近に設けることができず、導電路と各種の電子部品の間には一定のコンポジット樹脂シートの存在が必要である。
【0014】
従って、この部分が回路基板上におけるデッドスペースとなり、導電路の数が多ければ多いほど、回路基板上における各種の電子部品の実装密度を上げることは困難になる。また、前記対策として導電路を回路基板の外周に並べる方法がとられているが、これは回路設計上の制約となり、設計スピードを遅らせるばかりか回路基板の外周へ導電パターン(導電路)を配設するためのパターンロスも発生する。
【0015】
さらにまた、コスト面では厚みの大きなコンポジット樹脂シートが少ないため、多数の孔加工を施した箇所に導電ペーストを充填し、さらには各種の電子部品の挿入あるいは載置される部分にもブランク加工を施した薄厚のコンポジット樹脂シートを、多数枚位置合わせをしながら積層し、その後それらを各種の電子部品が実装された回路基板に積層して加熱加圧するという複雑で精度のいる工程が必要であるという課題を有していた。
【0016】
本発明は、前記従来の課題を解決しようとするものであり、高機能で低コストが実現できる各種の電子部品を高密度で搭載し実装(内蔵)してなる電子回路モジュールの導電路形成方法およびその装置を提供することを目的とするものである。
【0017】
【課題を解決するための手段】
前記目的を達成するために、本発明は以下の構成を有する。
【0018】
本発明の請求項1に記載の発明は、特に、基板の一面における回路を構成する導電路が形成される箇所に移動自在なピンを配設し、前記基板の一面に封止するための樹脂を注入して充填し、その後前記樹脂が充填された状態を維持できる半硬化を行った後に前記ピンを除去し、ピンの除去により形成された孔に導電処理を行い、前記基板に設けられた回路部分と前記樹脂の上面との間に導電路を形成してなる構成としたものであり、これにより、ピンが配設されるスペースさえあれば任意の箇所に導電路を形成することができ、ピンの直径を可能な限り小さくすればデッドスペースを最小限に抑制できて、各種の電子部品の高密度実装が可能となるとともに、回路設計の自由度が増して特性の向上が図れるという作用効果が得られる。
【0019】
本発明の請求項2に記載の発明は、特に、基板の一面における回路を構成する導電路が形成される箇所に移動自在なピンを配設し、前記基板の一面に封止するための樹脂を注入して充填し、その後前記樹脂が充填された状態を維持できる半硬化を行った後に前記ピンを除去し、その後前記樹脂を完全に硬化させた後、ピンの除去により形成された孔に導電処理を行い、前記基板に設けられた回路部分と前記樹脂の上面との間に導電路を形成してなる構成としたものであり、これにより、硬化収縮の大きな樹脂の場合でも、完全に樹脂を硬化させた状態でピンを除去した孔に導電処理を施すことにより、導電路における導電性の信頼性を高めることができるという作用効果が得られる。
【0020】
本発明の請求項3に記載の発明は、特に、基板の一面側と所定間隔に導電性金属板を配置し、前記導電性金属板を挿通して移動自在なピンを配設し、前記基板の一面を封止するために導電性金属板と基板の一面側との間隙に樹脂を注入し充填してなる構成としたものであり、これにより、導電性金属板を後工程のエッチングなどの処理により、任意かつ必要な回路パターンを形成することができるという作用効果が得られる。
【0021】
本発明の請求項4に記載の発明は、特に、基板の一面側に配設された移動自在なピンと導電性金属板における前記ピンの挿通する孔の隙間を、注入し充填される樹脂が浸入しない隙間としてなる構成としたものであり、これにより、樹脂が導電性金属板の上に溢れる事を抑制でき、後工程のエッチングなどの処理により、必要な回路パターンを容易かつ確実に形成することができるという作用効果が得られる。
【0022】
本発明の請求項5に記載の発明は、特に、導電性金属板を、厚みが10〜300μmの範囲で銅を主成分とする金属箔としてなる構成としたものであり、これにより、熱伝導率および導電性が良く、微細な回路パターンが形成でき、また金属箔(銅箔)の厚みを大きくすれば大電流を流せる回路も構成することができるという作用効果が得られる。
【0023】
本発明の請求項6に記載の発明は、特に、基板の一面側に移動自在なピンを配設した際、前記ピンの先端面と基板の一面が当接し密着するように、基板、ピンあるいは基板とピンに所定の加重を印加してなる構成としたものであり、これにより、ピンと基板の一面との間に樹脂が浸入せず、ピンのメンテナンスの向上、樹脂の浸入による導電性不良の発生を防止できるという作用効果が得られる。
【0024】
本発明の請求項7に記載の発明は、特に、基板の一面側に配設する移動自在なピンの先端にあらかじめ導電性物質を付着させ、前記基板の一面とピンの先端との隙間を埋め、かつ所定の加重を印加してなる構成としたものであり、これにより、不要な箇所への樹脂浸入の防止、接続部における確実な導電性が得られるという作用効果が得られる。
【0025】
本発明の請求項8に記載の発明は、特に、樹脂を注入し充填する際、基板を傾斜させてなる構成としたものであり、これにより、重力の作用で容易かつ確実に樹脂を注入し充填することができるという作用効果が得られる。
【0026】
本発明の請求項9に記載の発明は、特に、樹脂を注入し充填する際、基板あるいは基板と周辺雰囲気全体の温度を、常温よりも上昇させてなる構成としたものであり、これにより、樹脂の粘度が低下して流動性が向上し、樹脂の注入充填が容易かつ確実になるという作用効果が得られる。
【0027】
本発明の請求項10に記載の発明は、特に、樹脂を注入し充填する際、基板あるいは基板周辺を真空圧の雰囲気としてなる構成としたものであり、これにより、不要な内部あるいは周辺の空気が排除され、樹脂を注入し充填する場合に、空気の巻き込みによるボイドや未充填の発生を防止できるという作用効果が得られる。
【0028】
本発明の請求項11に記載の発明は、特に、基板あるいは基板周辺を真空圧の雰囲気として樹脂を注入し充填した後、真空圧を解除して前記樹脂全体に大気圧以上の圧力を印加するようにしてなる構成としたものであり、これにより、樹脂を注入し充填する際、それが真空中であっても発生する真空ボイドの空間を、外部からの加圧により排除することができるという作用効果が得られる。
【0029】
本発明の請求項12に記載の発明は、特に、基板あるいは基板周辺を真空圧の雰囲気として樹脂を注入し充填した後、真空圧を解除して前記樹脂全体に大気圧以上の圧力を印加し、その後前記大気圧以上あるいは真空圧の雰囲気にて再度樹脂を注入し充填してなる構成としたものであり、これにより、前記請求項11に記載の作用効果に加えて、樹脂充填後の成形体における表面の変形や欠如などが発生しても、再度樹脂を注入し充填することにより形状を修正し補完することができるという作用効果が得られる。
【0030】
本発明の請求項13に記載の発明は、特に、各種の電子部品があらかじめ搭載し実装された基板を使用してなる構成としたものであり、これにより、各種の電子部品を精度良く搭載し実装でき、小型の電子回路モジュールが製作できるという作用効果が得られる。
【0031】
本発明の請求項14に記載の発明は、特に、ピンの除去により形成された孔に施される導電処理を、銀や銅などの導電性金属を熱硬化性樹脂に混成し溶融した導電ペーストを注入し充填した後、紫外線や加熱により硬化させる処理としてなる構成としたものであり、これにより、導電材がペースト状であるため、導電路が形成される孔に容易に注入し充填でき、接続部を含め確実で優れた導電性が得られるという作用効果が得られる。
【0032】
本発明の請求項15に記載の発明は、特に、導電ペーストの注入充填を、大気圧あるいは真空圧の雰囲気における印刷により行う構成としたものであり、これにより、複数の孔へ一度にかつ確実に導電ペーストを注入し充填することができるという作用効果が得られる。
【0033】
本発明の請求項16に記載の発明は、特に、ピンの除去により形成された孔に施される導電処理を、めっき処理としてなる構成としたものであり、これにより、複数の直径が小さい孔、あるいは任意の深さの孔に対して一度に導電処理が行えるという作用効果が得られる。
【0034】
本発明の請求項17に記載の発明は、特に、ピンの除去により形成された孔に施される導電処理を、銅めっき処理としてなる構成としたものであり、これにより、熱伝導率および導電性が良い優れた特性の導電路が形成でき、まためっき厚みを大きくすれば大電流を流せる回路も構成することができるという作用効果が得られる。
【0035】
本発明の請求項18に記載の発明は、特に、注入する樹脂を熱硬化性樹脂としてなる構成としたものであり、これにより、注入し充填する際や硬化時に樹脂の流動性が良好で、樹脂と基板および各種の電子部品を密接かつ確実にダメージを与えることなく封止結合できるという作用効果が得られる。
【0036】
本発明の請求項19に記載の発明は、特に、注入する樹脂を無機フィラーと熱硬化性樹脂との混練物としてなる構成としたものであり、これにより、無機フィラーの混合割合を操作することで、任意の熱膨張率や熱伝導性などを設定することができるという作用効果が得られる。
【0037】
本発明の請求項20に記載の発明は、特に、注入する樹脂を無機フィラーと熱硬化性樹脂およびプレゲル材との混練物としてなる構成としたものであり、これにより、プレゲル材の反応で比較的低温かつ数分程度の短時間で半硬化状態にすることができ、生産性が向上とするという作用効果が得られる。
【0038】
本発明の請求項21に記載の発明は、特に、Al、MgOおよびSiOの少なくともいずれか一つの金属酸化物を含む無機フィラーとしてなる構成としたものであり、これにより、熱伝導性が向上し放熱性に優れた電気絶縁性の電子回路モジュールが構成でき、また、MgOの無機フィラーを用いた場合は、電気絶縁性の基板における線膨張係数を大きくすることができ、さらにまた、SiOの無機フィラーを用いた場合は、電気絶縁性の基板における誘電率を小さくすることができるという作用効果が得られる。
【0039】
本発明の請求項22に記載の発明は、特に、無機フィラー粒径を100μm以下としてなる構成としたものであり、これにより、無機フィラーの樹脂に対する混合充填率をよくすることができ、熱伝導率が向上するという作用効果が得られる。
【0040】
本発明の請求項23に記載の発明は、特に、無機フィラーと熱硬化性樹脂との混練物の線膨張係数を、8×10−6/℃〜20×10−6/℃としてなる構成としたものであり、これにより、樹脂の硬化後における反りや歪を小さくでき、樹脂硬化後の樹脂および基板自体の熱膨張係数が導電パターンや導電路に近いため、樹脂および基板が高温となった場合でも、導電パターンや導電路の断線を抑制することができるという作用効果が得られる。
【0041】
本発明の請求項24に記載の発明は、特に、基板を搭載し固定する固定ベースと、コンポジット材の樹脂の厚みを規制するガイドと、前記固定ベース片側下部に配設した前記基板を傾斜させる台と、片側を曲げ加工した銅箔を密着した板状のピンガイドと、前記ピンガイドの他面に密着した移動自在な制御板と、一端が銅箔およびピンガイドを挿通し導電路を形成するための前記制御板により移動自在な複数のピンと、前記ピンを押圧する弾性材でなる押え板を密着した金属プレート、バネおよび固定板でなる押圧機構と、前記樹脂を前記基板の片面に供給するための傾斜させたガイドプレートで構成してなるものであり、これにより、任意の箇所に導電路を形成することができ、ピンの直径を可能な限り小さくすればデッドスペースを最小限に抑制でき、樹脂の注入充填が容易で、各種の電子部品の高密度実装が可能となるとともに、回路設計の自由度が増して特性の向上が図れるという作用効果が得られる。
【0042】
以上、本発明の電子回路モジュールの導電路形成方法およびその装置は、移動自在なピンを基板の一面に配設し、樹脂を注入し充填され硬化した後にピンを除去して孔を形成し、その孔に導電処理を施して導電路を形成する方法およびその装置であり、樹脂を注入し充填することにより電子回路モジュールを形成するため、積層などを必要としない簡単な製造プロセスであり、低コストで生産できるだけでなく、液状の樹脂を注入し充填するため、搭載し実装されている各種の電子部品の下部隙間にも容易に充填できてボイドが発生を抑制でき、信頼性が向上するものである。
【0043】
【発明の実施の形態】
以下、本発明の実施の形態における一実施例について図面を用いて説明する。
図1、図2は本発明の実施の形態における電子回路モジュールの導電路形成の製造工程要部断面図、図3は同導電路形成の製造工程におけるピン先端への導電性ペースト転写を説明する要部断面図、図4は同導電路形成方法により製作された電子回路モジュール例の要部平面図、そして図7は本発明による導電路形成方法と従来の導電路形成方法による導電路スペースを比較した要部平面図である。
【0044】
なお、従来の技術で説明した構成部材については同一の符号を付与し、詳細な説明は省略する。
【0045】
図1(a)において、電子回路モジュールを形成するためのベースとなる基板3の一面(本実施例では上面)に、各種の電子部品4が所定箇所にあらかじめ搭載し実装されており、その基板3は金属材や硬質樹脂材などでなる固定ベース1と、同じく電子回路モジュールにおける樹脂封止の厚みを規制するガイド2により所定位置に配設され固定される。
【0046】
その際、固定ベース1の下部の一端には移動自在でバー状の台15が設置されており、固定ベース1すなわち基板3を所定角度に傾斜させた状態にしている。ガイド2の上部には導電性金属板、例えば銅を主成分とし厚みが10〜300μm程度の銅箔7を密着挟持して板状のピンガイド8が設置されている。
【0047】
そしてピンガイド8の上面には移動自在な制御板9が配置されており、これらの制御板9とピンガイド8および銅箔7を挿通し、移動自在な複数のピン10が導電路を形成する箇所に配設されている。
【0048】
なお、後に詳細に説明するが、ピン10の下先端にあらかじめ導電性物質を付着させておいても良く、ピン10の下先端と基板3との密着性をより向上させることができる。
【0049】
さらに、銅箔7にはあらかじめ複数のピン10が密接(気密性を維持)して挿通する孔が所定箇所に設けられており、また制御板9が上昇することにより、ピン10の他より直径が大きい上先端部の外周下面を制御板9の上面で押圧し、ピン10を上昇させる構成となっている。
【0050】
さらにまた、ピン10の上先端部の上面には、押え板11と金属製のプレート12が積層して設置され、プレート12の上面と固定板14との間には複数のバネ13が配設されて押圧機構を構成しており、そのバネ13の張力によりピン10を下方向に押圧、すなわち所定の加重を印加して基板3とピン10の下先端面を当接させ密着させるのである。
【0051】
押え板11は弾性材のゴムでなり、複数のピン10に対して均一の押圧力が印加されるようになっている。そして、注入し充填するためのコンポジット材である樹脂6は、傾斜させたガイドプレート5の上面に供給されており、傾斜したガイドプレート5の上面を移動して、銅箔7と基板3の間に流し込まれるのである。
【0052】
樹脂6を銅箔7と基板3の間に注入し充填し易くするために、銅箔7の片端の一部を上に曲げ加工してガイドの機能を持たせている。
【0053】
前記工程の設定後、図1(b)に示すように、コンポジット材である樹脂6が銅箔7と基板3の間に注入し充填する。この状態で所定温度および時間で加熱し、樹脂6を半硬化させて硬度を上げて、ピン10の移動における円滑な除去を図るのである。
【0054】
なお、樹脂6の注入充填を、基板3あるいは基板3を含む周辺を常温より高い温度の雰囲気、真空圧の雰囲気、あるいは真空圧の雰囲気で樹脂6を注入し充填した後、大気圧以上の雰囲気を印加することにより行うのである。
【0055】
なおまた、前記雰囲気にて樹脂6を注入し充填した後、真空圧あるいは大気圧以上の雰囲気にて再度樹脂6を注入し充填して、樹脂6の注入充填に対する修正あるいは補完を行っても良い。
【0056】
前記工程により樹脂6の硬度を上げた後、図1(c)に示すように、制御板9を矢印方向に上昇させてピン10を除去(引抜いた)する。その際、台15を移動し除去して固定ベース1は水平とし、樹脂6の硬度は、ピン10が容易かつ円滑に除去(引抜ける)することができ、さらにピン10の除去した後にできる孔16が変形しない硬度の半硬化としている。
【0057】
そしてピン10を除去した後、図2(d)に示すように、ピンガイド8から上の機構を移動して除去し、ピン10が除去してできた孔16に導電処理すなわち導電路を形成するのである。
【0058】
導電処理としては、銀や銅などの導電性金属を熱硬化性樹脂に混成し溶融してなる導電ペースト18を注入し充填した後、所定温度と時間で熱硬化するのである。
【0059】
導電ペースト18は、水平垂直移動自在なスキージ17を、銅箔7の上面を摺動し移動させることによる印刷により孔16に注入し充填する。なおこの作業は、真空圧の雰囲気中で行えば、より充填性を向上させることができる。また、導電処理として、銅などのめっき処理(スルーホール)を行えば、より導電性に優れ、小直径の孔16に対応でき、かつ多数の導電処理すなわち導電路を一度に形成することができる。
【0060】
次に図2(e)に示すように、前記工程によりピン10を除去してできた孔16に、導電ペースト18を注入し充填する導電処理、すなわち導電路19を形成した後、基板3を含む全体を所定温度かつ時間で加熱することにより、樹脂6および導電ペースト18を完全に硬化させ、その後、銅箔7を所定形状のエッチングすることにより、必要なパターンを形成するのである。
【0061】
そして、図2(f)に示すように、前記工程により形成された電子回路モジュール20のマザー基板を、ダイシングにより個片分割することで、個々の電子回路モジュール20として完成させるのである。
【0062】
なお、コンポジット材である樹脂6は、例えば150〜200℃にて完全硬化する各種の熱硬化性樹脂、無機フィラーを混練した熱硬化性樹脂、あるいは無機フィラーとプレゲル材を混練した熱硬化性樹脂を使用すれば、電気的、物理的かつ化学的特性の優れた電子回路モジュール20を形成することができる。
【0063】
なおまた、無機フィラーとして例えば、粒径が100μm以下のAl、MgOおよびSiOの少なくともいずれか一つの金属酸化物を使用すれば、必要とする前記の特性を実現することができる。さらにまた、前記の混練割合を熱膨張係数が8×10−6/℃〜20×10−6/℃となるように設定すれば、完成品の電子回路モジュール20全体の熱膨張係数を均一すなわち一体にすることができる。
【0064】
さて、放熱を兼ねる基板3にピン10を除去してなる孔16が設けられ、銅めっき処理によりスルーホールが形成された場合、各種の電子部品4より発生する熱が樹脂6に混練された無機フィラーによって速やかに放熱されるため、各種の電子部品4を搭載し実装した高信頼性の電子回路モジュール20が得られるとともに、半導体素子を含む多層構造の電子回路モジュール20では、絶縁層を厚くすることができ、絶縁耐圧の向上、ノイズ低減あるいは電気的損失の低減が図れる。
【0065】
また、基板3を多層構造にすることにより、さらに高密度に各種の電子部品4を搭載し実装することができるだけでなく、構成する回路を多段に分割することによって配線インダクタンスや分布容量を低減でき、外部あるいは内部発生ノイズを抑制することができるのである。
【0066】
さらにまた、孔16には導電性樹脂の組成物である導電性ペースト18の注入充填、あるいは銅めっき処理によるスルーホールが形成され、その両端には電気抵抗の低い金属箔でなる配線パターンを形成して接続構成すれば、より特性の優れた電子回路モジュール20が形成できる。
【0067】
さて、図3(a)は、前記でも説明したが、ピン10を下降させることにより、ステージ22の上面に所定の厚みで塗布された導電ペースト材21を、ピン10の下先端に前記の所定厚みで付着させている状態を示している。
【0068】
図3(b)は、前記工程の後にピン10を上昇させて、ピン10の下先端に導電ペースト18を付着させた状態であり、これを前記で説明した図1に示す工程に使用することにより、ピン10の傾斜や、基板3の反りなどによるピン10の下先端面と基板3が密着し、その隙間にコンポジット材である樹脂6が浸入して、導電性の不具合が発生することを防止するのである。
【0069】
図4は、本発明の導電路形成方法により製作された電子回路モジュール20の要部平面図であり、各種の電子部品4が高密度で搭載し実装されていても、ピン10のほぼ直径分スペースさえあれば、どこにでも任意の箇所に導電路19を形成することができるのである。
【0070】
図7は、本発明と従来の導電路形成工法における導電路スペースを模式的に比較した平面図であり、例えば電子回路モジュール37において、従来の方法においては直径が0.16mmの導電路19aを設けるためには直径が0.5mmのデッドスペース36が必要であり、そして本発明の方法によれば、直径が0.3mmの導電路スペース38で導電路19が形成できるため、従来の方法の約60%の面積で構成できることになるのである。
【0071】
【発明の効果】
以上のように本発明による電子回路モジュールの導電路形成方法およびその装置によれば、導電路を形成するためのピンが配設されるスペースさえあれば、任意の箇所に導電路を形成することができ、また、可能な限りピンの直径を小さくすれば、デッドスペースを最小限にすることができるため、各種の電子部品を高密度に搭載し実装することができ、回路設計においても任意かつ最適な位置に導電路を形成できるため、設計自由度が向上するという効果を有する。
【0072】
また、コンポジット材である樹脂を注入し充填することにより電子回路モジュールを形成するため、複数の構成基板を積層する必要がない簡単な製造プロセスであり、低コストで生産できるだけでなく、液状のコンポジット材である樹脂を注入し充填するため、搭載し実装されている各種の電子部品の下部隙間にも容易に充填することができてボイドの発生が抑制され、完成した電子回路モジュールの信頼性が高くなるという効果を有する。
【図面の簡単な説明】
【図1】本発明の実施の形態における電子回路モジュールの導電路形成の製造工程要部断面図
【図2】本発明の実施の形態における電子回路モジュールの導電路形成の製造工程要部断面図
【図3】同導電路形成の製造工程におけるピン先端への導電性ペースト転写を説明する要部断面図
【図4】同導電路形成方法により製作された電子回路モジュール例の要部平面図
【図5】従来の電子回路モジュールの導電路形成の製造工程要部断面図
【図6】同導電路形成方法により製作された電子回路モジュールの要部平面図
【図7】本発明による導電路形成方法と従来の導電路形成方法による導電路スペースの比較要部平面図
【符号の説明】
1 固定ベース
2 ガイド
3 基板
4 電子部品
5 ガイドプレート
6 樹脂(コンポジット材)
7 銅箔(導電性金属板)
8 ピンガイド
9 制御板
10 ピン
11 押え板
12 プレート
13 バネ
14 固定板
15 台
16 孔
17 スキージ
18 導電ペースト(導電性物質)
19、19a 導電路
20、35、37 電子回路モジュール
21 導電ペースト材
22 ステージ
31 基板
32 コンポジットシート
33 基板
34 ブランク
36 デッドスペース
38 導電路スペース

Claims (24)

  1. 基板の一面における回路を構成する導電路が形成される箇所に移動自在なピンを配設し、前記基板の一面に封止するための樹脂を注入して充填し、その後前記樹脂が充填された状態を維持できる半硬化を行った後に前記ピンを除去し、ピンの除去により形成された孔に導電処理を行い、前記基板に設けられた回路部分と前記樹脂の上面との間に導電路を形成してなる電子回路モジュールの導電路形成方法。
  2. 基板の一面における回路を構成する導電路が形成される箇所に移動自在なピンを配設し、前記基板の一面に封止するための樹脂を注入して充填し、その後前記樹脂が充填された状態を維持できる半硬化を行った後に前記ピンを除去し、その後前記樹脂を完全に硬化させた後、ピンの除去により形成された孔に導電処理を行い、前記基板に設けられた回路部分と前記樹脂の上面との間に導電路を形成してなる電子回路モジュールの導電路形成方法。
  3. 基板の一面側と所定間隔に導電性金属板を配置し、前記導電性金属板を挿通して移動自在なピンを配設し、前記基板の一面を封止するために導電性金属板と基板の一面側との間隙に樹脂を注入し充填してなる請求項1、2のいずれかに記載の電子回路モジュールの導電路形成方法。
  4. 基板の一面側に配設された移動自在なピンと導電性金属板における前記ピンの挿通する孔の隙間を、注入し充填される樹脂が浸入しない隙間としてなる請求項3に記載の電子回路モジュールの導電路形成方法。
  5. 導電性金属板を、厚みが10〜300μmの範囲で銅を主成分とする金属箔としてなる請求項3、4のいずれかに記載の電子回路モジュールの導電路形成方法。
  6. 基板の一面側に移動自在なピンを配設した際、前記ピンの先端面と基板の一面が当接し密着するように、基板、ピンあるいは基板とピンに所定の加重を印加してなる請求項1〜3のいずれかに記載の電子回路モジュールの導電路形成方法。
  7. 基板の一面側に配設する移動自在なピンの先端にあらかじめ導電性物質を付着させ、前記基板の一面とピンの先端との隙間を埋め、かつ所定の加重を印加してなる請求項1〜3のいずれかに記載の電子回路モジュールの導電路形成方法。
  8. 樹脂を注入し充填する際、基板を傾斜させてなる請求項1〜3のいずれかに記載の電子回路モジュールの導電路形成方法。
  9. 樹脂を注入し充填する際、基板あるいは基板と周辺雰囲気全体の温度を、常温よりも上昇させてなる請求項1から8のいずれかに記載の電子回路モジュールの導電路形成方法。
  10. 樹脂を注入し充填する際、基板あるいは基板周辺を真空圧の雰囲気としてなる請求項1から9のいずれかに記載の電子回路モジュールの導電路形成方法。
  11. 基板あるいは基板周辺を真空圧の雰囲気として樹脂を注入し充填した後、真空圧を解除して前記樹脂全体に大気圧以上の圧力を印加するようにしてなる請求項1から10のいずれかに記載の電子回路モジュールの導電路形成方法。
  12. 基板あるいは基板周辺を真空圧の雰囲気として樹脂を注入し充填した後、真空圧を解除して前記樹脂全体に大気圧以上の圧力を印加し、その後前記大気圧以上あるいは真空圧の雰囲気にて再度樹脂を注入し充填してなる請求項1から10のいずれかに記載の電子回路モジュールの導電路形成方法。
  13. 各種の電子部品があらかじめ搭載し実装された基板を使用してなる請求項1から3のいずれかに記載の電子回路モジュールの導電路形成方法。
  14. ピンの除去により形成された孔に施される導電処理を、銀や銅などの導電性金属を熱硬化性樹脂に混成し溶融した導電ペーストを注入し充填した後、紫外線や加熱により硬化させる処理としてなる請求項1から3のいずれかに記載の電子回路モジュールの導電路形成方法。
  15. 導電ペーストの注入充填を、大気圧あるいは真空圧の雰囲気における印刷により行う請求項14に記載の電子回路モジュールの導電路形成方法。
  16. ピンの除去により形成された孔に施される導電処理を、めっき処理としてなる請求項1から3のいずれかに記載の電子回路モジュールの導電路形成方法。
  17. ピンの除去により形成された孔に施される導電処理を、銅めっき処理としてなる請求項16に記載の電子回路モジュールの導電路形成方法。
  18. 注入する樹脂を熱硬化性樹脂としてなる請求項1〜3のいずれかに記載の電子回路モジュールの導電路形成方法。
  19. 注入する樹脂を無機フィラーと熱硬化性樹脂との混練物としてなる請求項1〜3のいずれかに記載の電子回路モジュールの導電路形成方法。
  20. 注入する樹脂を無機フィラーと熱硬化性樹脂およびプレゲル材との混練物としてなる請求項1〜3のいずれかに記載の電子回路モジュールの導電路形成方法。
  21. Al、MgOおよびSiOの少なくともいずれか一つの金属酸化物を含む無機フィラーとしてなる請求項19、20のいずれかに記載の電子回路モジュールの導電路形成方法。
  22. 無機フィラー粒径を100μm以下としてなる請求項19〜21のいずれかに記載の電子回路モジュールの導電路形成方法。
  23. 無機フィラーと熱硬化性樹脂との混練物の線膨張係数を、8×10−6/℃〜20×10−6/℃としてなる請求項19〜22のいずれかに記載の電子回路モジュールの導電路形成方法。
  24. 基板を搭載し固定する固定ベースと、コンポジット材の樹脂の厚みを規制するガイドと、前記固定ベース片側下部に配設した前記基板を傾斜させる台と、片側を曲げ加工した銅箔を密着した板状のピンガイドと、前記ピンガイドの他面に密着した移動自在な制御板と、一端が銅箔およびピンガイドを挿通し導電路を形成するための前記制御板により移動自在な複数のピンと、前記ピンを押圧する弾性材でなる押え板を密着した金属プレート、バネおよび固定板でなる押圧機構と、前記樹脂を前記基板の片面に供給するための傾斜させたガイドプレートで構成してなる導電路形成装置。
JP2003198311A 2003-07-17 2003-07-17 電子回路モジュールの導電路形成方法およびその装置 Expired - Fee Related JP4148050B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003198311A JP4148050B2 (ja) 2003-07-17 2003-07-17 電子回路モジュールの導電路形成方法およびその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003198311A JP4148050B2 (ja) 2003-07-17 2003-07-17 電子回路モジュールの導電路形成方法およびその装置

Publications (2)

Publication Number Publication Date
JP2005038957A true JP2005038957A (ja) 2005-02-10
JP4148050B2 JP4148050B2 (ja) 2008-09-10

Family

ID=34208122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003198311A Expired - Fee Related JP4148050B2 (ja) 2003-07-17 2003-07-17 電子回路モジュールの導電路形成方法およびその装置

Country Status (1)

Country Link
JP (1) JP4148050B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109641A (ja) * 2006-09-26 2008-05-08 Toshiba Corp 超音波探触子及び圧電振動子
JP4846062B1 (ja) * 2010-08-20 2011-12-28 キヤノン株式会社 カートリッジ及び画像形成装置
WO2022244667A1 (ja) * 2021-05-19 2022-11-24 公立大学法人富山県立大学 ピン固定方法、ピン固定装置及びピンが固定された基材

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109641A (ja) * 2006-09-26 2008-05-08 Toshiba Corp 超音波探触子及び圧電振動子
JP4846062B1 (ja) * 2010-08-20 2011-12-28 キヤノン株式会社 カートリッジ及び画像形成装置
WO2012023633A1 (ja) * 2010-08-20 2012-02-23 キヤノン株式会社 カートリッジ及び画像形成装置
US8879944B2 (en) 2010-08-20 2014-11-04 Canon Kabushiki Kaisha Cartridge having molded resin electrode
US9367025B2 (en) 2010-08-20 2016-06-14 Canon Kabushiki Kaisha Cartridge including cartridge electrode integrally molded with frame
US9688008B2 (en) 2010-08-20 2017-06-27 Canon Kabushiki Kaisha Manufacturing method for cartridge having a molded electrode
WO2022244667A1 (ja) * 2021-05-19 2022-11-24 公立大学法人富山県立大学 ピン固定方法、ピン固定装置及びピンが固定された基材
JP2022178283A (ja) * 2021-05-19 2022-12-02 公立大学法人 富山県立大学 ピン固定方法及びピン固定装置
JP7195552B2 (ja) 2021-05-19 2022-12-26 公立大学法人 富山県立大学 ピン固定方法及びピン固定装置

Also Published As

Publication number Publication date
JP4148050B2 (ja) 2008-09-10

Similar Documents

Publication Publication Date Title
JP5089880B2 (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
KR100377088B1 (ko) 회로부품 내장 모듈 및 그 제조방법
CN102119588B (zh) 元器件内置模块的制造方法及元器件内置模块
US7926175B2 (en) Wiring board, multilayer wiring board, and method for manufacturing the same
TW201230263A (en) Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
CN102405692A (zh) 电路基板的控制方法及电路基板
JP2014165486A (ja) パワーデバイスモジュールとその製造方法
JP4158714B2 (ja) 電子部品実装済基板の製造方法
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
CN111132476A (zh) 双面线路散热基板的制备方法
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP4148050B2 (ja) 電子回路モジュールの導電路形成方法およびその装置
TWI392422B (zh) 具電氣零件之基板之製造方法
JP5059486B2 (ja) 部品内蔵モジュールの製造方法
JP3922977B2 (ja) 半導体装置内蔵多層配線基板
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
CN101069283A (zh) 封装的热能管理装置以及制造这种装置的方法
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP2005285945A (ja) 導電路形成方法
JP4348893B2 (ja) 熱伝導性基板の製造方法
JP3985663B2 (ja) 放熱用基板及びその製造方法
JP2007243210A (ja) 放熱用基板及びその製造方法
JP2011040648A (ja) 回路基板の製造方法および回路基板
KR20100021810A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP4075549B2 (ja) 放熱用基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050228

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Effective date: 20050708

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A131 Notification of reasons for refusal

Effective date: 20080219

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20080404

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20080603

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20080616

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20110704

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20110704

LAPS Cancellation because of no payment of annual fees