JP4148050B2 - 電子回路モジュールの導電路形成方法およびその装置 - Google Patents
電子回路モジュールの導電路形成方法およびその装置 Download PDFInfo
- Publication number
- JP4148050B2 JP4148050B2 JP2003198311A JP2003198311A JP4148050B2 JP 4148050 B2 JP4148050 B2 JP 4148050B2 JP 2003198311 A JP2003198311 A JP 2003198311A JP 2003198311 A JP2003198311 A JP 2003198311A JP 4148050 B2 JP4148050 B2 JP 4148050B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- pin
- conductive path
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、各種の電子部品を搭載し実装（内蔵）してなる電子回路モジュールの導電路形成方法およびその装置に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化の要求に伴い電子回路を構成する各種の電子部品や機能ブロックの高密度および高機能化が一層要求されており、そのために各種の電子部品の高密度化、高機能化に対応した各種の電子部品を搭載し実装（内蔵）した回路基板が必要となっている。
【０００３】
その結果、回路基板に各種の電子部品を搭載し実装した、いわゆる電子回路モジュールの開発が進められている。
【０００４】
電子回路モジュールを形成するのに必要で、要素技術といえる電子回路モジュールの導電路形成方法の従来例に関して図面を用いて説明する。図５は従来の電子回路モジュールの導電路形成の製造工程要部断面図、図６は同導電路形成方法により製作された電子回路モジュールの要部平面図である。
【０００５】
図５（ａ）において、３１は構成基材の基板であり、コンポジットシート３２に設けた貫通孔に導電ペースト１８を充填しており、また３３は同じく基板であり各種の電子部品４が搭載し実装される部分に、空隙のブランク３４を設けたコンポジットシート３２で形成されている。
【０００６】
図５（ｂ）は前記コンポジットシート３２でなる基板３１と複数枚の基板３３および、導電性金属板である、例えば銅を主成分とした銅箔７を積層する状態を、図５（ｃ）は前記工程で積層した基板３１、３３および銅箔７の積層体を、所定の温度および時間で加圧かつ加熱することにより半硬化状態で一体化した状態を、図５（ｄ）は前記工程で形成された積層体を、各種の電子部品４を搭載し実装したベースとなる基板３に積層し、所定の温度および時間で加圧かつ加熱する状態を、そして図５（ｅ）は前記工程により、完全に硬化して導電路１９が形成されて一体化した状態を示している。
【０００７】
図５（ｆ）は前記工程により形成されたマザー基板を、ダイシングにより個片分割することで、個々の電子回路モジュール３５に完成した状態を示している。
【０００８】
図６は前記電子回路モジュールの導電路形成方法により製作された電子回路モジュール３５の要部平面図であり、図６（ａ）はデッドスペース３６により、各種の電子部品４が高密度に搭載し実装された基板には導電路１９を設ける場所が限定されることを、図６（ｂ）はデッドスペース３６のロスを最小限にするために導電路１９を、基板３の外周部に配設した例を示している。
【０００９】
さて、導電路１９が形成される時、導電ペースト１８は加圧された際に上下方向より圧縮されるため、水平（横）方向に膨張することになる。従って、導電ペースト１８の周辺には、各種の電子部品４との間にコンポジットシート３２の部分をある程度設ける必要がある。
【００１０】
もしもこれが無ければ、圧縮された導電ペースト１８は各種の電子部品４に接触し、電気的絶縁性が保持できなくなる。この電気的絶縁性を保持するための導電ペースト１８と各種の電子部品４との間に存在させるコンポジットシート３２の部分が、電子回路モジュール３５における回路パターン上のデッドスペース３６となり、電子回路モジュール３５のサイズや回路設計における障害となる。
【００１１】
なお、この出願に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【００１２】
【特許文献１】
特開平１１−２２０２６２号公報
【００１３】
【発明が解決しようとする課題】
前記従来の電子回路モジュールの導電路形成方法は、性能およびコストの面で課題がある。すなわち機能面では、従来のコンポジット樹脂シートに設けた貫通孔に導電性ペーストを充填する方法では、各種の電子部品を搭載し実装された回路基板にコンポジット樹脂シートを積層して加熱し加圧する際に、コンポジット樹脂シートの上下方向に圧力が印加されて、電子回路における導電路を形成する導電ペーストの部分が水平方向に膨張しようとするため、各種の電子部品の直近に設けることができず、導電路と各種の電子部品の間には一定のコンポジット樹脂シートの存在が必要である。
【００１４】
従って、この部分が回路基板上におけるデッドスペースとなり、導電路の数が多ければ多いほど、回路基板上における各種の電子部品の実装密度を上げることは困難になる。また、前記対策として導電路を回路基板の外周に並べる方法がとられているが、これは回路設計上の制約となり、設計スピードを遅らせるばかりか回路基板の外周へ導電パターン（導電路）を配設するためのパターンロスも発生する。
【００１５】
さらにまた、コスト面では厚みの大きなコンポジット樹脂シートが少ないため、多数の孔加工を施した箇所に導電ペーストを充填し、さらには各種の電子部品の挿入あるいは載置される部分にもブランク加工を施した薄厚のコンポジット樹脂シートを、多数枚位置合わせをしながら積層し、その後それらを各種の電子部品が実装された回路基板に積層して加熱加圧するという複雑で精度のいる工程が必要であるという課題を有していた。
【００１６】
本発明は、前記従来の課題を解決しようとするものであり、高機能で低コストが実現できる各種の電子部品を高密度で搭載し実装（内蔵）してなる電子回路モジュールの導電路形成方法およびその装置を提供することを目的とするものである。
【００１７】
【課題を解決するための手段】
前記目的を達成するために、本発明は以下の構成を有する。
【００１８】
本発明の請求項１に記載の発明は、特に、基板の一面における回路を構成する導電路が形成される箇所に移動自在なピンを配設し、前記基板の一面に封止するための樹脂を注入して充填し、その後前記樹脂が充填された状態を維持できる半硬化を行った後に前記ピンを除去し、ピンの除去により形成された孔に導電処理を行い、前記基板に設けられた回路部分と前記樹脂の上面との間に導電路を形成してなる電子回路モジュールの導電路形成方法であって、前記基板の一面側と所定間隔に導電性金属板を配置し、前記導電性金属板を挿通して移動自在なピンを配設し、前記基板の一面を封止するために導電性金属板と基板の一面側との間隙に樹脂を注入し充填してなる電子回路モジュールの導電路形成方法であり、これにより、ピンが配設されるスペースさえあれば任意の箇所に導電路を形成することができ、ピンの直径を可能な限り小さくすればデッドスペースを最小限に抑制できて、各種の電子部品の高密度実装が可能となるとともに、回路設計の自由度が増して特性の向上が図れ、導電性金属板を後工程のエッチングなどの処理により、任意かつ必要な回路パターンを形成することができるという作用効果が得られる。
【００１９】
本発明の請求項２に記載の発明は、特に、基板の一面における回路を構成する導電路が形成される箇所に移動自在なピンを配設し、前記基板の一面に封止するための樹脂を注入して充填し、その後前記樹脂が充填された状態を維持できる半硬化を行った後に前記ピンを除去し、その後前記樹脂を完全に硬化させた後、ピンの除去により形成された孔に導電処理を行い、前記基板に設けられた回路部分と前記樹脂の上面との間に導電路を形成してなる電子回路モジュールの導電路形成方法であって、前記基板の一面側と所定間隔に導電性金属板を配置し、前記導電性金属板を挿通して移動自在なピンを配設し、前記基板の一面を封止するために導電性金属板と基板の一面側との間隙に樹脂を注入し充填してなる電子回路モジュールの導電路形成方法であり、これにより、硬化収縮の大きな樹脂の場合でも、完全に樹脂を硬化させた状態でピンを除去した孔に導電処理を施すことにより、導電路における導電性の信頼性を高め、導電性金属板を後工程のエッチングなどの処理により、任意かつ必要な回路パターンを形成することができるという作用効果が得られる。
【００２０】
本発明の請求項３に記載の発明は、特に、基板の一面側に配設された移動自在なピンと導電性金属板における前記ピンの挿通する孔の隙間を、注入し充填される樹脂が浸入しない隙間としてなる構成としたものであり、これにより、樹脂が導電性金属板の上に溢れる事を抑制でき、後工程のエッチングなどの処理により、必要な回路パターンを容易かつ確実に形成することができるという作用効果が得られる。
【００２１】
本発明の請求項４に記載の発明は、特に、導電性金属板を、厚みが１０〜３００μｍの範囲で銅を主成分とする金属箔としてなる構成としたものであり、これにより、熱伝導率および導電性が良く、微細な回路パターンが形成でき、また金属箔（銅箔）の厚みを大きくすれば大電流を流せる回路も構成することができるという作用効果が得られる。
【００２２】
本発明の請求項５に記載の発明は、特に、基板を搭載し固定する固定ベースと、コンポジット材の樹脂の厚みを規制するガイドと、前記固定ベース片側下部に配設した前記基板を傾斜させる台と、片側を曲げ加工した銅箔を密着した板状のピンガイドと、前記ピンガイドの他面に密着した移動自在な制御板と、一端が銅箔およびピンガイドを挿通し導電路を形成するための前記制御板により移動自在な複数のピンと、前記ピンを押圧する弾性材でなる押え板を密着した金属プレート、バネおよび固定板でなる押圧機構と、前記樹脂を前記基板の片面に供給するための傾斜させたガイドプレートで構成してなるものであり、これにより、任意の箇所に導電路を形成することができ、ピンの直径を可能な限り小さくすればデッドスペースを最小限に抑制でき、樹脂の注入充填が容易で、各種の電子部品の高密度実装が可能となるとともに、回路設計の自由度が増して特性の向上が図れるという作用効果が得られる。
【００２３】
以上、本発明の電子回路モジュールの導電路形成方法およびその装置は、移動自在なピンを基板の一面に配設し、樹脂を注入し充填され硬化した後にピンを除去して孔を形成し、その孔に導電処理を施して導電路を形成する方法およびその装置であり、樹脂を注入し充填することにより電子回路モジュールを形成するため、積層などを必要としない簡単な製造プロセスであり、低コストで生産できるだけでなく、液状の樹脂を注入し充填するため、搭載し実装されている各種の電子部品の下部隙間にも容易に充填できてボイドが発生を抑制でき、信頼性が向上するものである。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態における一実施例について図面を用いて説明する。図１、図２は本発明の実施の形態における電子回路モジュールの導電路形成の製造工程要部断面図、図３は同導電路形成の製造工程におけるピン先端への導電性ペースト転写を説明する要部断面図、図４は同導電路形成方法により製作された電子回路モジュール例の要部平面図、そして図７は本発明による導電路形成方法と従来の導電路形成方法による導電路スペースを比較した要部平面図である。
【００２５】
なお、従来の技術で説明した構成部材については同一の符号を付与し、詳細な説明は省略する。
【００２６】
図１（ａ）において、電子回路モジュールを形成するためのベースとなる基板３の一面（本実施例では上面）に、各種の電子部品４が所定箇所にあらかじめ搭載し実装されており、その基板３は金属材や硬質樹脂材などでなる固定ベース１と、同じく電子回路モジュールにおける樹脂封止の厚みを規制するガイド２により所定位置に配設され固定される。
【００２７】
その際、固定ベース１の下部の一端には移動自在でバー状の台１５が設置されており、固定ベース１すなわち基板３を所定角度に傾斜させた状態にしている。ガイド２の上部には導電性金属板、例えば銅を主成分とし厚みが１０〜３００μｍ程度の銅箔７を密着挟持して板状のピンガイド８が設置されている。
【００２８】
そしてピンガイド８の上面には移動自在な制御板９が配置されており、これらの制御板９とピンガイド８および銅箔７を挿通し、移動自在な複数のピン１０が導電路を形成する箇所に配設されている。
【００２９】
なお、後に詳細に説明するが、ピン１０の下先端にあらかじめ導電性物質を付着させておいても良く、ピン１０の下先端と基板３との密着性をより向上させることができる。
【００３０】
さらに、銅箔７にはあらかじめ複数のピン１０が密接（気密性を維持）して挿通する孔が所定箇所に設けられており、また制御板９が上昇することにより、ピン１０の他より直径が大きい上先端部の外周下面を制御板９の上面で押圧し、ピン１０を上昇させる構成となっている。
【００３１】
さらにまた、ピン１０の上先端部の上面には、押え板１１と金属製のプレート１２が積層して設置され、プレート１２の上面と固定板１４との間には複数のバネ１３が配設されて押圧機構を構成しており、そのバネ１３の張力によりピン１０を下方向に押圧、すなわち所定の加重を印加して基板３とピン１０の下先端面を当接させ密着させるのである。
【００３２】
押え板１１は弾性材のゴムでなり、複数のピン１０に対して均一の押圧力が印加されるようになっている。そして、注入し充填するためのコンポジット材である樹脂６は、傾斜させたガイドプレート５の上面に供給されており、傾斜したガイドプレート５の上面を移動して、銅箔７と基板３の間に流し込まれるのである。
【００３３】
樹脂６を銅箔７と基板３の間に注入し充填し易くするために、銅箔７の片端の一部を上に曲げ加工してガイドの機能を持たせている。
【００３４】
前記工程の設定後、図１（ｂ）に示すように、コンポジット材である樹脂６が銅箔７と基板３の間に注入し充填する。この状態で所定温度および時間で加熱し、樹脂６を半硬化させて硬度を上げて、ピン１０の移動における円滑な除去を図るのである。
【００３５】
なお、樹脂６の注入充填を、基板３あるいは基板３を含む周辺を常温より高い温度の雰囲気、真空圧の雰囲気、あるいは真空圧の雰囲気で樹脂６を注入し充填した後、大気圧以上の雰囲気を印加することにより行うのである。
【００３６】
なおまた、前記雰囲気にて樹脂６を注入し充填した後、真空圧あるいは大気圧以上の雰囲気にて再度樹脂６を注入し充填して、樹脂６の注入充填に対する修正あるいは補完を行っても良い。
【００３７】
前記工程により樹脂６の硬度を上げた後、図１（ｃ）に示すように、制御板９を矢印方向に上昇させてピン１０を除去（引抜いた）する。その際、台１５を移動し除去して固定ベース１は水平とし、樹脂６の硬度は、ピン１０が容易かつ円滑に除去（引抜ける）することができ、さらにピン１０の除去した後にできる孔１６が変形しない硬度の半硬化としている。
【００３８】
そしてピン１０を除去した後、図２（ｄ）に示すように、ピンガイド８から上の機構を移動して除去し、ピン１０が除去してできた孔１６に導電処理すなわち導電路を形成するのである。
【００３９】
導電処理としては、銀や銅などの導電性金属を熱硬化性樹脂に混成し溶融してなる導電ペースト１８を注入し充填した後、所定温度と時間で熱硬化するのである。
【００４０】
導電ペースト１８は、水平垂直移動自在なスキージ１７を、銅箔７の上面を摺動し移動させることによる印刷により孔１６に注入し充填する。なおこの作業は、真空圧の雰囲気中で行えば、より充填性を向上させることができる。また、導電処理として、銅などのめっき処理（スルーホール）を行えば、より導電性に優れ、小直径の孔１６に対応でき、かつ多数の導電処理すなわち導電路を一度に形成することができる。
【００４１】
次に図２（ｅ）に示すように、前記工程によりピン１０を除去してできた孔１６に、導電ペースト１８を注入し充填する導電処理、すなわち導電路１９を形成した後、基板３を含む全体を所定温度かつ時間で加熱することにより、樹脂６および導電ペースト１８を完全に硬化させ、その後、銅箔７を所定形状のエッチングすることにより、必要なパターンを形成するのである。
【００４２】
そして、図２（ｆ）に示すように、前記工程により形成された電子回路モジュール２０のマザー基板を、ダイシングにより個片分割することで、個々の電子回路モジュール２０として完成させるのである。
【００４３】
なお、コンポジット材である樹脂６は、例えば１５０〜２００℃にて完全硬化する各種の熱硬化性樹脂、無機フィラーを混練した熱硬化性樹脂、あるいは無機フィラーとプレゲル材を混練した熱硬化性樹脂を使用すれば、電気的、物理的かつ化学的特性の優れた電子回路モジュール２０を形成することができる。
【００４４】
なおまた、無機フィラーとして例えば、粒径が１００μｍ以下のＡｌ2Ｏ3、ＭｇＯおよびＳｉＯ2の少なくともいずれか一つの金属酸化物を使用すれば、必要とする前記の特性を実現することができる。さらにまた、前記の混練割合を熱膨張係数が８×１０-6／℃〜２０×１０-6／℃となるように設定すれば、完成品の電子回路モジュール２０全体の熱膨張係数を均一すなわち一体にすることができる。
【００４５】
さて、放熱を兼ねる基板３にピン１０を除去してなる孔１６が設けられ、銅めっき処理によりスルーホールが形成された場合、各種の電子部品４より発生する熱が樹脂６に混練された無機フィラーによって速やかに放熱されるため、各種の電子部品４を搭載し実装した高信頼性の電子回路モジュール２０が得られるとともに、半導体素子を含む多層構造の電子回路モジュール２０では、絶縁層を厚くすることができ、絶縁耐圧の向上、ノイズ低減あるいは電気的損失の低減が図れる。
【００４６】
また、基板３を多層構造にすることにより、さらに高密度に各種の電子部品４を搭載し実装することができるだけでなく、構成する回路を多段に分割することによって配線インダクタンスや分布容量を低減でき、外部あるいは内部発生ノイズを抑制することができるのである。
【００４７】
さらにまた、孔１６には導電性樹脂の組成物である導電性ペースト１８の注入充填、あるいは銅めっき処理によるスルーホールが形成され、その両端には電気抵抗の低い金属箔でなる配線パターンを形成して接続構成すれば、より特性の優れた電子回路モジュール２０が形成できる。
【００４８】
さて、図３（ａ）は、前記でも説明したが、ピン１０を下降させることにより、ステージ２２の上面に所定の厚みで塗布された導電ペースト材２１を、ピン１０の下先端に前記の所定厚みで付着させている状態を示している。
【００４９】
図３（ｂ）は、前記工程の後にピン１０を上昇させて、ピン１０の下先端に導電ペースト１８を付着させた状態であり、これを前記で説明した図１に示す工程に使用することにより、ピン１０の傾斜や、基板３の反りなどによるピン１０の下先端面と基板３が密着し、その隙間にコンポジット材である樹脂６が浸入して、導電性の不具合が発生することを防止するのである。
【００５０】
図４は、本発明の導電路形成方法により製作された電子回路モジュール２０の要部平面図であり、各種の電子部品４が高密度で搭載し実装されていても、ピン１０のほぼ直径分スペースさえあれば、どこにでも任意の箇所に導電路１９を形成することができるのである。
【００５１】
図７は、本発明と従来の導電路形成工法における導電路スペースを模式的に比較した平面図であり、例えば電子回路モジュール３７において、従来の方法においては直径が０．１６ｍｍの導電路１９ａを設けるためには直径が０．５ｍｍのデッドスペース３６が必要であり、そして本発明の方法によれば、直径が０．３ｍｍの導電路スペース３８で導電路１９が形成できるため、従来の方法の約６０％の面積で構成できることになるのである。
【００５２】
【発明の効果】
以上のように本発明による電子回路モジュールの導電路形成方法およびその装置によれば、導電路を形成するためのピンが配設されるスペースさえあれば、任意の箇所に導電路を形成することができ、また、可能な限りピンの直径を小さくすれば、デッドスペースを最小限にすることができるため、各種の電子部品を高密度に搭載し実装することができ、回路設計においても任意かつ最適な位置に導電路を形成できるため、設計自由度が向上するという効果を有する。
【００５３】
また、コンポジット材である樹脂を注入し充填することにより電子回路モジュールを形成するため、複数の構成基板を積層する必要がない簡単な製造プロセスであり、低コストで生産できるだけでなく、液状のコンポジット材である樹脂を注入し充填するため、搭載し実装されている各種の電子部品の下部隙間にも容易に充填することができてボイドの発生が抑制され、完成した電子回路モジュールの信頼性が高くなるという効果を有する。
【図面の簡単な説明】
【図１】 本発明の実施の形態における電子回路モジュールの導電路形成の製造工程要部断面図
【図２】 本発明の実施の形態における電子回路モジュールの導電路形成の製造工程要部断面図
【図３】 同導電路形成の製造工程におけるピン先端への導電性ペースト転写を説明する要部断面図
【図４】 同導電路形成方法により製作された電子回路モジュール例の要部平面図
【図５】 従来の電子回路モジュールの導電路形成の製造工程要部断面図
【図６】 同導電路形成方法により製作された電子回路モジュールの要部平面図
【図７】 本発明による導電路形成方法と従来の導電路形成方法による導電路スペースの比較要部平面図
【符号の説明】
１ 固定ベース
２ ガイド
３ 基板
４ 電子部品
５ ガイドプレート
６ 樹脂（コンポジット材）
７ 銅箔（導電性金属板）
８ ピンガイド
９ 制御板
１０ ピン
１１ 押え板
１２ プレート
１３ バネ
１４ 固定板
１５ 台
１６ 孔
１７ スキージ
１８ 導電ペースト（導電性物質）
１９、１９ａ 導電路
２０、３５、３７ 電子回路モジュール
２１ 導電ペースト材
２２ ステージ
３１ 基板
３２ コンポジットシート
３３ 基板
３４ ブランク
３６ デッドスペース
３８ 導電路スペース
【発明の属する技術分野】
本発明は、各種の電子部品を搭載し実装（内蔵）してなる電子回路モジュールの導電路形成方法およびその装置に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化の要求に伴い電子回路を構成する各種の電子部品や機能ブロックの高密度および高機能化が一層要求されており、そのために各種の電子部品の高密度化、高機能化に対応した各種の電子部品を搭載し実装（内蔵）した回路基板が必要となっている。
【０００３】
その結果、回路基板に各種の電子部品を搭載し実装した、いわゆる電子回路モジュールの開発が進められている。
【０００４】
電子回路モジュールを形成するのに必要で、要素技術といえる電子回路モジュールの導電路形成方法の従来例に関して図面を用いて説明する。図５は従来の電子回路モジュールの導電路形成の製造工程要部断面図、図６は同導電路形成方法により製作された電子回路モジュールの要部平面図である。
【０００５】
図５（ａ）において、３１は構成基材の基板であり、コンポジットシート３２に設けた貫通孔に導電ペースト１８を充填しており、また３３は同じく基板であり各種の電子部品４が搭載し実装される部分に、空隙のブランク３４を設けたコンポジットシート３２で形成されている。
【０００６】
図５（ｂ）は前記コンポジットシート３２でなる基板３１と複数枚の基板３３および、導電性金属板である、例えば銅を主成分とした銅箔７を積層する状態を、図５（ｃ）は前記工程で積層した基板３１、３３および銅箔７の積層体を、所定の温度および時間で加圧かつ加熱することにより半硬化状態で一体化した状態を、図５（ｄ）は前記工程で形成された積層体を、各種の電子部品４を搭載し実装したベースとなる基板３に積層し、所定の温度および時間で加圧かつ加熱する状態を、そして図５（ｅ）は前記工程により、完全に硬化して導電路１９が形成されて一体化した状態を示している。
【０００７】
図５（ｆ）は前記工程により形成されたマザー基板を、ダイシングにより個片分割することで、個々の電子回路モジュール３５に完成した状態を示している。
【０００８】
図６は前記電子回路モジュールの導電路形成方法により製作された電子回路モジュール３５の要部平面図であり、図６（ａ）はデッドスペース３６により、各種の電子部品４が高密度に搭載し実装された基板には導電路１９を設ける場所が限定されることを、図６（ｂ）はデッドスペース３６のロスを最小限にするために導電路１９を、基板３の外周部に配設した例を示している。
【０００９】
さて、導電路１９が形成される時、導電ペースト１８は加圧された際に上下方向より圧縮されるため、水平（横）方向に膨張することになる。従って、導電ペースト１８の周辺には、各種の電子部品４との間にコンポジットシート３２の部分をある程度設ける必要がある。
【００１０】
もしもこれが無ければ、圧縮された導電ペースト１８は各種の電子部品４に接触し、電気的絶縁性が保持できなくなる。この電気的絶縁性を保持するための導電ペースト１８と各種の電子部品４との間に存在させるコンポジットシート３２の部分が、電子回路モジュール３５における回路パターン上のデッドスペース３６となり、電子回路モジュール３５のサイズや回路設計における障害となる。
【００１１】
なお、この出願に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【００１２】
【特許文献１】
特開平１１−２２０２６２号公報
【００１３】
【発明が解決しようとする課題】
前記従来の電子回路モジュールの導電路形成方法は、性能およびコストの面で課題がある。すなわち機能面では、従来のコンポジット樹脂シートに設けた貫通孔に導電性ペーストを充填する方法では、各種の電子部品を搭載し実装された回路基板にコンポジット樹脂シートを積層して加熱し加圧する際に、コンポジット樹脂シートの上下方向に圧力が印加されて、電子回路における導電路を形成する導電ペーストの部分が水平方向に膨張しようとするため、各種の電子部品の直近に設けることができず、導電路と各種の電子部品の間には一定のコンポジット樹脂シートの存在が必要である。
【００１４】
従って、この部分が回路基板上におけるデッドスペースとなり、導電路の数が多ければ多いほど、回路基板上における各種の電子部品の実装密度を上げることは困難になる。また、前記対策として導電路を回路基板の外周に並べる方法がとられているが、これは回路設計上の制約となり、設計スピードを遅らせるばかりか回路基板の外周へ導電パターン（導電路）を配設するためのパターンロスも発生する。
【００１５】
さらにまた、コスト面では厚みの大きなコンポジット樹脂シートが少ないため、多数の孔加工を施した箇所に導電ペーストを充填し、さらには各種の電子部品の挿入あるいは載置される部分にもブランク加工を施した薄厚のコンポジット樹脂シートを、多数枚位置合わせをしながら積層し、その後それらを各種の電子部品が実装された回路基板に積層して加熱加圧するという複雑で精度のいる工程が必要であるという課題を有していた。
【００１６】
本発明は、前記従来の課題を解決しようとするものであり、高機能で低コストが実現できる各種の電子部品を高密度で搭載し実装（内蔵）してなる電子回路モジュールの導電路形成方法およびその装置を提供することを目的とするものである。
【００１７】
【課題を解決するための手段】
前記目的を達成するために、本発明は以下の構成を有する。
【００１８】
本発明の請求項１に記載の発明は、特に、基板の一面における回路を構成する導電路が形成される箇所に移動自在なピンを配設し、前記基板の一面に封止するための樹脂を注入して充填し、その後前記樹脂が充填された状態を維持できる半硬化を行った後に前記ピンを除去し、ピンの除去により形成された孔に導電処理を行い、前記基板に設けられた回路部分と前記樹脂の上面との間に導電路を形成してなる電子回路モジュールの導電路形成方法であって、前記基板の一面側と所定間隔に導電性金属板を配置し、前記導電性金属板を挿通して移動自在なピンを配設し、前記基板の一面を封止するために導電性金属板と基板の一面側との間隙に樹脂を注入し充填してなる電子回路モジュールの導電路形成方法であり、これにより、ピンが配設されるスペースさえあれば任意の箇所に導電路を形成することができ、ピンの直径を可能な限り小さくすればデッドスペースを最小限に抑制できて、各種の電子部品の高密度実装が可能となるとともに、回路設計の自由度が増して特性の向上が図れ、導電性金属板を後工程のエッチングなどの処理により、任意かつ必要な回路パターンを形成することができるという作用効果が得られる。
【００１９】
本発明の請求項２に記載の発明は、特に、基板の一面における回路を構成する導電路が形成される箇所に移動自在なピンを配設し、前記基板の一面に封止するための樹脂を注入して充填し、その後前記樹脂が充填された状態を維持できる半硬化を行った後に前記ピンを除去し、その後前記樹脂を完全に硬化させた後、ピンの除去により形成された孔に導電処理を行い、前記基板に設けられた回路部分と前記樹脂の上面との間に導電路を形成してなる電子回路モジュールの導電路形成方法であって、前記基板の一面側と所定間隔に導電性金属板を配置し、前記導電性金属板を挿通して移動自在なピンを配設し、前記基板の一面を封止するために導電性金属板と基板の一面側との間隙に樹脂を注入し充填してなる電子回路モジュールの導電路形成方法であり、これにより、硬化収縮の大きな樹脂の場合でも、完全に樹脂を硬化させた状態でピンを除去した孔に導電処理を施すことにより、導電路における導電性の信頼性を高め、導電性金属板を後工程のエッチングなどの処理により、任意かつ必要な回路パターンを形成することができるという作用効果が得られる。
【００２０】
本発明の請求項３に記載の発明は、特に、基板の一面側に配設された移動自在なピンと導電性金属板における前記ピンの挿通する孔の隙間を、注入し充填される樹脂が浸入しない隙間としてなる構成としたものであり、これにより、樹脂が導電性金属板の上に溢れる事を抑制でき、後工程のエッチングなどの処理により、必要な回路パターンを容易かつ確実に形成することができるという作用効果が得られる。
【００２１】
本発明の請求項４に記載の発明は、特に、導電性金属板を、厚みが１０〜３００μｍの範囲で銅を主成分とする金属箔としてなる構成としたものであり、これにより、熱伝導率および導電性が良く、微細な回路パターンが形成でき、また金属箔（銅箔）の厚みを大きくすれば大電流を流せる回路も構成することができるという作用効果が得られる。
【００２２】
本発明の請求項５に記載の発明は、特に、基板を搭載し固定する固定ベースと、コンポジット材の樹脂の厚みを規制するガイドと、前記固定ベース片側下部に配設した前記基板を傾斜させる台と、片側を曲げ加工した銅箔を密着した板状のピンガイドと、前記ピンガイドの他面に密着した移動自在な制御板と、一端が銅箔およびピンガイドを挿通し導電路を形成するための前記制御板により移動自在な複数のピンと、前記ピンを押圧する弾性材でなる押え板を密着した金属プレート、バネおよび固定板でなる押圧機構と、前記樹脂を前記基板の片面に供給するための傾斜させたガイドプレートで構成してなるものであり、これにより、任意の箇所に導電路を形成することができ、ピンの直径を可能な限り小さくすればデッドスペースを最小限に抑制でき、樹脂の注入充填が容易で、各種の電子部品の高密度実装が可能となるとともに、回路設計の自由度が増して特性の向上が図れるという作用効果が得られる。
【００２３】
以上、本発明の電子回路モジュールの導電路形成方法およびその装置は、移動自在なピンを基板の一面に配設し、樹脂を注入し充填され硬化した後にピンを除去して孔を形成し、その孔に導電処理を施して導電路を形成する方法およびその装置であり、樹脂を注入し充填することにより電子回路モジュールを形成するため、積層などを必要としない簡単な製造プロセスであり、低コストで生産できるだけでなく、液状の樹脂を注入し充填するため、搭載し実装されている各種の電子部品の下部隙間にも容易に充填できてボイドが発生を抑制でき、信頼性が向上するものである。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態における一実施例について図面を用いて説明する。図１、図２は本発明の実施の形態における電子回路モジュールの導電路形成の製造工程要部断面図、図３は同導電路形成の製造工程におけるピン先端への導電性ペースト転写を説明する要部断面図、図４は同導電路形成方法により製作された電子回路モジュール例の要部平面図、そして図７は本発明による導電路形成方法と従来の導電路形成方法による導電路スペースを比較した要部平面図である。
【００２５】
なお、従来の技術で説明した構成部材については同一の符号を付与し、詳細な説明は省略する。
【００２６】
図１（ａ）において、電子回路モジュールを形成するためのベースとなる基板３の一面（本実施例では上面）に、各種の電子部品４が所定箇所にあらかじめ搭載し実装されており、その基板３は金属材や硬質樹脂材などでなる固定ベース１と、同じく電子回路モジュールにおける樹脂封止の厚みを規制するガイド２により所定位置に配設され固定される。
【００２７】
その際、固定ベース１の下部の一端には移動自在でバー状の台１５が設置されており、固定ベース１すなわち基板３を所定角度に傾斜させた状態にしている。ガイド２の上部には導電性金属板、例えば銅を主成分とし厚みが１０〜３００μｍ程度の銅箔７を密着挟持して板状のピンガイド８が設置されている。
【００２８】
そしてピンガイド８の上面には移動自在な制御板９が配置されており、これらの制御板９とピンガイド８および銅箔７を挿通し、移動自在な複数のピン１０が導電路を形成する箇所に配設されている。
【００２９】
なお、後に詳細に説明するが、ピン１０の下先端にあらかじめ導電性物質を付着させておいても良く、ピン１０の下先端と基板３との密着性をより向上させることができる。
【００３０】
さらに、銅箔７にはあらかじめ複数のピン１０が密接（気密性を維持）して挿通する孔が所定箇所に設けられており、また制御板９が上昇することにより、ピン１０の他より直径が大きい上先端部の外周下面を制御板９の上面で押圧し、ピン１０を上昇させる構成となっている。
【００３１】
さらにまた、ピン１０の上先端部の上面には、押え板１１と金属製のプレート１２が積層して設置され、プレート１２の上面と固定板１４との間には複数のバネ１３が配設されて押圧機構を構成しており、そのバネ１３の張力によりピン１０を下方向に押圧、すなわち所定の加重を印加して基板３とピン１０の下先端面を当接させ密着させるのである。
【００３２】
押え板１１は弾性材のゴムでなり、複数のピン１０に対して均一の押圧力が印加されるようになっている。そして、注入し充填するためのコンポジット材である樹脂６は、傾斜させたガイドプレート５の上面に供給されており、傾斜したガイドプレート５の上面を移動して、銅箔７と基板３の間に流し込まれるのである。
【００３３】
樹脂６を銅箔７と基板３の間に注入し充填し易くするために、銅箔７の片端の一部を上に曲げ加工してガイドの機能を持たせている。
【００３４】
前記工程の設定後、図１（ｂ）に示すように、コンポジット材である樹脂６が銅箔７と基板３の間に注入し充填する。この状態で所定温度および時間で加熱し、樹脂６を半硬化させて硬度を上げて、ピン１０の移動における円滑な除去を図るのである。
【００３５】
なお、樹脂６の注入充填を、基板３あるいは基板３を含む周辺を常温より高い温度の雰囲気、真空圧の雰囲気、あるいは真空圧の雰囲気で樹脂６を注入し充填した後、大気圧以上の雰囲気を印加することにより行うのである。
【００３６】
なおまた、前記雰囲気にて樹脂６を注入し充填した後、真空圧あるいは大気圧以上の雰囲気にて再度樹脂６を注入し充填して、樹脂６の注入充填に対する修正あるいは補完を行っても良い。
【００３７】
前記工程により樹脂６の硬度を上げた後、図１（ｃ）に示すように、制御板９を矢印方向に上昇させてピン１０を除去（引抜いた）する。その際、台１５を移動し除去して固定ベース１は水平とし、樹脂６の硬度は、ピン１０が容易かつ円滑に除去（引抜ける）することができ、さらにピン１０の除去した後にできる孔１６が変形しない硬度の半硬化としている。
【００３８】
そしてピン１０を除去した後、図２（ｄ）に示すように、ピンガイド８から上の機構を移動して除去し、ピン１０が除去してできた孔１６に導電処理すなわち導電路を形成するのである。
【００３９】
導電処理としては、銀や銅などの導電性金属を熱硬化性樹脂に混成し溶融してなる導電ペースト１８を注入し充填した後、所定温度と時間で熱硬化するのである。
【００４０】
導電ペースト１８は、水平垂直移動自在なスキージ１７を、銅箔７の上面を摺動し移動させることによる印刷により孔１６に注入し充填する。なおこの作業は、真空圧の雰囲気中で行えば、より充填性を向上させることができる。また、導電処理として、銅などのめっき処理（スルーホール）を行えば、より導電性に優れ、小直径の孔１６に対応でき、かつ多数の導電処理すなわち導電路を一度に形成することができる。
【００４１】
次に図２（ｅ）に示すように、前記工程によりピン１０を除去してできた孔１６に、導電ペースト１８を注入し充填する導電処理、すなわち導電路１９を形成した後、基板３を含む全体を所定温度かつ時間で加熱することにより、樹脂６および導電ペースト１８を完全に硬化させ、その後、銅箔７を所定形状のエッチングすることにより、必要なパターンを形成するのである。
【００４２】
そして、図２（ｆ）に示すように、前記工程により形成された電子回路モジュール２０のマザー基板を、ダイシングにより個片分割することで、個々の電子回路モジュール２０として完成させるのである。
【００４３】
なお、コンポジット材である樹脂６は、例えば１５０〜２００℃にて完全硬化する各種の熱硬化性樹脂、無機フィラーを混練した熱硬化性樹脂、あるいは無機フィラーとプレゲル材を混練した熱硬化性樹脂を使用すれば、電気的、物理的かつ化学的特性の優れた電子回路モジュール２０を形成することができる。
【００４４】
なおまた、無機フィラーとして例えば、粒径が１００μｍ以下のＡｌ2Ｏ3、ＭｇＯおよびＳｉＯ2の少なくともいずれか一つの金属酸化物を使用すれば、必要とする前記の特性を実現することができる。さらにまた、前記の混練割合を熱膨張係数が８×１０-6／℃〜２０×１０-6／℃となるように設定すれば、完成品の電子回路モジュール２０全体の熱膨張係数を均一すなわち一体にすることができる。
【００４５】
さて、放熱を兼ねる基板３にピン１０を除去してなる孔１６が設けられ、銅めっき処理によりスルーホールが形成された場合、各種の電子部品４より発生する熱が樹脂６に混練された無機フィラーによって速やかに放熱されるため、各種の電子部品４を搭載し実装した高信頼性の電子回路モジュール２０が得られるとともに、半導体素子を含む多層構造の電子回路モジュール２０では、絶縁層を厚くすることができ、絶縁耐圧の向上、ノイズ低減あるいは電気的損失の低減が図れる。
【００４６】
また、基板３を多層構造にすることにより、さらに高密度に各種の電子部品４を搭載し実装することができるだけでなく、構成する回路を多段に分割することによって配線インダクタンスや分布容量を低減でき、外部あるいは内部発生ノイズを抑制することができるのである。
【００４７】
さらにまた、孔１６には導電性樹脂の組成物である導電性ペースト１８の注入充填、あるいは銅めっき処理によるスルーホールが形成され、その両端には電気抵抗の低い金属箔でなる配線パターンを形成して接続構成すれば、より特性の優れた電子回路モジュール２０が形成できる。
【００４８】
さて、図３（ａ）は、前記でも説明したが、ピン１０を下降させることにより、ステージ２２の上面に所定の厚みで塗布された導電ペースト材２１を、ピン１０の下先端に前記の所定厚みで付着させている状態を示している。
【００４９】
図３（ｂ）は、前記工程の後にピン１０を上昇させて、ピン１０の下先端に導電ペースト１８を付着させた状態であり、これを前記で説明した図１に示す工程に使用することにより、ピン１０の傾斜や、基板３の反りなどによるピン１０の下先端面と基板３が密着し、その隙間にコンポジット材である樹脂６が浸入して、導電性の不具合が発生することを防止するのである。
【００５０】
図４は、本発明の導電路形成方法により製作された電子回路モジュール２０の要部平面図であり、各種の電子部品４が高密度で搭載し実装されていても、ピン１０のほぼ直径分スペースさえあれば、どこにでも任意の箇所に導電路１９を形成することができるのである。
【００５１】
図７は、本発明と従来の導電路形成工法における導電路スペースを模式的に比較した平面図であり、例えば電子回路モジュール３７において、従来の方法においては直径が０．１６ｍｍの導電路１９ａを設けるためには直径が０．５ｍｍのデッドスペース３６が必要であり、そして本発明の方法によれば、直径が０．３ｍｍの導電路スペース３８で導電路１９が形成できるため、従来の方法の約６０％の面積で構成できることになるのである。
【００５２】
【発明の効果】
以上のように本発明による電子回路モジュールの導電路形成方法およびその装置によれば、導電路を形成するためのピンが配設されるスペースさえあれば、任意の箇所に導電路を形成することができ、また、可能な限りピンの直径を小さくすれば、デッドスペースを最小限にすることができるため、各種の電子部品を高密度に搭載し実装することができ、回路設計においても任意かつ最適な位置に導電路を形成できるため、設計自由度が向上するという効果を有する。
【００５３】
また、コンポジット材である樹脂を注入し充填することにより電子回路モジュールを形成するため、複数の構成基板を積層する必要がない簡単な製造プロセスであり、低コストで生産できるだけでなく、液状のコンポジット材である樹脂を注入し充填するため、搭載し実装されている各種の電子部品の下部隙間にも容易に充填することができてボイドの発生が抑制され、完成した電子回路モジュールの信頼性が高くなるという効果を有する。
【図面の簡単な説明】
【図１】 本発明の実施の形態における電子回路モジュールの導電路形成の製造工程要部断面図
【図２】 本発明の実施の形態における電子回路モジュールの導電路形成の製造工程要部断面図
【図３】 同導電路形成の製造工程におけるピン先端への導電性ペースト転写を説明する要部断面図
【図４】 同導電路形成方法により製作された電子回路モジュール例の要部平面図
【図５】 従来の電子回路モジュールの導電路形成の製造工程要部断面図
【図６】 同導電路形成方法により製作された電子回路モジュールの要部平面図
【図７】 本発明による導電路形成方法と従来の導電路形成方法による導電路スペースの比較要部平面図
【符号の説明】
１ 固定ベース
２ ガイド
３ 基板
４ 電子部品
５ ガイドプレート
６ 樹脂（コンポジット材）
７ 銅箔（導電性金属板）
８ ピンガイド
９ 制御板
１０ ピン
１１ 押え板
１２ プレート
１３ バネ
１４ 固定板
１５ 台
１６ 孔
１７ スキージ
１８ 導電ペースト（導電性物質）
１９、１９ａ 導電路
２０、３５、３７ 電子回路モジュール
２１ 導電ペースト材
２２ ステージ
３１ 基板
３２ コンポジットシート
３３ 基板
３４ ブランク
３６ デッドスペース
３８ 導電路スペース
Claims (5)
- 基板の一面における回路を構成する導電路が形成される箇所に移動自在なピンを配設し、前記基板の一面に封止するための樹脂を注入して充填し、その後前記樹脂が充填された状態を維持できる半硬化を行った後に前記ピンを除去し、ピンの除去により形成された孔に導電処理を行い、前記基板に設けられた回路部分と前記樹脂の上面との間に導電路を形成してなる電子回路モジュールの導電路形成方法であって、
前記基板の一面側と所定間隔に導電性金属板を配置し、前記導電性金属板を挿通して移動自在なピンを配設し、前記基板の一面を封止するために導電性金属板と基板の一面側との間隙に樹脂を注入し充填してなる電子回路モジュールの導電路形成方法。 - 基板の一面における回路を構成する導電路が形成される箇所に移動自在なピンを配設し、前記基板の一面に封止するための樹脂を注入して充填し、その後前記樹脂が充填された状態を維持できる半硬化を行った後に前記ピンを除去し、その後前記樹脂を完全に硬化させた後、ピンの除去により形成された孔に導電処理を行い、前記基板に設けられた回路部分と前記樹脂の上面との間に導電路を形成してなる電子回路モジュールの導電路形成方法であって、
前記基板の一面側と所定間隔に導電性金属板を配置し、前記導電性金属板を挿通して移動自在なピンを配設し、前記基板の一面を封止するために導電性金属板と基板の一面側との間隙に樹脂を注入し充填してなる電子回路モジュールの導電路形成方法。 - 基板の一面側に配設された移動自在なピンと導電性金属板における前記ピンの挿通する孔の隙間を、注入し充填される樹脂が浸入しない隙間としてなる請求項１もしくは２のいずれか１つに記載の電子回路モジュールの導電路形成方法。
- 導電性金属板を、厚みが１０〜３００μｍの範囲で銅を主成分とする金属箔としてなる請求項１から３のいずれかに記載の電子回路モジュールの導電路形成方法。
- 基板を搭載し固定する固定ベースと、コンポジット材の樹脂の厚みを規制するガイドと、前記固定ベース片側下部に配設した前記基板を傾斜させる台と、片側を曲げ加工した銅箔を密着した板状のピンガイドと、前記ピンガイドの他面に密着した移動自在な制御板と、一端が銅箔およびピンガイドを挿通し導電路を形成するための前記制御板により移動自在な複数のピンと、前記ピンを押圧する弾性材でなる押え板を密着した金属プレート、バネおよび固定板でなる押圧機構と、前記樹脂を前記基板の片面に供給するための傾斜させたガイドプレートで構成してなる導電路形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198311A JP4148050B2 (ja) | 2003-07-17 | 2003-07-17 | 電子回路モジュールの導電路形成方法およびその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198311A JP4148050B2 (ja) | 2003-07-17 | 2003-07-17 | 電子回路モジュールの導電路形成方法およびその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005038957A JP2005038957A (ja) | 2005-02-10 |
| JP4148050B2 true JP4148050B2 (ja) | 2008-09-10 |
Family
ID=34208122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003198311A Expired - Fee Related JP4148050B2 (ja) | 2003-07-17 | 2003-07-17 | 電子回路モジュールの導電路形成方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4148050B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5322419B2 (ja) * | 2006-09-26 | 2013-10-23 | 株式会社東芝 | 超音波探触子及び圧電振動子 |
| JP4846062B1 (ja) * | 2010-08-20 | 2011-12-28 | キヤノン株式会社 | カートリッジ及び画像形成装置 |
| JP7195552B2 (ja) * | 2021-05-19 | 2022-12-26 | 公立大学法人 富山県立大学 | ピン固定方法及びピン固定装置 |
-
2003
- 2003-07-17 JP JP2003198311A patent/JP4148050B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005038957A (ja) | 2005-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7653991B2 (en) | Method for manufacturing printed circuit board having embedded component | |
| JP5089880B2 (ja) | 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法 | |
| JP4181778B2 (ja) | 配線基板の製造方法 | |
| US6509529B2 (en) | Isolated flip chip of BGA to minimize interconnect stress due to thermal mismatch | |
| US20060014403A1 (en) | Connecting structure of circuit board and method for manufacturing the same | |
| US7926175B2 (en) | Wiring board, multilayer wiring board, and method for manufacturing the same | |
| CN102119588B (zh) | 元器件内置模块的制造方法及元器件内置模块 | |
| CN102405692A (zh) | 电路基板的控制方法及电路基板 | |
| JP2014165486A (ja) | パワーデバイスモジュールとその製造方法 | |
| JP4954824B2 (ja) | 部品内蔵配線基板、配線基板内蔵用コンデンサ | |
| JP4158714B2 (ja) | 電子部品実装済基板の製造方法 | |
| JP2014072279A (ja) | 部品内蔵配線基板の製造方法 | |
| JP5490525B2 (ja) | 部品内蔵型多層プリント配線板及びその製造方法 | |
| JP4148050B2 (ja) | 電子回路モジュールの導電路形成方法およびその装置 | |
| JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
| JP2012151154A (ja) | 部品内蔵配線基板の製造方法 | |
| JP3922977B2 (ja) | 半導体装置内蔵多層配線基板 | |
| JP5059486B2 (ja) | 部品内蔵モジュールの製造方法 | |
| WO2014181509A1 (ja) | 多層基板およびこれを用いた電子装置、電子装置の製造方法 | |
| JP4226292B2 (ja) | フレキシブル回路基板と上記フレキシブル回路基板における導体パターンの接続方法及び接続装置 | |
| JP5192864B2 (ja) | 部品内蔵配線基板の製造方法 | |
| JP2005285945A (ja) | 導電路形成方法 | |
| JP2011040648A (ja) | 回路基板の製造方法および回路基板 | |
| JP4348893B2 (ja) | 熱伝導性基板の製造方法 | |
| KR20100021810A (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050228 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |