JP2005033993A - 電荷ポンプ回路 - Google Patents

Abstract

【課題】一般動作モードとテスト動作モードの双方で使用可能な電荷ポンプ回路を提供する。
【解決手段】本発明の電荷ポンプ回路は、チャージポンプブロックと、前記チャージポンプブロックの出力電圧のレベルを感知するためのレベル感知ブロックと、前記レベル感知ブロックのレベル感知信号に従ってパルス信号を発生するオシレータと、電源電圧と外部高電圧のうちの一つを選択する選択器と、前記選択器に検出信号を送る検出器とを含み、短時間の間に所望の出力電圧を発生することができる。
【選択図】図４

Description

本発明は、高電圧発生回路に関するものであり、さらに具体的には、電源電圧と外部高電圧のうちの一つを選択して使用することができる電荷ポンプ回路に関するものである。

図１は、従来の電荷ポンプ回路の概略的な構成を示したブロック図である。図１に示したように、従来の電荷ポンプ回路は、出力電圧Ｖｏｕｔのレベルを検出するレベル感知ブロック２０と、パルス信号ＰＵＬ、／ＰＵＬを発生するオシレータ３０と、ポンピング動作を実行するチャージポンプブロック１０で構成される。なお、図面中では、”／”に代えて、信号名の文字列（例えば、”ＰＵＬ”）の上部に線が付されている。

レベル感知ブロック２０は、図２に示したように、差動増幅器で構成される。レベル感知ブロック２０は、ポンピングイネーブル信号ｅｎＰＵＭＰによって動作が制御され、出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆと比較して、その結果として、レベル感知信号ＤＥＴを発生する。

オシレータ３０は、図３に示したように、一つのＮＯＲゲートＧ１と４個のインバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ４で構成される。オシレータ３０は、レベル感知ブロック２０が発生したレベル感知信号ＤＥＴに応答して動作し、その結果として、相補的関係にあるパルス信号ＰＵＬ、／ＰＵＬを発生する。

チャージポンプブロック１０は、電荷供給パート１１と複数個のチャージポンプパート１２〜１５で構成される。電荷供給パート１１は、外部電圧Ｖｃｃが印加されて第１チャージポンプパート（ＰＳ１）１１に電荷を供給する。チャージポンプパート（ＰＳ１、ＰＳ２、ＰＳ３、…、ＰＳｎ）１２〜１５は、電荷供給パート１１と出力端子（Ｖｏｕｔ）との間に直列に連結され、電荷供給パート１１から供給された電荷をポンピングして、所望の出力電圧Ｖｏｕｔを発生する。複数個のポンプパートのうちの奇数番目(または偶数番目)のポンプパートは、パルス信号ＰＵＬに応答して動作し、偶数番目(または奇数番目)ポンプパートは、パルス信号／ＰＵＬに応答して動作する。

上述の従来の電荷ポンプ回路の動作を説明する。レベル感知ブロック２０は、ポンピングイネーブル信号ｅｎＰＵＭＰがハイ状態であるときに、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比べて出力電圧Ｖｏｕｔのレベルを感知する。すなわち、基準電圧Ｖｒｅｆが出力電圧Ｖｏｕｔより大きければ、レベル感知ブロック２０は、ハイ状態のレベル感知信号ＤＥＴを発生し、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより大きければ、レベル感知ブロック２０は、ロー状態のレベル感知信号ＤＥＦを発生する。オシレータ３０は、レベル感知信号ＤＥＴに応答して、その結果として、チャージポンプパート（ＰＳ１、ＰＳ２、ＰＳ３、…、ＰＳｎ）１１〜１５を動作させる。すなわち、レベル感知信号ＤＥＴがハイ状態であれば、チャージポンプパート（ＰＳ１、ＰＳ２、ＰＳ３、…、ＰＳｎ）１２〜１５の全部を動作させて出力電圧Ｖｏｕｔのレベルを増加させ、レベル感知信号ＤＥＴがロー状態であれば、チャージポンプパート（ＰＳ１、ＰＳ２、ＰＳ３、…、ＰＳｎ）１２〜１５の全部を停止させて出力電圧Ｖｏｕｔのレベルを減少させる。

一方、従来の電荷ポンプ回路は、電荷供給パート１１及びチャージポンプパート１２から５の各ノードに外部電圧Ｖｃｃに相当する電荷をプリチャージした後に、ポンピング動作を実行する。したがって、得ようとする出力電圧Ｖｏｕｔが高ければ高いほど電荷ポンプ回路が動作するのに長時間が必要となる。特に、チップをテストする過程では、短時間内に高電圧を得るべきであり、これは上述の従来の電荷ポンプ回路だけでは限界がある。したがって、一般動作モードでだけでなく、チップをテストするテスト動作モードで、短時間内に高電圧を得ることができる電荷ポンプ回路が求められる。
米国特許第６，３７３，３２５号明細書

本発明は、上述の課題を解決するためになされたものであり、本発明の目的は、一般動作モードでだけでなく、短時間内に高電圧を要するテスト動作モードでも使用可能な電荷ポンプ回路を提供することである。

上述のような課題を解決するために、本発明による電荷ポンプ回路は、少なくとも一つのチャージポンプパートを含むチャージポンプブロックと、動作モードに応じた大きさのプリチャージ電圧を前記チャージポンプパートに供給する電圧供給回路とを含むことを特徴とする。

本発明の望ましい実施の形態によれば、一般動作モード時において、前記電圧供給回路は、前記プリチャージ電圧として電源電圧Ｖｃｃを供給する。

本発明の望ましい実施の形態によれば、テスト動作モード時において、前記電圧供給回路は、前記プリチャージ電圧として前記電源電圧Ｖｃｃより高い高電圧Ｖｐｐを供給する。

本発明による電荷ポンプ回路の他の一面は、少なくとも一つのチャージポンプパートを含んで構成されたチャージポンプブロックと、前記チャージポンプブロックの出力電圧Ｖｏｕｔのレベルを感知してレベル感知信号ＤＥＴを発生するレベル感知ブロックと、前記レベル感知信号ＤＥＴに応答してパルス信号ＰＵＬ、／ＰＵＬを発生するオシレータと、電源電圧Ｖｃｃより高い高電圧Ｖｐｐを選択して前記チャージポンプブロックに前記選択された高電圧Ｖｐｐを供給することができる選択回路ブロックとを含むことを特徴とする。

本発明の望ましい実施の形態において、前記チャージポンプブロックは、前記選択された高電圧Ｖｐｐに相当する電荷をプリチャージして、前記プリチャージした電荷を供給する電荷供給パートと、前記電荷供給パートから供給された電荷を各々ポンピングするチャージポンプパートと、前記チャージポンプパートでポンピングされた電荷を最終的に貯蔵する電荷貯蔵パートとを含み、前記チャージポンプパートは、前記選択された高電圧Ｖｐｐに相当する電荷をプリチャージすることができるプリチャージ手段を具備したことを特徴とする。

本発明の望ましい実施の形態によれば、前記電荷供給パートは、高電圧ＰＭＯＳトランジスタＰ１１０を含んで構成される。

本発明の望ましい実施の形態によれば、前記プリチャージ手段は、各々の前記チャージポンプパートに連結された各々の高電圧ＮＭＯＳトランジスタＮ１２０、Ｎ１３０、Ｎ１４０、Ｎ１５０を含んで構成される。

本発明の望ましい実施の形態によれば、前記電荷供給パートの出力パート電圧は前記選択された高電圧Ｖｐｐであり、前記チャージポンプパートの出力パートにプリチャージされた電圧は前記選択された高電圧Ｖｐｐ電圧から前記各々の高電圧ＮＭＯＳトランジスタＮ１２０、Ｎ１３０、Ｎ１４０、Ｎ１５０のスレッショルド電圧Ｖｔｈを引いた電圧Ｖｐｐ−Ｖｔｈである。

本発明の望ましい実施の形態によれば、前記選択回路ブロックは、前記電源電圧Ｖｃｃと前記高電圧Ｖｐｐとを比べて、前記高電圧Ｖｐｐが前記電源電圧Ｖｃｃより高い場合に、前記高電圧Ｖｐｐを選択する。

また、本発明による電荷ポンプ回路の更に他の一面は、少なくとも一つのチャージポンプパートを含んで構成されたチャージポンプブロックと、前記チャージポンプブロックの出力電圧Ｖｏｕｔのレベルを感知してレベル感知信号ＤＥＴを発生するレベル感知ブロックと、前記レベル感知信号ＤＥＴに応答してパルス信号ＰＵＬ、／ＰＵＬを発生するオシレータと、外部から印加される高電圧Ｖｐｐが一定の電圧以上である場合にハイの検出信号Ｖｄｅｔを発生する検出器と、前記ハイの検出信号Ｖｄｅｔに応答して前記高電圧Ｖｐｐを選択した後に、前記選択された高電圧Ｖｐｐを前記チャージポンプブロックに供給する選択器とを含むことを特徴とする。

本発明の望ましい実施の形態によれば、前記チャージポンプブロックは、前記選択された高電圧Ｖｐｐに相当する電荷をプリチャージして、前記プリチャージした電荷を供給する電荷供給パートと、前記電荷供給パートから供給された電荷を各々ポンピングするチャージポンプパートと、前記チャージポンプパートでポンピングされた電荷を最終的に貯蔵する電荷貯蔵パートとを含み、前記チャージポンプパートは前記選択された高電圧Ｖｐｐに相応する電荷をプリチャージすることができるプリチャージ手段を具備したことを特徴とする。

本発明の望ましい実施の形態によれば、前記電荷供給パートは高電圧ＰＭＯＳトランジスタＰ１１０を含んで構成される。

本発明の望ましい実施の形態によれば、前記プリチャージ手段は、各々の前記チャージポンプパートに連結された各々の高電圧ＮＭＯＳトランジスタＮ１２０、Ｎ１３０、Ｎ１４０、Ｎ１５０を含んで構成される。

本発明の望ましい実施の形態によれば、前記電荷供給パートの出力パート電圧は前記選択された高電圧Ｖｐｐであり、前記チャージポンプパートの出力パートにプリチャージされた電圧は前記選択された高電圧Ｖｐｐ電圧から前記各々の高電圧ＮＭＯＳトランジスタＮ１２０、Ｎ１３０、Ｎ１４０、Ｎ１５０のスレッショルド電圧Ｖｔｈを引いた電圧Ｖｐｐ−Ｖｔｈである。

本発明の望ましい実施の形態によれば、前記検出器は前記高電圧Ｖｐｐが入力されて動作し、前記高電圧Ｖｐｐが電源電圧Ｖｃｃ以上である場合に、ハイの検出信号Ｖｄｅｔを発生することを特徴とする。

本発明による電荷ポンプ回路によると、電荷ポンプブロックに電源電圧Ｖｃｃのみを供給する構成と異なり、外部の高電圧Ｖｐｐを供給する機能を有することによって、より速く所望の高電圧を発生することができる。そして、チップテスト時に、速く高電圧を得ることができるので、チップのテスト時間を短縮することができる。

本発明による電荷ポンプ回路は、チャージポンプブロックに対して電源電圧Ｖｃｃに代えて外部の高電圧Ｖｐｐを印加することができる選択手段を具備することによって、所望する出力電圧Ｖｏｕｔをより短い時間で発生することができる。

以下、添付図面を参照して本発明の望ましい実施の形態を詳細に説明する。

図４は、本発明の望ましい実施の形態の電荷ポンプ回路の全体的な構成を示したブロック図である。図４を参照すると、本発明の望ましい実施の形態の電荷ポンプ回路は、チャージポンプブロック１００と、選択回路ブロック２００と、オシレータ３００と、レベル感知ブロック４００とを含んで構成される。

チャージポンプブロック２００は、電荷供給パート１１０と、複数個のチャージポンプパート１２０、１３０、１４０、１５０と、電荷貯蔵パート１６０が直列に連結される。

電荷供給パート１１０は、選択回路ブロック２００で選択された電圧Ｖｓｅｌに相当する電荷を第１チャージポンプパート１２０に供給する。チャージポンプパート１２０、１３０、１４０、１５０は、選択電圧Ｖｓｅｌに相当する電荷をプリチャージすると同時に、電荷供給パート１１０から送られた電荷を各々次のパートにポンピングする。電荷貯蔵パート１６０は、チャージポンプパート１２０、１３０、１４０、１５０でそれぞれポンピングされた電荷を最終的に貯蔵して出力電圧Ｖｏｕｔを発生する。電荷ポンプブロック１００を構成する各々のブロックに対する代表的な実施の形態は後述の図５を参照して詳細に記述する。

レベル感知ブロック４００は、ポンピングイネーブル信号ｅｎＰＵＭＰがハイ状態である時に、出力電圧Ｖｏｕｔのレベルを感知する。すなわち、出力電圧Ｖｏｕｔが基準電圧より小さければハイ状態のレベル感知信号ＤＥＴを発生し、出力電圧Ｖｏｕｔが基準電圧より大きければ、ロー状態のレベル感知信号ＤＥＦを発生する。

オシレータ３００は、レベル感知信号ＤＥＴに応答してパルス信号ＰＵＬ、／ＰＵＬを発生する。レベル感知信号ＤＥＴがハイ状態であれば、チャージポンプパート１２０、１３０、１４０、１５０の全部を動作させて出力電圧Ｖｏｕｔのレベルを増加させ、レベル感知信号ＤＥＴがロー状態であれば、チャージポンプパート１２０、１３０、１４０、１５０の全部を停止させる。

図４に示す電荷ポンプ回路は、図１の従来の技術と比べて、選択回路ブロック２００を具備する点で異なる。選択回路ブロック２００は、選択器２１０と検出器２２０とを含んで構成されることが好ましい。本明細書では、説明の便宜のために、一般動作モードで動作する電源電圧（すなわち、動作電圧）をＶｃｃと表示し、テスト動作モード時に外部から供給される高電圧をＶｐｐと表示する。ただし、本明細書は、高電圧Ｖｐｐがテスト動作モードの場合にだけ外部から供給されることに本発明を限定するのではなく、高電圧Ｖｐｐは一般動作モードの場合にも供給されることができる。

選択回路ブロック２００は、電源電圧Ｖｃｃと高電圧Ｖｐｐのうちの一つを選択することができる選択器２１０と、高電圧Ｖｐｐのレベルを検出して検出信号Ｖｄｅｔを発生する検出器２２０とを含んで構成される。検出器２２０は、高電圧Ｖｐｐが電源電圧Ｖｃｃより高い場合にハイレベルの検出信号Ｖｄｅｔを発生する。この時、選択器２１０は、電源電圧Ｖｃｃから高電圧Ｖｐｐにスイッチングされて高電圧Ｖｐｐを発生する。すなわち、一般動作モードの場合には、Ｖｓｅｌ＝Ｖｃｃになり、高電圧を要するテスト動作モードの場合には、Ｖｓｅｌ＝Ｖｐｐになって、速い時間内に所望の高電圧を得ることができる。選択器２１０及び検出器２２０の具体的な説明は後述の図６及び図７を参照して記述する。

図５は、図４に示すチャージポンプブロック１００の具体的な構成例に示す回路図である。図５を参照して、チャージポンプブロック１００の構成及び動作原理を記述すると、次の通りである。

チャージポンプブロック１００は、電荷供給パート１１０と、チャージポンプパート１２０、１３０、１４０、１５０と、電荷貯蔵パート１６０とを含んで構成される。

電荷供給パート１１０は、一般動作モードとテスト動作モードの双方で使用可能なように、高電圧ＰＭＯＳ(Ｈｉｇｈ Ｖｏｌｔａｇｅ ＰＭＯＳ)トランジスタＰ１１０で構成される。高電圧ＰＭＯＳトランジスタＰ１１０は、ノード１とノード２との間に連結される。高電圧ＰＭＯＳトランジスタＰ１１０のソース端子とバルク端子はノード１に連結され、ドレイン端子はノード２に連結され、ゲートはグラウンドＧＮＤに連結される。電荷供給パート１１０は、電荷供給素子として使用され、次のパートに位置する第１チャージポンプパート１２０に電荷を供給する。例えば、一般動作モードにおいて、Ｖｓｅｌ＝Ｖｃｃであれば、ノード２には電源電圧Ｖｃｃに相当する電荷がプリチャージされる。テスト動作モードにおいて、Ｖｓｅｌ＝Ｖｐｐであれば、ノード２には高電圧Ｖｐｐに相当する電荷がプリチャージされて電荷供給源として使用される。

チャージポンプパート１２０、１３０、１４０、１５０は、各々一つののＰＭＯＳトランジスタと一つのキャパシタと一つの高電圧ＮＭＯＳ（Ｈｉｇｈ Ｖｏｌｔａｇｅ ＮＭＯＳ）トランジスタとを含んで構成される。高電圧ＮＭＯＳトランジスタは、一般動作モードでだけでなく、高電圧が求められるテスト動作モードでの使用を可能にするために採用される。複数個のチャージポンプパートのうちの奇数番目(または偶数の番目)のポンプパートはパルス信号ＰＵＬに応答して動作し、偶数番目(または奇数の番目)ポンプパートはパルス信号／ＰＵＬに応答して動作する。

本明細書では、説明の便宜のために、第１チャージポンプパート１２０に対してのみ説明する。しかし、残りのポンプパートも同様に動作する。電荷伝達素子として使用されるＰＭＯＳトランジスタＰ１２０のソース端子はノード２に連結され、ドレイン端子とゲート端子はノード３に連結され、バルク端子はフローティング状態にある。電荷ポンピング素子として使用されるキャパシタＣ１２０は、ノード３とノード８との間に連結され、パルス信号ＰＵＬが印加される。プリチャージ素子として使用される高電圧ＮＭＯＳトランジスタＮ１２０のゲート端子とドレイン端子はノード１に連結され、ソース端子はノード３に連結され、バルクはグラウンドＧＮＤに連結される。高電圧ＮＭＯＳトランジスタＮ１２０は、ノード３に選択電圧Ｖｓｅｌに相当する電荷をプリチャージする。例えば、高電圧ＮＭＯＳトランジスタＮ１２０のしきい値電圧がＶｔｈであれば、Ｖｓｅｌ−Ｖｔｈに相当する電荷がプリチャージされる。すなわち、一般動作モードではＶｃｃ−Ｖｔｈ、テスト動作モードではＶｐｐ−Ｖｔｈに相当する電荷がプリチャージされる。

電荷貯蔵パート１６０は、一つのＰＭＯＳトランジスタＰ１６０と一つのキャパシタとを含んで構成される。ここで、ＰＭＯＳトランジスタＰ１６０は電荷伝達素子として使用され、キャパシタＣ１６０は電荷貯蔵素子として使用され、最終的に出力電圧Ｖｏｕｔを発生する。

図６は、図４に示す選択器２１０の具体的な構成例を示す回路図である。図６を参照すると、選択器２１０は、高電圧Ｖｐｐを制御するために、高電圧ＮＭＯＳトランジスタＮ２１１〜Ｎ２１８と高電圧ＰＭＯＳトランジスタＰ２１１〜Ｐ２１８、Ｐ２１０＿ｉ（ｉ＝１〜４）及び二つのインバータとを含んで構成されたレベルシフトを利用する。このようなレベルシフトを利用すれば、電源電圧Ｖｃｃと高電圧Ｖｐｐのうちの一つが選択されてチャージポンプブロック１００に供給される。例えば、検出信号Ｖｄｅｔがハイであるテスト動作モードでは、高電圧ＮＭＯＳトランジスタＮ２１６、Ｎ２１７はターンオンされるので、高電圧ＰＭＯＳトランジスタＰ２１０＿３、Ｐ２１０＿４もターンオンされる。したがって、Ｖｓｅｌ＝Ｖｐｐになる。しかし、この条件の下で、高電圧ＮＭＯＳトランジスタＮ２１２、Ｎ２１３はターンオフされるので、高電圧ＰＭＯＳトランジスタＰ２１０＿１、Ｐ２１０＿２もターンオフされる。したがって、Ｖｓｅｌ≠Ｖｃｃになる。これとは反対に、検出信号Ｖｄｅｔがローである一般動作モードではＶｓｅｌ＝Ｖｃｃになる。

図７は、図４に示す検出器２２０の具体的な構成例を示す回路図である。図７を参照すると、検出器２２０は、一般動作モードと高電圧を要するテスト動作モードの双方で使用可能なように、高電圧ＰＭＯＳトランジスタ、高電圧ＮＭＯＳトランジスタ、高電圧インバータＨＶ ＩＮＶ、低電圧インバータＬＶ ＩＮＶとを含んで構成される。例をあげて説明すれば、外部高電圧Ｖｐｐが電源電圧Ｖｃｃより低い場合には、Ａノードの電圧はＶｃｃ−Ｖｔｈになって、ＰＭＯＳ Ｐ２２１はオフされる。この時、ＢノードはグラウンドＧＮＤになる。一方、高電圧Ｖｐｐが電源電圧Ｖｃｃより高い場合には、Ａノードの電圧はＶｐｐ−Ｖｔｈになる。Ｖｐｐがさらに増加すれば、Ｂノードは十分に高い電圧になって、高電圧インバータＨＶ ＩＮＶの出力は反転される。この出力は、低電圧インバータＬＡ ＩＮＶを通過しながらハイ状態の検出信号Ｖｄｅｔを発生する。

図８は、電源電圧Ｖｃｃを使用した場合と外部高電圧Ｖｐｐを使用した場合において、電荷ポンプ回路に対する出力電圧Ｖｏｕｔの波形を比べるためのグラフである。セットリングタイム(Ｓｅｔｔｌｉｎｇ ｔｉｍｅ)は、所望の出力電圧Ｖｏｕｔを得るまでポンピング動作をするのに必要となる時間として定義される。図８を参照すると、選択された電圧Ｖｓｅｌが電源電圧Ｖｃｃ＝１．８Ｖの場合と外部高電圧Ｖｐｐ＝８Ｖである場合に、所望の出力電圧Ｖｏｕｔ＝１０Ｖに到逹するために要するセットリングタイムＳＴｐにおいて約４倍の差があることが分かる。すなわち、電源電圧Ｖｃｃを供給する時と比べて、外部の高電圧Ｖｐｐを供給する時は、所望の出力電圧Ｖｏｕｔにより速く到逹することができることを示す。

従来の電荷ポンプ回路の構成を示したブロック図である。 図１のレベル感知ブロックの具体的な構成例に示した回路図である。 図１のオシレータの具体的な構成例に示した回路図である。 本発明の望ましい実施形態の電荷ポンプ回路の構成を示したブロック図である。 図４のチャージポンプブロックの具体的な実施の形態を示した回路図である。 図４の選択器の具体的な実施の形態を示した回路図である。 図４の検出器の具体的な実施の形態を示した回路図である。 本発明の望ましい実施形態の電荷ポンプ回路の出力電圧の波形を示したグラフである。

符号の説明

１００ チャージポンプブロック
１１０ 電荷供給パート
１２０ 第１チャージポンプパート
１３０ 第２チャージポンプパート
１４０ 第３チャージポンプパート
１５０ 第ｎチャージポンプパート
１６０ 電荷貯蔵パート
２００ 選択回路ブロック
２１０ 選択器
２２０ 検出器
３００ オシレータ
４００ レベル感知ブロック

Claims (15)

1. 少なくとも一つのチャージポンプパートを含むチャージポンプブロックと、動作モードに応じた大きさのプリチャージ電圧を前記チャージポンプパートに供給する電圧供給回路を含むことを特徴とする電荷ポンプ回路。
2. 一般動作モード時において、前記電圧供給回路は、前記プリチャージ電圧として電源電圧（Ｖｃｃ）を供給することを特徴とする請求項１に記載の電荷ポンプ回路。
3. テスト動作モード時において、前記電圧供給回路は、前記プリチャージ電圧として電源電圧（Ｖｃｃ）より高い高電圧（Ｖｐｐ）を供給することを特徴とする請求項１に記載の電荷ポンプ回路。
4. 少なくとも一つのチャージポンプパートを含むチャージポンプブロックと、
   前記チャージポンプブロックの出力電圧（Ｖｏｕｔ）のレベルを感知してレベル感知信号（ＤＥＴ）を発生するレベル感知ブロックと、
   前記レベル感知信号（ＤＥＴ）に応答してパルス信号（ＰＵＬ、／ＰＵＬ）を発生するオシレータと、
   電源電圧（Ｖｃｃ）より高い高電圧（Ｖｐｐ）を選択して前記チャージポンプブロックに前記選択された高電圧（Ｖｐｐ）を供給することができる選択回路ブロックを含むことを特徴とする電荷ポンプ回路。
5. 前記チャージポンプブロックは、前記選択された高電圧（Ｖｐｐ）に相当する電荷をプリチャージして、前記プリチャージした電荷を供給する電荷供給パートと、
   前記電荷供給パートから供給された電荷を各々ポンピングする複数のチャージポンプパートと、
   前記複数のチャージポンプパートでポンピングされた電荷を最終的に貯蔵する電荷貯蔵パートとを含み、
   前記チャージポンプパートは、前記選択された高電圧に相当する電荷をプリチャージすることができるプリチャージ手段を具備していることを特徴とする請求項４に記載の電荷ポンプ回路。
6. 前記電荷供給パートは、高電圧ＰＭＯＳトランジスタ（Ｐ１１０）を含んで構成されていることを特徴とする請求項５に記載の電荷ポンプ回路。
7. 前記プリチャージ手段は、前記複数のチャージポンプパートに各々連結された複数の高電圧ＮＭＯＳトランジスタ（Ｎ１２０、Ｎ１３０、Ｎ１４０、Ｎ１５０）を含んで構成されていることを特徴とする請求項５に記載の電荷ポンプ回路。
8. 前記電荷供給パートの出力パート（２）の電圧は、前記選択された高電圧（Ｖｐｐ）であり、前記複数のチャージポンプパートの出力パート（３、４、５、６）に各々プリチャージされた電圧は、前記選択された高電圧（Ｖｐｐ）の電圧から前記複数の高電圧ＮＭＯＳトランジスタ（Ｎ１２０、Ｎ１０、Ｎ１４０、Ｎ１５０）の各スレッショルド電圧を引いた電圧（Ｖｐｐ−Ｖｔｈ）であることを特徴とする請求項７に記載の電荷ポンプ回路。
9. 前記選択回路ブロックは、前記電源電圧（Ｖｃｃ）と前記高電圧（Ｖｐｐ）とを比べて、前記高電圧（Ｖｐｐ）が前記電源電圧（Ｖｃｃ）以上になる時だけ、前記高電圧（Ｖｐｐ）を選択することを特徴とする請求項４に記載の電荷ポンプ回路。
10. 少なくとも一つのチャージポンプパートを含んで構成されたチャージポンプブロックと、
    前記チャージポンプブロックの出力電圧（Ｖｏｕｔ）のレベルを感知してレベル感知信号（ＤＥＴ）を発生するレベル感知ブロックと、
    前記レベル感知信号（ＤＥＴ）に応答してパルス信号（ＰＵＬ、／ＰＵＬ）を発生するオシレータと、
    外部から印加される高電圧（Ｖｐｐ）が一定の電圧である場合に、ハイである検出信号を発生する検出器と、
    前記ハイである検出信号（Ｖｄｅｔ）に応答して前記高電圧（Ｖｐｐ）を選択した後に、前記選択された高電圧（Ｖｐｐ）を前記チャージポンプブロックに供給する選択器とを含むことを特徴とする電荷ポンプ回路。
11. 前記チャージポンプブロックは、前記選択された高電圧（Ｖｐｐ）に相当する電荷をプリチャージして、前記プリチャージした電荷を供給する電荷供給パートと、
    前記電荷供給パートから供給された電荷を各々ポンピングする複数のチャージポンプパートと、
    前記複数のチャージポンプパートでポンピングされた電荷を最終的に貯蔵する電荷貯蔵パートとを含み、
    前記複数のチャージポンプパートは、前記選択された高電圧（Ｖｐｐ）に相当する電荷をプリチャージすることができるプリチャージ手段を具備していることを特徴とする請求項１０に記載の電荷ポンプ回路。
12. 前記電荷供給パートは、高電圧ＰＭＯＳトランジスタ（Ｐ１１０）を含んで構成されていることを特徴とする請求項１１に記載の電荷ポンプ回路。
13. 前記プリチャージ手段は、前記複数のチャージポンプパートに各々連結された複数の高電圧ＮＭＯＳトランジスタ（Ｎ１２０、Ｎ１３０、Ｎ１４０、Ｎ１５０）を含んで構成されていることを特徴とする請求項１１に記載の電荷ポンプ回路。
14. 前記電荷供給パートの出力パート（２）の電圧は、前記選択された高電圧（Ｖｐｐ）であり、前記複数のチャージポンプパートの出力パート（３、４、５、６）に各々プリチャージされた電圧は、前記選択された高電圧電圧（Ｖｐｐ）から前記複数の高電圧ＮＭＯＳトランジスタの各スレッショルド電圧（Ｖｔｈ）を引いた電圧（Ｖｐｐ−Ｖｔｈ）であることを特徴とする請求項１３に記載の電荷ポンプ回路。
15. 前記検出器は前記高電圧(Ｖｐｐ)が入力されて動作し、前記高電圧(Ｖｐｐ)が電源電圧(Ｖｃｃ)以上である場合にハイの検出信号(Ｖｄｅｔ)を発生することを特徴とする請求項１０に記載の電荷ポンプ回路。

Images