JP2005027062A - 高周波増幅回路およびそれを用いた移動体通信端末 - Google Patents

Abstract

【課題】マルチバンドに対応した移動体通信端末で、高周波回路ブロックの利得制御回路の制御を容易にし、利得制御特性の周波数依存を低減する。
【解決手段】高周波回路ブロックの利得制御回路で、信号入力端子２３１と信号出力端子２３２とを結ぶ信号ラインに直列に挿入されたＦＥＴ２４０と信号ラインに並列に挿入されたＦＥＴ２４５，２５１とを設け、２つの基準電圧端子２３４，２３５を設け、１つの制御端子２３３を設け、３つのＦＥＴ２４０，２４５，２５１にそれぞれ基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２と制御電圧Ｖｃを印加し、ＦＥＴ２４０，２４５，２５１を可変抵抗として動作させ、利得制御回路を構成する。さらに、ＦＥＴ２４０，２４５，２５１にそれぞれ抵抗２４１，２４４，２４７，２５０，２５３を接続し、ＦＥＴ２４０，２４５，２５１の通過特性の周波数特性による影響を最少にする。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、移動体通信端末の送信部の高周波回路部に設けられて高周波信号を増幅する高周波増幅回路に関するものである。また、高周波増幅回路を用いた移動体通信端末に関するものである。特に、制御電圧により、高周波増幅回路の出力電力制御を行う高周波増幅回路に関するものである。
【０００２】
【従来の技術】
最近、移動体通信分野では、移動体通信端末として、複数の通信方式を統合化した複合携帯電話端末が主流になりつつある。たとえば、ＰＤＣ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ）方式やＷ−ＣＤＭＡ（Ｗｉｄｅ ｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式の両方式に対応した移動体通信端末が考えられる。このような、複合移動体通信端末は、ＰＤＣ方式ではサービスエリアの広さと、またＷ−ＣＤＭＡ方式ではデータ通信速度といった、それぞれの長所を生かすことができるため、今後急速な普及が期待されている。
【０００３】
このような複合移動体通信端末では、ＰＤＣ方式とＷ−ＣＤＭＡ方式では、搬送波として使用する周波数が異なるため、高周波回路ブロックをＰＤＣ方式用とＷ−ＣＤＭＡ方式用とに２ブロック作成する必要がある。また、移動体通信端末の小型化を実現するため、移動体通信端末基板の部品点数を削減し、高周波回路ブロックの小型化することが重要視されている。
【０００４】
以下、ＰＤＣ方式やＷ−ＣＤＭＡ方式といった複数の通信方式に対応した従来の代表的な携帯電話端末について説明する。
【０００５】
図８は、従来の代表的な携帯電話端末の無線部の構成を示すブロック図である。図８において、移動体通信端末の無線部は、送信部２００、受信部４００、シンセサイザ部４１０、共用器部５００で構成されている。
【０００６】
送信部２００は、中間周波数（例えば６００ＭＨｚ）の変調信号入力（中間周波数変調信号）を送信周波数（ＰＤＣの場合には、約９００ＭＨｚ、Ｗ−ＣＤＭＡ方式の場合には、約１．９ＧＨｚ）に変換するアップコンバータ２０１と、アップコンバータ２０１の出力信号（１ｍＷ以下）を最大１０ｍＷ程度まで増幅する可変利得の高周波増幅回路２０２と、送信周波数に応じてバンドパスフィルタを切り換えて使用するための、つまり信号経路を切り換えるための高周波スイッチ２０３と、２つの送信波帯域の信号を各々抽出するためのバンドパスフィルタ２０４およびバンドパスフィルタ２０７と、バンドパスフィルタ２０４から出力された高周波信号（１０ｍＷ以下）を最大１Ｗ程度まで増幅する固定利得の高出力高周波増幅回路２０５と、高出力高周波増幅回路２０５の出力を共用器部５００へ供給するアイソレータ２０６と、バンドパスフィルタ２０７から出力された高周波信号（１０ｍＷ以下）を最大１Ｗ程度まで増幅する固定利得の高出力高周波増幅回路２０８と、高出力高周波増幅回路２０８の出力を共用器部５００へ供給するアイソレータ２０９とで構成されている。
【０００７】
受信部４００は、共用器部５００で受信された受信信号を増幅し、この受信信号とシンセサイザ部４１０から供給される局部発振信号とを混合するフロントエンドＩＣ４０１と、フロントエンドＩＣ４０１の出力信号から中間周波数信号を抽出するバンドパスフィルタ４０２とで構成されている。
【０００８】
シンセサイザ部４１０は、温度制御水晶発振器（ＴＣＸＯ）４１１と、フェーズロックドループ（ＰＬＬ）回路４１２と、電圧制御発振器（ＶＣＯ）４１３とで構成されている。
【０００９】
共用器部５００はアンテナ５０１と、アンテナ５０２と、デュプレクサ５０３とで構成されている。
【００１０】
ＰＤＣ方式やＷ−ＣＤＭＡ方式といった複数の通信方式に対応し、移動体通信端末の高周波回路ブロックの小型化を実現するため、アップコンバータ２０１および高周波増幅回路２０２は共用化している。ところが、バンドパスフィルタ２０４，２０７、高出力高周波増幅回路２０５，２０８、アイソレータ２０６，２０９はそれぞれの通信周波数に対応した回路ブロックが必要とされ、通信周波数に対応した回路ブロックを選択させるため高周波スイッチ２０３が必要とされる。
【００１１】
図９は、図８の従来の代表的な携帯電話端末の無線部で、送信部２００と共用器５００の具体的な構成図である。
【００１２】
図９において、信号入力端子１０１には音声等が変調された中間周波数変調信号が入力される。アップコンバータ１０３は、信号入力端子１０１からの中間周波数変調信号と、発振器１０２からの局部発振信号とが入力され、中間周波数を送信周波数に変換する。具体的には、アップコンバータ１０３は、中間周波数の信号（中間周波数変調信号）と発振器１０２からの局部発振信号とを混合することにより、中間周波数を送信周波数に変換する。
【００１３】
ここで、アップコンバータ１０３に入力される、中間周波数変調信号の周波数をｆｉｆ、発振器１０２の局部発振周波数をｆｌｏ、送信信号の周波数をｆｃ とすると、送信信号の周波数は、
ｆｃ ＝ｆｌｏ±ｆｉｆ
の関係になり、アップコンバータ１０３より周波数ｆｃ として出力される。
【００１４】
また、発振器１０２の発振周波数を変更することにより、ＰＤＣ方式やＷ−ＣＤＭＡ方式といった複数の送信周波数に対応した送信波を合成することができる。
【００１５】
高周波増幅回路１０４は、利得制御機能を内蔵し、送信周波数の信号を最大１０ｍＷ程度まで増幅する。高周波スイッチ１０５は、通信周波数に対応した高周波回路を選択するために使用する。
【００１６】
ここでは、ＰＤＣ方式では、バンドパスフィルタ１０６、高出力高周波増幅回路１０７、アイソレータ１０８を高周波回路として用い、Ｗ−ＣＤＭＡ方式では、バンドパスフィルタ１０９、高出力高周波増幅回路１１０、アイソレータ１１１を高周波回路として用いる。
【００１７】
ＰＤＣ方式の場合、高周波増幅回路１０４の出力信号は、高周波スイッチ１０５の端子１０５ａから端子１０５ｂへ出力され、バンドパスフィルタ１０６に入力される。バンドパスフィルタ１０６に入力された信号は、送信波帯域の信号のみ抽出されバンドパスフィルタ１０６から出力される。高出力高周波増幅回路１０７は、バンドパスフィルタ１０６の出力信号（送信周波数の信号）を最大１Ｗ程度まで増幅する。高出力高周波増幅回路１０７の出力は、アイソレータ１０８からデュプレクサ１１２の端子１１２ａに入力される。
【００１８】
Ｗ−ＣＤＭＡ方式の場合、高周波増幅回路１０４の出力信号は、高周波スイッチ１０５の端子１０５ａから端子１０５ｃへ出力され、バンドパスフィルタ１０９に入力される。バンドパスフィルタ１０９に入力された信号は、送信波帯域の信号のみ抽出されバンドパスフィルタ１０９から出力される。高出力高周波増幅回路１１０は、バンドパスフィルタ１０９の出力信号（送信周波数の信号）を最大１Ｗ程度まで増幅する。高出力高周波増幅回路１１０の出力は、アイソレータ１１１からデュプレクサ１１２の端子１１２ｂに入力される。
【００１９】
デュプレクサ１１２は、アイソレータ１０８から出力される送信信号をアンテナ１１３へ送り、アンテナ１１３で受信した受信信号を信号出力端子１１５へ送り、アイソレータ１１１から出力される送信信号をアンテナ１１４へ送り、アンテナ１１４で受信した受信信号を信号出力端子１１６へ送る機能を有する。
【００２０】
ここで、図９に示した高周波回路ブロックでは、通信方式に応じてアンテナを使い分けており、ＰＤＣ方式ではアンテナ１１３を用い、Ｗ−ＣＤＭＡ方式では、アンテナ１１４を用いている。
【００２１】
具体的には、デュプレクサ１１２は、信号を端子１１２ａ→端子１１２ｃの方向は通過させ、端子１１２ａから端子１１２ｂ，１１２ｄ，１１２ｅ，１１２ｆへの信号は阻止し、端子１１２ｂ→端子１１２ｄの方向は通過させ、端子１１２ｂから端子１１２ａ，１１２ｃ，１１２ｅ，１１２ｆへの信号は阻止し、端子１１２ｃ→端子１１２ｅの方向は通過させ、端子１１２ｃから端子１１２ａ，１１２ｂ，１１２ｄ，１１２ｆへの信号は阻止し、端子１１２ｄ→端子１１２ｆの方向は通過させ、端子１１２ｄから端子１１２ａ，１１２ｂ，１１２ｃ，１１２ｅへの信号は阻止し、端子１１２ｅから端子１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｆへの信号は阻止し、端子１１２ｆから端子１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｅへの信号は阻止する機能を持つ。
【００２２】
図９に示した構成により、携帯電話端末で高周波スイッチ１０５により高周波回路の選択を行い、複数の通信方式に対応した通信端末で、高周波回路ブロックの小型化を実現してきた。
【００２３】
つぎに、ＰＤＣ方式やＷ−ＣＤＭＡ方式といった複数の通信方式に対応した高周波増幅回路について説明する。図１０は、図９の高周波増幅回路１０４の回路ブロックを示している。
【００２４】
この高周波増幅回路１０４は、図１０に示すように、信号入力端子１８１より入力された高周波信号がインピーダンス変換を行うインピーダンス整合回路１８２を介して利得制御回路１８３に入力され、利得制御回路１８３の出力信号は、増幅器１８４に入力され増幅される。増幅器１８４の出力信号は、インピーダンス変換を行うインピーダンス整合回路１８５を介して増幅器１８６に入力され増幅される。増幅器１８６の出力信号は、インピーダンス変換を行うインピーダンス整合回路１８７を介し、信号出力端子１８８に送られる。
【００２５】
次に、高周波増幅回路１０４を用いた利得制御動作について説明する。高周波増幅回路１０４の利得制御回路の減衰量は、制御端子１８９の電圧値の設定により制御される。また、制御端子１８９の電圧の制御には、Ｄ／Ａコンバータが用いられる。Ｄ／Ａコンバータは、制御部からの制御信号に応じて、制御端子１８９の電圧の設定を行っている。
【００２６】
図１１は、上述した図９の高周波増幅回路１０４における制御電圧と出力電力の関係を示している。ただし、高周波増幅回路１０４への入力電力は一定にしている。図１１から、図９の高周波増幅回路の出力電力は、制御電圧に変化に応じて変化していることがわかる。高周波増幅回路１０４を図８に示した移動体通信端末の無線部の送信ブロックに用いることにより、移動体通信端末の送信電力の出力電力制御を実現することができる。
【００２７】
次に、移動体通信端末の高周波回路ブロックで使用される利得制御回路について説明する。
【００２８】
高周波回路ブロックで用いられる利得制御回路としては、電界効果トランジスタ（以下ＦＥＴ）が用いられ、ＦＥＴを可変抵抗として用いることにより、利得制御回路を実現してきた。
【００２９】
従来、この種の利得制御回路としては、例えば、特許文献１に記載されているようなものがあった。
【００３０】
図１２は、上記特許文献に記載された従来の利得制御回路を示している。図１２において、１は第１のＦＥＴ、２は第２のＦＥＴ、３は第３のＦＥＴ、４ａは第１のＦＥＴ１に直列に接続された第１の抵抗、４ｂは第２のＦＥＴ２に直列に接続された第２の抵抗、４ｃは第３のＦＥＴ３に並列に接続された第３の抵抗、５は接地、６ａは入力端子、６ｂは出力端子、７ａは第１の直列回路、７ｂは第２の直列回路である。
【００３１】
次に、図１２を用いて利得制御回路の動作について説明する。ＦＥＴのゲート端子に印加する電圧を制御することでＦＥＴをオン状態とオフ状態に切り換えることができる。ＦＥＴのオン状態ではＦＥＴは低インピーダンス状態となり信号はＦＥＴを通過し、ＦＥＴがオフ状態ではＦＥＴは高インピーダンス状態となり信号成分を遮断する。
【００３２】
したがって、第１のＦＥＴ１および第２のＦＥＴ２をオフ状態にし、第３のＦＥＴ３をオン状態とすると、利得制御回路の等価回路は、第１のＦＥＴ１および第２のＦＥＴ２が入力端６ａ、出力端６ｂに対して開放端とみなせ、第３のＦＥＴが十分に小さい抵抗成分とすれば、図１３（ａ）の等価回路と見なすことができ、この状態では通過回路として作用する。
【００３３】
次に、第１のＦＥＴ１および第２のＦＥＴ２をオン状態にし、第３のＦＥＴ３をオフ状態とすると、利得制御回路の等価回路は、第１のＦＥＴ１および第２のＦＥＴ２が抵抗成分であり、第３のＦＥＴ３が高インピーダンスで開放状態だとすれば、図１３（ｂ）のような、第１の抵抗４ａ、第２の抵抗４ｂ、第３の抵抗４ｃによるπ型減衰器となる。
【００３４】
このような回路構成により、利得制御回路を実現してきた。
【００３５】
【特許文献１】
特開平９−１３５１０２号公報（第５頁、第１図、第２図）
【００３６】
【発明が解決しようとする課題】
第１の課題は、利得制御回路の従来技術において、利得制御回路を制御するために、２種類の制御信号をもうける必要があり、制御回路が複雑になるという問題が発生する。
【００３７】
その理由は、利得制御回路を構成する第１のＦＥＴ１および第２のＦＥＴ２のゲート端子と第３のＦＥＴ３のゲート端子にそれぞれ制御電圧を設定する必要があり、それぞれの制御端子に、制御部の制御信号をアナログ信号に変換するＤ／Ａコンバータを複数設ける必要があり、高周波回路ブロックの回路規模が増大してしまう。
【００３８】
第２の課題は、利得制御回路の従来技術において、利得制御回路の状態を低インピーダンス状態と高インピーダンス状態の２つの状態にしか設定できないという問題が発生する。
【００３９】
その理由は、利得制御回路を構成する第１のＦＥＴ１および第２のＦＥＴ２のゲート端子と第３のＦＥＴ３のゲート端子にする電圧をそれぞれ制御することでＦＥＴ１〜３をオン状態とオフ状態に切り換え、低インピーダンス状態では、第１のＦＥＴ１および第２のＦＥＴ２をオフ状態にし、第３のＦＥＴ３をオン状態とし、高インピーダンス状態では、第１のＦＥＴ１および第２のＦＥＴ２をオン状態にし、第３のＦＥＴ３をオフ状態とすることにより、利得制御を実現している。
【００４０】
このため、利得制御回路の減衰量を低インピーダンス状態と高インピーダンス状態の２値にしか設定することができない。
【００４１】
第３の課題は、複数の通信方式に対応した高周波増幅回路を構成する場合、利得制御回路の周波数特性により、利得制御電圧と利得制御回路の減衰量の関係が通信方式ごとに異なってしまうという問題がある。
【００４２】
この理由は、利得制御回路を構成するＦＥＴが、周波数特性をもち、ＦＥＴのソース端子とドレイン端子間の通過特性が異なってしまうことにある。
【００４３】
第４の課題は、複数の通信方式に対応し、通信方式で周波数が異なる高周波増幅回路の利得制御回路を構成する場合、制御電圧と利得制御特性が周波数ごとに異なる場合、制御端子に接続するＤ／Ａコンバータとして、出力電圧の分解能が高いものを設置する必要がある。
【００４４】
この理由は、複数の通信方式に対応した高周波増幅回路を構成する場合、利得制御回路の制御電圧と減衰量の関係が通信方式ごとに異なってしまい、制御電圧と利得制御回路の減衰量で変化率の大きな通信方式にあわせて、分解能の高いＤ／Ａコンバータを選択する必要があり、制御回路のＤ／Ａコンバータの回路規模と利得制御回路を制御する際に用いる利得制御電圧と減衰量の制御パラメータが増大してしまい、制御回路が複雑化する問題がある。
【００４５】
したがって、本発明の目的は、高周波増幅回路の利得制御回路において、利得制御回路の利得制御の設定範囲を拡大し、複数の通信方式に対応し、移動体通信端末の高周波回路ブロックにおいて、制御回路の規模および制御方法の簡単化を実現する高周波増幅回路とそれを用いた移動体通信端末を提供することである。
【００４６】
【課題を解決するための手段】
本発明による第１の高周波増幅回路は、信号入力端子（２３１）および信号出力端子（２３２）と、信号入力端子（２３１）と信号出力端子（２３２）とを接続する第１の可変抵抗回路（２６０）と、信号入力端子（２３１）と接地端子（２３６）に並列に接続された第２の可変抵抗回路（２６１）と、信号出力端子（２３２）と接地端子（２３７）に並列に接続された第３の可変抵抗回路（２６２）と、第１、第２および第３の可変抵抗回路（２６０）（２６１）（２６２）にそれぞれ接続された制御端子（２３３）と、第１の可変抵抗回路（２６０）に接続された第１の基準電圧端子（２３４）と、第２および第３の可変抵抗回路（２６１）（２６２）に接続された第２の基準電圧端子（２３５）とを備えている。
【００４７】
そして、信号入力端子（２３１）と信号出力端子（２３２）との間の直流抵抗は無限大であり、信号入力端子（２３１）と接地端子（２３６）との間の直流抵抗は無限大であり、信号出力端子（２３２）と接地端子（２３７）との間の直流抵抗は無限大である。
【００４８】
また、制御端子（２３３）の電圧と第１の基準電圧端子（２３４）の電圧と第２の基準電圧端子（２３５）の電圧の関係により、第１、第２および第３の可変抵抗回路（２６０）（２６１）（２６２）の抵抗値を連続的に変化させ、信号入力端子（２３１）に入力する信号レベルに対し、信号出力端子（２３２）での信号レベルを連続的に変化させるようにしている。
【００４９】
上記における第２および第３の可変抵抗回路（２６１）（２６２）は、何れか一方のみを設け、他方を省くことも可能である。
【００５０】
この構成によれば、制御端子（２３３）の電圧と第１の基準電圧端子（２３４）の電圧と第２の基準電圧端子（２３５）の電圧の関係により、各可変抵抗回路（２６０）（２６１）（２６２）の抵抗値を連続的に変化させ、信号入力端子（２３１）に入力する信号レベルに対し、信号出力端子（２３２）での信号レベルを連続的に変化させ、制御電圧を可変することにより、高周波増幅回路の利得を連続的に変化させることができる。
【００５１】
さらに、この構成によれば、利得制御回路の各可変抵抗回路（２６０）（２６１）（２６２）の回路構成を、求められる特性に応じて選択することができるため、高周波増幅回路の利得制御回路を柔軟に設計することができる。
【００５２】
そして、第１の可変抵抗回路（２６０）は、ＦＥＴ（２４０）により構成され、制御端子（２３３）が少なくとも１つ以上の抵抗（２５５）を介してＦＥＴ（２４０）のゲート端子に接続され、第１の基準電圧端子（２３４）が、少なくとも１つ以上の抵抗（２３９）を介してＦＥＴ（２４０）のソース端子またはドレイン端子に接続され、ＦＥＴ（２４０）のソース端子とドレイン端子に抵抗（２４１）が接続されている。
【００５３】
この構成によれば、制御端子（２３３）の電圧と第１の基準電圧端子（２３４）の電圧の関係により、ＦＥＴ（２４０）のソース端子とドレイン端子間の抵抗を可変抵抗として使用することができる。
【００５４】
そして、第２の可変抵抗回路（２６１）は、ＦＥＴ（２４５）により構成され、制御端子（２３３）が少なくとも１つ以上の抵抗（２５９）を介して、ＦＥＴ（２４５）のソース端子またはドレイン端子に接続され、第２の基準電圧端子（２３５）が、少なくとも１つ以上の抵抗（２５７）を介して、ＦＥＴ（２４５）のゲート端子に接続され、ＦＥＴ（２４５）のソース端子とドレイン端子に抵抗（２４６）が接続され、信号入力端子（２３１）とＦＥＴ（２４５）のソース端子またはドレイン端子の間および接地端子（２３６）とＦＥＴ（２４５）のドレイン端子またはソース端子の間の少なくとも一方に抵抗（２４４）（２４７）が接続されている。
【００５５】
この構成によれば、制御端子（２３３）の電圧と第２の基準電圧端子（２３５）の電圧の関係により、制御端子（２３３）の電圧によりＦＥＴ（２４５）のソース端子とドレイン端子間の抵抗を可変抵抗として使用することができる。
【００５６】
そして、第３の可変抵抗回路（２６２）は、ＦＥＴ（２５１）により構成され、制御端子（２３３）が少なくとも１つ以上の抵抗（２５６）を介して、ＦＥＴ（２５１）のソース端子またはドレイン端子に接続され、第２の基準電圧端子（２３５）が、少なくとも１つ以上の抵抗（２５８）を介して、ＦＥＴ（２５１）のゲート端子に接続され、ＦＥＴ（２５１）のソース端子とドレイン端子に抵抗（２５２）が接続され、信号出力端子（２３２）とＦＥＴ（２５１）のソース端子またはドレイン端子の間および接地端子（２３７）とＦＥＴ（２５１）のドレイン端子またはソース端子の間の少なくとも一方に抵抗（２５０）（２５３）が接続されている。
【００５７】
この構成によれば、制御端子（２３３）の電圧と第２の基準電圧端子（２３５）の電圧の関係により、ＦＥＴ（２３５）のソース端子とドレイン端子間の抵抗を可変抵抗として使用することができる。
【００５８】
そして、ＦＥＴ（２４０）（２４５）（２５１）は、ソース電極とドレイン電極を備え、ソース電極とドレイン電極間に少なくとも一つ以上のゲート電極を配置した構造をとっている。
【００５９】
この構成によれば、ＦＥＴのゲート幅を増加させることなく、ＦＥＴに入力する信号レベルに対するひずみ特性を改善することができる。
【００６０】
そして、ＦＥＴ（２４０）のソース端子とドレイン端子間の遮断時の抵抗値より、ＦＥＴ（２４０）のソース端子とドレイン端子間に接続された抵抗（２４１）の抵抗値が低くなるように構成されている。
【００６１】
この構成によれば、ＦＥＴ（２４０）のソース端子とドレイン端子間の通過特性の周波数依存によるばらつきを低減することができる。
【００６２】
そして、ＦＥＴ（２４５）のソース端子とドレイン端子間の導通時の抵抗値より、信号入力端子（２３１）とＦＥＴ（２４５）のソース端子またはドレイン端子の間および接地端子（２３６）とＦＥＴ（２４５）のドレイン端子またはソース端子の間の少なくとも一方に接続された抵抗（２４４）（２４７）の抵抗値の和が高くなるように構成されている。
【００６３】
この構成によれば、ＦＥＴ（２４５）のソース端子とドレイン端子間の通過特性の周波数依存によるばらつきを低減することができる。
【００６４】
そして、ＦＥＴ（２５１）のソース端子とドレイン端子間の導通時の抵抗値より、信号出力端子（２３２）とＦＥＴ（２５１）のソース端子またはドレイン端子の間および接地端子（２３７）とＦＥＴ（２５１）のドレイン端子またはソース端子の間の少なくとも一方に接続された抵抗（２５０）（２５３）の抵抗値の和が高くなるように構成されている。
【００６５】
この構成によれば、ＦＥＴ（２５１）のソース端子とドレイン端子間の通過特性の周波数依存によるばらつきを低減することができる。
【００６６】
本発明による第２の高周波増幅回路は、信号入力端子（２１１）および信号出力端子（２１９）と、信号入力端子（２１１）に入力端子が接続された第１の整合回路（２１２）と、第１の整合回路（２１２）の出力端子に入力端子が接続された利得制御回路（２１３）と、利得制御回路（２１３）の出力端子に入力端子が接続された第１の増幅器（２１５）と、第１の増幅器２１５の出力端子に入力端子が接続された第２の整合回路（２１６）と、第２の整合回路（２１６）の出力端子に入力端子が接続された第２の増幅器（２１７）と、第２の増幅器（２１７）の出力端子に入力端子が接続され、信号出力端子（２１９）に出力端子が接続された第３の整合回路（２１８）と、基準電圧端子（２２１）と、基準電圧端子（２２１）に基準電圧入力端子（２１４ａ）が接続され、利得制御回路（２１３）の複数の基準電圧入力端子（２１３ｂ）（２１３ｃ）に複数の基準電圧出力端子（２１４ｂ）（２１４ｃ）が接続された基準電圧回路（２１４）と、利得制御回路（２１３）の制御入力端子（２１３ａ）と接続された制御端子（２２０）と、利得制御回路（２１３）の接地端子（２１３ｄ）（２１３ｅ）と接続された接地端子（２２４）（２２５）と、第１の増幅器（２１５）の電源端子に接続された電源端子（２２２）と、第１の増幅器（２１５）の接地端子に接続された接地端子（２２６）と、第２の増幅器（２１７）の電源端子に接続された電源端子（２２３）と、第２の増幅器（２１７）の接地端子に接続された接地端子（２２７）とを備えている。
【００６７】
そして、基準電圧入力端子（２２１）の電圧と制御端子（２２０）の電圧の関係により、利得制御回路（２１３）の信号入力端子と信号出力端子との間の抵抗値を可変することにより、信号入力端子（２１１）に入力する信号レベルに対し、信号出力端子（２１９）での信号レベルを連続的に変化させるようにしている。
【００６８】
この構成によれば、基準電圧端子（２２１）の電圧と制御端子（２２０）の電圧の関係により、利得制御回路（２１３）の信号入力端子と信号出力端子間の抵抗値を可変することにより、信号入力端子（２１１）に入力する信号レベルに対し、信号出力端子（２１９）での信号レベルを連続的に変化することができる。
【００６９】
そして、利得制御回路（２１３）は、ＦＥＴにより構成された可変抵抗回路を有している。
【００７０】
この構成によれば、ＦＥＴのソース端子またはドレイン端子の電圧とゲート端子の電圧の関係を制御することにより、ＦＥＴのソース端子とドレイン端子間を可変抵抗として使用することができる。
【００７１】
そして、基準電圧端子（２２１）が、電源端子（２２２）または電源端子（２２３）のいずれかに接続されている。
【００７２】
この構成によれば、高周波増幅回路において、端子数を削減することができる。
【００７３】
本発明による第３の高周波増幅回路は、信号入力端子（２９１）および信号出力端子（２９２）と、信号入力端子（２９１）と信号出力端子（２９２）とを接続する第１の可変抵抗回路（３２５）と、信号入力端子（２９１）と接地端子（２９６）に並列に接続された第２の可変抵抗回路（３２６）と、信号出力端子（２９２）と接地端子（２９７）に並列に接続された第３の可変抵抗回路（３２７）と、制御端子（２９３）と接地端子（２９８）との間に接続され、出力端子が第１の可変抵抗回路（３２５）に接続された第１の分圧回路（３２８）と、制御端子（２９３）と接地端子（２９８）との間に接続され、出力端子が第２および第３の可変抵抗回路（３２６）（３２７）にそれぞれ接続された第２の分圧回路（３２９）と、第１の可変抵抗回路（３２５）に接続された第１の基準電圧端子（２９４）と、第２および第３の可変抵抗回路（３２６）（３２７）に接続された第２の基準電圧端子（２９５）とを備えている。
【００７４】
そして、信号入力端子（２９１）と信号出力端子（２９２）との間の直流抵抗は無限大であり、信号入力端子（２９１）と接地端子（２９６）との間の直流抵抗は無限大であり、信号出力端子（２９２）と接地端子（２９７）との間の直流抵抗は無限大である。
【００７５】
また、制御端子（２９３）の電圧と第１の基準電圧端子（２９４）の電圧と第２の基準電圧端子（２９５）の電圧の関係により、第１、第２および第３の可変抵抗回路（３２５）（３２６）（３２７）の抵抗値を連続的に変化させ、信号入力端子（２９１）に入力する信号レベルに対し、信号出力端子（２９２）での信号レベルを連続的に変化させるようにしている。
【００７６】
上記における第２および第３の可変抵抗回路（３２６）（３２７）は、何れか一方のみを設け、他方を省くことも可能である。
【００７７】
この構成によれば、制御端子（２９３）の電圧と第１の基準電圧端子（２９４）の電圧と第２の基準電圧端子（２９５）の電圧の関係により、各可変抵抗回路（３２５）（３２６）（３２７）の抵抗値を連続的に変化させ、信号入力端子（２９１）に入力する信号レベルに対し、信号出力端子（２９２）での信号レベルを連続的に変化させることができる。
【００７８】
さらに、この構成によれば、利得制御回路の各可変抵抗回路（３２５）（３２６）（３２７）の回路構成を、求められる特性に応じて選択することができるため、高周波増幅回路の利得制御回路を柔軟に設計することができる。
【００７９】
さらに、この構成によれば、第１の分圧回路（３２８）と第２の分圧回路（３２９）により制御端子（２９３）の電圧を分圧し、利得制御回路の各可変抵抗回路（３２５）（３２６）（３２７）に供給することにより、より広い制御電圧の範囲で、高周波増幅回路の利得を連続的に変化させることができる。
【００８０】
そして、第１の可変抵抗回路（３２５）は、ＦＥＴ（３０１）により構成され、制御端子（２９３）が少なくとも２つの抵抗からなる第１の分圧回路（３２８）に接続され、第１の分圧回路（３２８）の出力端子が少なくとも１つ以上の抵抗（３１８）を介して、ＦＥＴ（３０１）のゲート端子に接続され、第１の基準電圧端子（２９４）が、少なくとも１つ以上の抵抗（３００）を介して、ＦＥＴ（３０１）のソース端子またはドレイン端子に接続され、ＦＥＴ（３０１）のソース端子とドレイン端子に抵抗（３０２）が接続されている。
【００８１】
この構成にすれば、制御端子（２９３）の電圧を第１の分圧回路（３２８）により分圧し、第１の可変抵抗回路（３２５）に供給することにより、制御端子（２９３）の電圧と第１の基準電圧端子（２９４）の電圧の関係により、ＦＥＴ（３０１）のソース端子とドレイン端子間の抵抗を可変抵抗として使用することができ、さらに制御電圧の設定範囲を拡大することができる。
【００８２】
そして、第２の可変抵抗回路（３２６）は、ＦＥＴ（３０６）により構成され、制御端子（２９３）が少なくとも２つの抵抗からなる第２の分圧回路（３２９）に接続され、第２の分圧回路（３２９）の出力端子が少なくとも１つ以上の抵抗（３２１）を介してＦＥＴ（３０６）のソース端子またはドレイン端子に接続され、第２の基準電圧端子（２９５）が、少なくとも１つ以上の抵抗（３２３）を介してＦＥＴ（３０６）のゲート端子に接続され、ＦＥＴ（３０６）のソース端子とドレイン端子に抵抗（３０７）が接続され、信号入力端子（２９１）とＦＥＴ（３０６）のソース端子またはドレイン端子の間および接地端子（２９６）とＦＥＴ（３０６）のドレイン端子またはソース端子の間の少なくとも一方に抵抗（３０５）（３０８）が接続されている。
【００８３】
この構成にすれば、制御端子（２９３）の電圧を第２の分圧回路（３２９）により分圧し、第２の可変抵抗回路（３２６）に供給することにより、制御端子（２９３）の電圧と第２の基準電圧端子（２９５）の電圧の関係により、ＦＥＴ（３０６）のソース端子とドレイン端子間の抵抗を可変抵抗として使用でき、さらに制御電圧の設定範囲を拡大することができる。
【００８４】
そして、第３の可変抵抗回路（３２７）は、ＦＥＴ（３１２）により構成され、制御端子（２９３）が少なくとも２つの抵抗からなる第２の分圧回路（３２９）に接続され、第２の分圧回路（３２９）の出力端子が少なくとも１つ以上の抵抗（３２２）を介して、ＦＥＴ（３１２）のソース端子またはドレイン端子に接続され、第２の基準電圧端子（２９５）が、少なくとも１つ以上の抵抗（３２４）を介して、ＦＥＴ（３１２）のゲート端子に接続され、ＦＥＴ（３１２）のソース端子とドレイン端子に抵抗（３１３）が接続され、信号出力端子（２９２）とＦＥＴ（３１２）のソース端子またはドレイン端子の間および接地端子（２９７）とＦＥＴ（３１２）のドレイン端子またはソース端子の間の少なくとも一方に抵抗（３１１）（３１４）が接続されている。
【００８５】
この構成にすれば、制御端子（２９３）の電圧を第２の分圧回路（３２９）により分圧し、第３の可変抵抗回路（３２７）に供給することにより、制御端子（２９３）の電圧と第２の基準電圧端子（２９５）の電圧の関係により、ＦＥＴ（３１２）のソース端子とドレイン端子間の抵抗を可変抵抗として使用でき、さらに制御電圧の設定範囲を拡大することができる。
【００８６】
そして、ＦＥＴ（３０１）（３０６）（３１２）は、ソース電極とドレイン電極を備え、ソース電極とドレイン電極間に少なくとも一つ以上のゲート電極を配置している。
【００８７】
この構成によれば、ＦＥＴのゲート幅を増加させることなく、ＦＥＴに入力する信号レベルに対するひずみ特性を改善することができる。
【００８８】
そして、ＦＥＴ（３０１）のソース端子とドレイン端子間の遮断時の抵抗値より、ＦＥＴ（３０１）のソース端子とドレイン端子間に接続された抵抗（３０２）の抵抗値が低くなるように構成されている。
【００８９】
この構成によれば、ＦＥＴ（３０１）のソース端子とドレイン端子間の通過特性の周波数依存によるばらつきを低減することができる。
【００９０】
そして、ＦＥＴ（３０６）のソース端子とドレイン端子間の導通時の抵抗値より、信号入力端子（２９１）とＦＥＴ（３０６）のソース端子またはドレイン端子の間および接地端子（２９６）とＦＥＴ（３０６）のドレイン端子またはソース端子の間の少なくとも一方に接続された抵抗（３０５）（３０８）の抵抗値の和が、高くなるように構成されている。
【００９１】
この構成によれば、ＦＥＴ（３０６）のソース端子とドレイン端子間の通過特性の周波数依存によるばらつきを低減することができる。
【００９２】
そして、ＦＥＴ（３１２）のソース端子とドレイン端子間の導通時の抵抗値より、信号出力端子（２９２）とＦＥＴ（３１２）のソース端子またはドレイン端子の間および接地端子（２９７）とＦＥＴ（３１２）のドレイン端子またはソース端子の間の少なくとも一方に接続された抵抗（３１１）（３１４）の抵抗値の和が、高くなるように構成されている。
【００９３】
この構成によれば、ＦＥＴ（３１２）のソース端子とドレイン端子間の通過特性の周波数依存によるばらつきを低減することができる。
【００９４】
本発明による第４の高周波増幅回路は、信号入力端子（２７１）および信号出力端子（２７９）と、信号入力端子（２７１）に入力端子が接続された第１の整合回路（２７２）と、利得制御電圧を分圧する分圧回路を内蔵し、第１の整合回路（２７２）の出力端子に入力端子が接続された利得制御回路（２７３）と、利得制御回路（２７３）の出力端子に入力端子が接続された第１の増幅器（２７５）と、第１の増幅器２７５の出力端子に入力端子が接続された第２の整合回路（２７６）と、第２の整合回路（２７６）の出力端子に入力端子が接続された第２の増幅器（２７７）と、第２の増幅器（２７７）の出力端子に入力端子が接続され、信号出力端子（２７９）に出力端子が接続された第３の整合回路（２７８）と、基準電圧端子（２８１）と、基準電圧端子（２８１）に基準電圧入力端子（２７４ａ）が接続され、利得制御回路（２７３）の複数の基準電圧入力端子（２７３ｂ）（２７３ｃ）に複数の基準電圧出力端子（２７４ｂ）（２７４ｃ）が接続された基準電圧回路（２７４）と、利得制御回路（２７３）の制御入力端子（２７３ａ）と接続された制御端子（２８０）と、利得制御回路（２７３）の分圧回路の接地端子（２７３ｄ）と接続された接地端子（２８４）と、利得制御回路（２７３）の接地端子（２７３ｅ）（２７３ｆ）と接続された接地端子（２８５）（２８６）と、第１の増幅器（２７５）の電源端子に接続された電源端子（２８２）と、第１の増幅器（２７５）の接地端子に接続された接地端子（２８７）と、第２の増幅器（２７７）の電源端子に接続された電源端子（２８３）と、第２の増幅器（２７７）の接地端子に接続された接地端子（２８８）とを備えている。
【００９５】
そして、基準電圧入力端子（２８１）の電圧と制御端子（２８０）の電圧の関係により、利得制御回路（２７３）の信号入力端子と信号出力端子との間の抵抗値を可変することにより、信号入力端子（２７１）に入力する信号レベルに対し、信号出力端子（２７９）での信号レベルを連続的に変化させる
この構成によれば、基準電圧端子（２８１）の電圧と制御端子（２８０）の電圧の関係により、利得制御回路（２７３）の信号入力端子と信号出力端子間の抵抗値を可変することにより、信号入力端子（２７１）に入力する信号レベルに対し、信号出力端子（２７９）での信号レベルを連続的に変化させることができる。
【００９６】
そして、利得制御回路（２７３）は、電界効果トランジスタにより構成された可変抵抗回路を有している。
【００９７】
この構成によれば、ＦＥＴのソース端子またはドレイン端子の電圧とゲート端子の電圧の関係を制御することにより、ＦＥＴのソース端子とドレイン端子間を可変抵抗として使用することができる。
【００９８】
そして、基準電圧端子（２８１）が、電源端子（２８２）または電源端子（２８３）のいずれかに接続されている。
【００９９】
この構成によれば、高周波増幅回路において、端子数を削減することができる。
【０１００】
本発明による第１の移動体通信端末は、高周波回路ブロックが高周波信号を送信する送信部（２００）と高周波信号を受信する受信部（４００）とシンセサイザ部（４１０）と共用器部（５００）とにより構成されている。
【０１０１】
送信部（２００）は、中間周波数の変調信号を送信周波数に変換するアップコンバータ（２０１）と、利得制御回路を内蔵し、アップコンバータ（２０１）の出力信号を増幅する可変利得の高周波増幅回路（２０２）と、可変利得の高周波増幅回路（２０２）の出力端子に共通端子が接続されて送信周波数に応じて高周波信号経路を切り換える高周波スイッチ（２０３）と、高周波スイッチ（２０３）の一方の切換端子に入力端子が接続されて第１の送信波帯域の信号を抽出するための第１のバンドパスフィルタ（２０４）と、第１のバンドパスフィルタ（２０４）から出力された高周波信号を増幅する固定利得の第１の高出力高周波増幅回路（２０５）と、第１の高出力高周波増幅回路（２０５）の出力を共用器部（５００）へ供給する第１のアイソレータ（２０６）と、高周波スイッチ（２０３）の他方の切換端子に入力端子が接続されて第２の送信波帯域の信号を抽出するための第２のバンドパスフィルタ（２０７）と、第２のバンドパスフィルタ（２０７）から出力された高周波信号を増幅する固定利得の第２の高出力高周波増幅回路（２０８）と、第２の高出力高周波増幅回路（２０８）の出力を共用器部（５００）へ供給する第２のアイソレータ（２０９）とにより構成されている。
【０１０２】
可変利得の高周波増幅回路（２０２）の利得制御回路は、信号入力端子（２３１）および信号出力端子（２３２）と、信号入力端子（２３１）と信号出力端子（２３２）とを接続する第１の可変抵抗回路（２６０）と、信号入力端子（２３１）と接地端子（２３６）に並列に接続された第２の可変抵抗回路（２６１）と、信号出力端子（２３２）と接地端子（２３７）に並列に接続された第３の可変抵抗回路（２６２）と、第１、第２および第３の可変抵抗回路（２６０）（２６１）（２６２）にそれぞれ接続された制御端子（２３３）と、第１の可変抵抗回路（２６０）に接続された第１の基準電圧端子（２３４）と、第２および第３の可変抵抗回路（２６１）（２６２）に接続された第２の基準電圧端子（２３５）とを備えている。
【０１０３】
そして、信号入力端子（２３１）と信号出力端子（２３２）との間の直流抵抗は無限大であり、信号入力端子（２３１）と接地端子（２３６）との間の直流抵抗は無限大であり、信号出力端子（２３２）と接地端子（２３７）との間の直流抵抗は無限大である。
【０１０４】
また、制御端子（２３３）の電圧と第１の基準電圧端子（２３４）の電圧と第２の基準電圧端子（２３５）の電圧の関係により、第１、第２および第３の可変抵抗回路（２６０）（２６１）（２６２）の抵抗値を連続的に変化させ、信号入力端子（２３１）に入力する信号レベルに対し、信号出力端子（２３２）での信号レベルを連続的に変化させるようにしている。
【０１０５】
上記における第２および第３の可変抵抗回路（２６１）（２６２）は、何れか一方のみを設け、他方を省くことも可能である。
【０１０６】
この構成によれば、制御端子（２３３）の電圧と第１の基準電圧端子（２３４）の電圧と第２の基準電圧端子（２３５）の電圧の関係により、各可変抵抗回路の抵抗値を連続的に変化させ、信号入力端子（２３１）に入力する信号レベルに対し、信号出力端子（２３２）での信号レベルを連続的に変化させ、制御電圧を可変することにより、高周波増幅回路の利得を連続的に変化させることができ、移動体通信端末の制御回路を簡単化することができる。
【０１０７】
さらに、この構成によれば、利得制御回路の各可変抵抗回路（２６０）（２６１）（２６２）の回路構成を、求められる特性に応じて選択することができるため、高周波増幅回路の利得制御回路を柔軟に設計でき、移動体通信端末の高周波回路ブロックの設計の自由度を向上することができる。
【０１０８】
そして、第１の可変抵抗回路（２６０）は、ＦＥＴ（２４０）により構成され、制御端子（２３３）が少なくとも１つ以上の抵抗（２５５）を介して、ＦＥＴ（２４０）のゲート端子に接続され、第１の基準電圧端子（２３４）が、少なくとも１つ以上の抵抗（２３９）を介して、ＦＥＴ（２４０）のソース端子またはドレイン端子に接続され、ＦＥＴ（２４０）のソース端子とドレイン端子に抵抗（２４１）が接続されている。
【０１０９】
この構成によれば、制御端子（２３３）の電圧と第１の基準電圧端子（２３４）の電圧の関係により、制御端子（２３３）の電圧によりＦＥＴ（２４０）のソース端子とドレイン端子間の抵抗を可変抵抗として、使用することができる。その結果、高周波増幅回路の利得制御回路を制御電圧により、制御することができるため、移動体通信端末の高周波回路ブロックの制御回路に、Ｄ／Ａコンバータを用いることができ、制御回路の構成を簡単化することができる。
【０１１０】
さらに、この構成によれば、ＦＥＴ（２４０）のソース端子とドレイン端子間の通過特性の周波数依存によるばらつきを低減することができるため、高周波増幅回路の利得制御回路のばらつきを低減することができる。
【０１１１】
そして、第２の可変抵抗回路（２６１）は、ＦＥＴ（２４５）により構成され、制御端子（２３３）が少なくとも１つ以上の抵抗（２５９）を介してＦＥＴ（２４５）のソース端子またはドレイン端子に接続され、第２の基準電圧端子（２３５）が、少なくとも１つ以上の抵抗（２５７）を介して、ＦＥＴ（２４５）のゲート端子に接続され、ＦＥＴ（２４５）のソース端子とドレイン端子に抵抗（２４６）が接続され、信号入力端子（２３１）とＦＥＴ（２４５）のソース端子またはドレイン端子の間および接地端子（２３６）とＦＥＴ（２４５）のドレイン端子またはソース端子の間の少なくとも一方に抵抗（２４４）（２４７）が接続されている。
【０１１２】
この構成によれば、制御端子（２３３）の電圧と第２の基準電圧端子（２３５）の電圧の関係により、ＦＥＴ（２４５）のソース端子とドレイン端子間の抵抗を可変抵抗として、使用することができる。その結果、高周波増幅回路の利得制御回路を制御電圧により、制御することができるため、移動体通信端末の高周波回路ブロックの制御回路に、Ｄ／Ａコンバータを用いることができ、制御回路の構成を簡単化することができる。
【０１１３】
さらに、この構成によれば、ＦＥＴ（２４５）のソース端子とドレイン端子間の通過特性の周波数依存によるばらつきを低減することができるため、高周波増幅回路の可変抵抗回路のばらつきを低減することができる。
【０１１４】
そして、第３の可変抵抗回路（２６２）は、ＦＥＴ（２５１）により構成され、制御端子（２３３）が少なくとも１つ以上の抵抗（２５６）を介してＦＥＴ（２５１）のソース端子またはドレイン端子に接続され、第２の基準電圧端子（２３５）が、少なくとも１つ以上の抵抗（２５８）を介してＦＥＴ（２５１）のゲート端子に接続され、ＦＥＴ（２５１）のソース端子とドレイン端子に抵抗（２５２）が接続され、信号出力端子（２３２）とＦＥＴ（２５１）のソース端子またはドレイン端子の間および接地端子（２３７）とＦＥＴ（２５１）のドレイン端子またはソース端子の間の少なくとも一方に抵抗（２５０）（２５３）が接続されている。
【０１１５】
この構成によれば、制御端子（２３３）の電圧と第２の基準電圧端子（２３５）の電圧の関係により、ＦＥＴ（２５１）のソース端子とドレイン端子間の抵抗を可変抵抗とし使用することができる。その結果、高周波増幅回路の利得制御回路を制御電圧により、制御することができるため、移動体通信端末の高周波回路ブロックの制御回路に、Ｄ／Ａコンバータを用いることができ、制御回路の構成を簡単化することができる。
【０１１６】
さらに、この構成によれば、ＦＥＴ（２５１）のソース端子とドレイン端子間の通過特性の周波数依存によるばらつきを低減することができるため、高周波増幅回路の利得制御回路のばらつきを低減することができる。
【０１１７】
そして、ＦＥＴ（２４０）（２４５）（２５１）は、ソース電極とドレイン電極を備え、ソース電極とドレイン電極間に少なくとも一つ以上のゲート電極を配置している。
【０１１８】
この構成によれば、ＦＥＴのゲート幅を増加させることなく、ＦＥＴに入力する信号レベルに対するひずみ特性を改善することができるため、高周波増幅回路の利得制御回路の回路規模を拡大することなく、移動体通信端末の高周波回路ブロックを構成することができる。
【０１１９】
本発明による第２の移動体通信端末は、高周波回路ブロックが高周波信号を送信する送信部（２００）と高周波信号を受信する受信部（４００）とシンセサイザ部（４１０）と共用器部（５００）とにより構成されている。
【０１２０】
送信部（２００）は、中間周波数の変調信号を送信周波数に変換するアップコンバータ（２０１）と、利得制御回路を内蔵し、アップコンバータ（２０１）の出力信号を増幅する可変利得の高周波増幅回路（２０２）と、可変利得の高周波増幅回路（２０２）の出力端子に共通端子が接続されて送信周波数に応じて高周波信号経路を切り換える高周波スイッチ（２０３）と、高周波スイッチ（２０３）の一方の切換端子に入力端子が接続されて第１の送信波帯域の信号を抽出するための第１のバンドパスフィルタ（２０４）と、第１のバンドパスフィルタ（２０４）から出力された高周波信号を増幅する固定利得の第１の高出力高周波増幅回路（２０５）と、第１の高出力高周波増幅回路（２０５）の出力を共用器部（５００）へ供給する第１のアイソレータ（２０６）と、高周波スイッチ（２０３）の他方の切換端子に入力端子が接続されて第２の送信波帯域の信号を抽出するための第２のバンドパスフィルタ（２０７）と、第２のバンドパスフィルタ（２０７）から出力された高周波信号を増幅する固定利得の第２の高出力高周波増幅回路（２０８）と、第２の高出力高周波増幅回路（２０８）の出力を共用器部（５００）へ供給する第２のアイソレータ（２０９）とにより構成されている。
【０１２１】
可変利得の高周波増幅回路（２０２）の利得制御回路は、信号入力端子（２９１）および信号出力端子（２９２）と、信号入力端子（２９１）と信号出力端子（２９２）とを接続する第１の可変抵抗回路（３２５）と、信号入力端子（２９１）と接地端子（２９６）に並列に接続された第２の可変抵抗回路（３２６）と、信号出力端子（２９２）と接地端子（２９７）に並列に接続された第３の可変抵抗回路（３２７）と、制御端子（２９３）と接地端子（２９８）との間に接続され、出力端子が第１の可変抵抗回路（３２５）に接続された第１の分圧回路（３２８）と、制御端子（２９３）と接地端子（２９８）との間に接続され、出力端子が第２および第３の可変抵抗回路（３２６）（３２７）にそれぞれ接続された第２の分圧回路（３２９）と、第１の可変抵抗回路（３２５）に接続された第１の基準電圧端子（２９４）と、第２および第３の可変抵抗回路（３２６）（３２７）に接続された第２の基準電圧端子（２９５）とを備えている。
【０１２２】
そして、信号入力端子（２９１）と信号出力端子（２９２）との間の直流抵抗は無限大であり、信号入力端子（２９１）と接地端子（２９６）との間の直流抵抗は無限大であり、信号出力端子（２９２）と接地端子（２９７）との間の直流抵抗は無限大である。
【０１２３】
また、制御端子（２９３）の電圧と第１の基準電圧端子（２９４）の電圧と第２の基準電圧端子（２９５）の電圧の関係により、第１、第２および第３の可変抵抗回路（３２５）（３２６）（３２７）の抵抗値を連続的に変化させ、信号入力端子（２９１）に入力する信号レベルに対し、信号出力端子（２９２）での信号レベルを連続的に変化させるようにしている。
【０１２４】
上記における第２および第３の可変抵抗回路（３２６）（３２７）は、何れか一方のみを設け、他方を省くことも可能である。
【０１２５】
この構成によれば、制御端子（２９３）の電圧と第１の基準電圧端子（２９４）の電圧と第２の基準電圧端子（２９５）の電圧の関係により、各可変抵抗回路（３２５）（３２６）（３２７）の抵抗値を連続的に変化させ、信号入力端子（２９１）に入力する信号レベルに対し、信号出力端子（２９２）での信号レベルを連続的に変化させ、制御電圧を可変することにより、高周波増幅回路の利得を連続的に変化させることができ、移動体通信端末の制御回路を簡単化することができる。
【０１２６】
さらに、この構成によれば、利得制御回路の各可変抵抗回路（３２５）（３２６）（３２７）の回路構成を、求められる特性に応じて選択することができるため、高周波増幅回路の利得制御回路を柔軟に設計でき、移動体通信端末の高周波回路ブロックの設計の自由度を向上することができる。
【０１２７】
さらに、この構成によれば、第１の分圧回路（３２８）と第２の分圧回路（３２９）により制御端子（２９３）の電圧を分圧し、利得制御回路の各可変抵抗回路（３２５）（３２６）（３２７）に供給することにより、より広い制御電圧の範囲で、高周波増幅回路の利得を連続的に変化させることができる。
【０１２８】
そして、第１の可変抵抗回路（３２５）は、ＦＥＴ（３０１）により構成され、制御端子（２９３）が少なくとも２つの抵抗からなる第１の分圧回路（３２８）に接続され、第１の分圧回路（３２８）の出力端子が少なくとも１つ以上の抵抗（３１８）を介してＦＥＴ（３０１）のゲート端子に接続され、第１の基準電圧端子（２９４）が、少なくとも１つ以上の抵抗（３００）を介してＦＥＴ（３０１）のソース端子またはドレイン端子に接続され、ＦＥＴ（３０１）のソース端子とドレイン端子に抵抗（３０２）が接続されている。
【０１２９】
この構成によれば、制御端子（２９３）が第１の分圧回路（３２８）に接続され、第１の分圧回路（３２８）の出力端子が少なくとも１つ以上の抵抗（３１８）とＦＥＴ（３０１）のゲート端子に接続され、制御端子（２９３）の電圧と第１の基準電圧端子（２９４）の電圧の関係により、ＦＥＴ（３０１）のソース端子とドレイン端子間の抵抗を可変抵抗とし使用することができる。その結果、高周波増幅回路の利得制御回路を制御電圧により、より広い範囲で制御することができるため、移動体通信端末の高周波回路ブロックの制御回路に、分解能を必要としないＤ／Ａコンバータを用いることができ、制御回路の構成を簡単化することができる。
【０１３０】
そして、第２の可変抵抗回路（３２６）は、ＦＥＴ（３０６）により構成され、制御端子（２９３）が少なくとも２つの抵抗からなる第２の分圧回路（３２９）に接続され、第２の分圧回路（３２９）の出力端子が少なくとも１つ以上の抵抗（３２１）を介してＦＥＴ（３０６）のソース端子またはドレイン端子に接続され、第２の基準電圧端子（２９５）が、少なくとも１つ以上の抵抗（３２３）を介してＦＥＴ（３０６）のゲート端子に接続され、ＦＥＴ（３０６）のソース端子とドレイン端子に抵抗（３０７）が接続され、信号入力端子（２９１）とＦＥＴ（３０６）のソース端子またはドレイン端子の間および接地端子（２９６）とＦＥＴ（３０６）のドレイン端子またはソース端子の間の少なくとも一方に抵抗（３０５）（３０８）が接続されている。
【０１３１】
この構成によれば、制御端子（２９３）の電圧を第２の分圧回路（３２９）で分圧した電圧と第２の基準電圧端子（２９５）の電圧の関係により、ＦＥＴ（３０６）のソース端子とドレイン端子間の抵抗を可変抵抗として使用することができる。その結果、高周波増幅回路の利得制御回路を制御電圧により、より広い範囲で制御することができ、移動体通信端末の高周波回路ブロックの制御回路に、分解能を必要としないＤ／Ａコンバータを用いることができ、制御回路の構成を簡単化することができる。
【０１３２】
さらに、この構成によれば、ＦＥＴ（３０６）のソース端子とドレイン端子間の通過特性の周波数依存によるばらつきを低減することができるため、高周波増幅回路の利得制御回路のばらつきを低減することができる。
【０１３３】
そして、第３の可変抵抗回路（３２７）は、ＦＥＴ（３１２）により構成され、制御端子（２９３）が少なくとも２つの抵抗からなる第２の分圧回路（３２９）に接続され、第２の分圧回路（３２９）の出力端子が少なくとも１つ以上の抵抗（３２２）を介してＦＥＴ（３１２）のソース端子またはドレイン端子に接続され、第２の基準電圧端子（２９５）が、少なくとも１つ以上の抵抗（３２４）を介してＦＥＴ（３１２）のゲート端子に接続され、ＦＥＴ（３１２）のソース端子とドレイン端子に抵抗（３１３）が接続され、信号出力端子（２９２）とＦＥＴ（３１２）のソース端子またはドレイン端子の間および接地端子（２９７）とＦＥＴ（３１２）のドレイン端子またはソース端子の間の少なくとも一方に抵抗（３１１）（３１４）が接続されている。
【０１３４】
この構成によれば、制御端子（２９３）の電圧を第２の分圧回路（３２９）で分圧した電圧と第２の基準電圧端子（２９５）の電圧の関係により、ＦＥＴ（３１２）のソース端子とドレイン端子間の抵抗を可変抵抗とし使用することができる。その結果、高周波増幅回路の可変抵抗回路を制御電圧により、より広い範囲で制御することができ、移動体通信端末の高周波回路ブロックの制御回路に、分解能を必要としないＤ／Ａコンバータを用いることができ、制御回路の構成を簡単化することができる。
【０１３５】
さらに、この構成によれば、ＦＥＴ（３１２）のソース端子とドレイン端子間の通過特性の周波数依存によるばらつきを低減することができるため、高周波増幅回路の可変抵抗回路のばらつきを低減することができる。
【０１３６】
そして、ＦＥＴ（３０１）（３０６）（３１２）は、ソース電極とドレイン電極を備え、ソース電極とドレイン電極間に少なくとも一つ以上のゲート電極を配置している。
【０１３７】
この構成によれば、ＦＥＴ（３０１）（３０６）（３１２）のゲート幅を増加させることなく、ＦＥＴに入力する信号レベルに対するひずみ特性を改善することができるため、高周波増幅回路の回路規模を拡大することなく、移動体通信端末の高周波回路ブロックを構成することができる。
【０１３８】
【発明の実施の形態】
以下、本発明の実施の形態の高周波増幅回路およびそれを用いた移動体通信端末について図面を参照しながら説明する。
【０１３９】
〔第１の実施の形態〕
図１は、本発明の第１の実施の形態における高周波増幅回路の構成を示すブロック図である。図１の高周波増幅回路は、図８に示した従来の携帯電話端末の送信部のブロック図において、高周波増幅回路２０２に対応している。すなわち、本発明の実施の形態の携帯電話端末では、図８に示した従来の携携帯電話端末の送信部において、高周波増幅回路２０２に代えて図１の高周波増幅回路を用いている。
【０１４０】
以下、図１の高周波増幅回路について詳しく説明する。
【０１４１】
図１において、信号入力端子２１１より入力された高周波信号がインピーダンス変換を行う整合回路２１２を介して利得制御回路２１３に入力され、利得制御回路２１３の出力信号は、増幅器２１５に入力され増幅される。増幅器２１５の出力信号は、インピーダンス変換を行う整合回路２１６を介して増幅器２１７に入力され増幅される。増幅器２１７の出力信号は、インピーダンス変換を行う整合回路２１８を介し、信号出力端子２１９に送られる。
【０１４２】
基準電圧Ｖｒｅｆが加えられる基準電圧端子２２１は、基準電圧回路２１４の電源端子２１４ａに接続され、基準電圧回路２１４の基準電圧端子２１４ｂは利得制御回路２１３の基準電圧端子２１３ｂに接続され、基準電圧回路２１４の基準電圧端子２１４ｃは利得制御回路２１３の基準電圧端子２１３ｃに接続されている。
【０１４３】
利得制御端子２２０は、利得制御回路２１３の利得制御端子２１３ａに接続され、ＧＮＤ端子２２４は、利得制御回路２１３の接地端子２１３ｄに接続され、ＧＮＤ端子２２５は、利得制御回路２１３の接地端子２１３ｅに接続されている。
【０１４４】
電源電圧Ｖｄｄ１が印加される電源端子２２２は増幅器２１５の電源端子に接続され、ＧＮＤ端子２２６は増幅器２１５の接地端子に接続されている。
【０１４５】
電源電圧Ｖｄｄ２が印加される電源端子２２３は増幅器２１７の電源端子に接続され、ＧＮＤ端子２２７は増幅器２１７の接地端子に接続されている。
【０１４６】
次に、図１の高周波増幅回路を用いた動作について説明する。電源端子２２２および電源端子２２３と基準電圧端子２２１と利得制御端子２２０の電圧値を所定の状態に設定することにより、利得制御回路２１３の減衰量を可変し、それによって、高周波増幅回路の利得制御を実現している。
【０１４７】
図２に、図１の利得制御回路の具体的な回路を示す。図２において、信号入力端子（ＩＮ）２３１（利得制御回路２１３の入力端子に対応する）には、キャパシタ２３８の一端とキャパシタ２４３の一端が接続されている。キャパシタ２３８の他端には、ＦＥＴ２４０のソース端子と抵抗２３９の一端と抵抗２４１の一端が接続されている。
【０１４８】
抵抗２３９の他端には、基準電圧端子（Ｖｒｅｆ１）２３４（利得制御回路２１３の２１３ｂに対応する）が接続されている。抵抗２４１の他端には、ＦＥＴ２４０のドレイン端子とキャパシタ２４２の一端が接続されている。信号出力端子（ＯＵＴ）２３２（利得制御回路２１３の出力端子に対応する）には、キャパシタ２４２の他端とキャパシタ２４９の一端が接続されている。
【０１４９】
キャパシタ２４３の他端には、抵抗２４４の一端が接続されている。制御端子（Ｖｃ）２３３（利得制御回路２１３の２１３ａに対応する）には、抵抗２５５の一端と抵抗２５６の一端と抵抗２５９の一端が接続されている。抵抗２４４の他端には、ＦＥＴ２４５のソース端子と抵抗２５９の他端と抵抗２４６の一端が接続されている。抵抗２５５の他端には、ＦＥＴ２４０のゲート端子が接続されている。
【０１５０】
抵抗２４７の一端にはＦＥＴ２４５のドレイン端子と抵抗２４６の他端が接続されている。抵抗２４７の他端には、キャパシタ２４８の一端が接続されている。ＧＮＤ端子２３６（利得制御回路２１３の２１３ｄに対応する）には、キャパシタ２４８の他端が接続されている。
【０１５１】
キャパシタ２４９の他端には、抵抗２５０の一端が接続されている。抵抗２５０の他端には、ＦＥＴ２５１のソース端子と抵抗２５６の他端と抵抗２５２の一端が接続されている。ＦＥＴ２５１のドレイン端子には、抵抗２５２の他端と抵抗２５３の一端が接続されている。抵抗２５３の他端には、キャパシタ２５４の一端が接続されている。ＧＮＤ端子２３７（利得制御回路２１３の２１３ｅに対応する）には、キャパシタ２５４の他端が接続されている。
【０１５２】
基準電圧端子（Ｖｒｅｆ２）２３５（利得制御回路２１３の２１３ｃに対応する）には、抵抗２５７の一端と抵抗２５８の一端が接続されている。抵抗２５７の他端には、ＦＥＴ２４５のゲート端子が接続され、抵抗２５８の他端には、ＦＥＴ２５１のゲート端子が接続されている。
【０１５３】
ここで、信号入力端子２３１と信号出力端子２３２間に接続されたキャパシタ２３８、ＦＥＴ２４０、抵抗２４１、キャパシタ２４２により構成される回路を可変抵抗回路２６０とする。また、信号入力端子２３１とＧＮＤ端子２３６間に接続されたキャパシタ２４３、抵抗２４４、ＦＥＴ２４５、抵抗２４６、抵抗２４７、キャパシタ２４８により構成される回路を可変抵抗回路２６１とする。さらに、信号出力端子２３２とＧＮＤ端子２３７間に接続されたキャパシタ２４９、抵抗２５０、ＦＥＴ２５１、抵抗２５２、抵抗２５３、キャパシタ２５４により構成される回路を可変抵抗回路２６２とする。
【０１５４】
なお、ＦＥＴ２４０、ＦＥＴ２４５、ＦＥＴ２５１は、ソース端子およびドレイン端子の位置が逆になっていてもよい。
【０１５５】
また、キャパシタ２４３と抵抗２４４の接続の順序と抵抗２４７とキャパシタ２４８の接続の順序はそれぞれ、逆になってもよい。また、キャパシタ２４９と抵抗２５０の接続の順序と抵抗２５３とキャパシタ２５４の接続の順序はそれぞれ、逆になってもよい。
【０１５６】
抵抗２３９の他端は、ＦＥＴ２４０のソース端子と抵抗２４１の一端に接続されているが、ＦＥＴ２４０のドレイン端子と抵抗２４１の他端に接続されてもよい。また、抵抗２５９の他端は、ＦＥＴ２４５のソース端子と抵抗２４６の一端に接続されているが、ＦＥＴ２４５のドレイン端子と抵抗２４６の他端に接続されてもよい。また、抵抗２５６の他端は、ＦＥＴ２５１のソース端子と抵抗２５２の一端に接続されているが、ＦＥＴ２５１のドレイン端子と抵抗２５２の他端に接続されてもよい。
【０１５７】
以上のように構成されたこの実施の形態の高周波増幅回路について、以下にその動作を説明する。
【０１５８】
図２の利得制御回路でＦＥＴを可変抵抗として動作させることについて簡単に説明する。制御電圧Ｖｃと基準電圧Ｖｒｅｆ１と基準電圧Ｖｒｅｆ２の関係を所定の状態に設定することによって、ＦＥＴ２４０、ＦＥＴ２４５およびＦＥＴ２５１のソース端子・ドレイン端子間の抵抗値を変化させる。これにより、信号入力端子２３１と信号出力端子２３２の減衰量を変化させ高周波増幅回路の利得制御を実現している。
【０１５９】
ここで、抵抗２３９、抵抗２４１、抵抗２４６、抵抗２５２、抵抗２５５、抵抗２５６、抵抗２５７、抵抗２５８、抵抗２５９は、高抵抗で、抵抗端子間の電圧降下は、ほとんどないものとする。
【０１６０】
図２の回路でＦＥＴを可変抵抗として動作を行わせる場合、コントロール電圧（利得制御電圧）を印加する制御端子２３３の電圧をＶｃ、基準電圧端子２３４の電圧をＶｒｅｆ１、基準電圧端子２３５の電圧をＶｒｅｆ２とすると、ＦＥＴ２４０のゲート端子は、制御端子２３３の電圧Ｖｃとほぼ同電位となり、ＦＥＴ２４０のソース端子とドレイン端子は、基準電圧端子２３４の電圧Ｖｒｅｆ１とほぼ同電位になる。また、ＦＥＴ２４５のソース端子とドレイン端子は、それぞれ制御端子２３３の電圧Ｖｃとほぼ同電位になり、ＦＥＴ２４５のゲート端子は、基準電圧端子２３５の電圧Ｖｒｅｆ２とほぼ同電位となる。さらに、ＦＥＴ２５１のソース端子とドレイン端子は、それぞれ制御端子２３３の電圧Ｖｃとほぼ同電位になり、ＦＥＴ２５１のゲート端子は、基準電圧端子２３５の電圧Ｖｒｅｆ２とほぼ同電位となる。
【０１６１】
ここで、ＦＥＴ２４０、ＦＥＴ２４５、ＦＥＴ２５１のソース端子に信号を入力し、ドレイン端子から出力された信号の電力の比と制御電圧の関係を図３に示す。図３（ａ）は、制御端子２３３の電圧ＶｃとＦＥＴ２４０のソース端子、ドレイン端子間の減衰量の関係を示し、図３（ｂ）は制御端子２３３の電圧ＶｃとＦＥＴ２４５のソース端子、ドレイン端子間の減衰量の関係を示し、図３（ｃ）は制御端子２３３の電圧ＶｃとＦＥＴ２５１のソース端子、ドレイン端子間の減衰量の関係を示している。
【０１６２】
ここで、図３において、挿入損失が０ｄＢ程度の時が低インピーダンス、挿入損失が−２０ｄＢ以下の状態を高インピーダンスと定義し、ＦＥＴ２４０、ＦＥＴ２４５、ＦＥＴ２５１のソース端子、ドレイン端子間のインピーダンスの関係をまとめるとそれぞれ次の様に定義される。
【０１６３】
ＦＥＴ２４０の場合
Ｖｃ ＞ Ｖｒｅｆ１
ソース端子、ドレイン端子間 低インピーダンス領域
Ｖｃ ＜ Ｖｒｅｆ１ ― ｜Ｖｔｈ｜
ソース端子、ドレイン端子間 高インピーダンス領域
Ｖｒｅｆ１ ― ｜Ｖｔｈ｜ ≦ Ｖｃ ≦ Ｖｒｅｆ１
ソース端子、ドレイン端子間 可変抵抗領域
ＦＥＴ２４５、ＦＥＴ２５１の場合
Ｖｃ ＜ Ｖｒｅｆ２
ソース端子、ドレイン端子間 低インピーダンス領域
Ｖｃ ＞ Ｖｒｅｆ２ ＋ ｜Ｖｔｈ｜
ソース端子、ドレイン端子間 高インピーダンス領域
Ｖｒｅｆ１ ≦ Ｖｃ ≦ Ｖｒｅｆ１ ＋ ｜Ｖｔｈ｜
ソース端子、ドレイン端子間 可変抵抗領域
ただし、ＦＥＴ２４０、ＦＥＴ２４５、ＦＥＴ２５１のしきい値をＶｔｈとする。
【０１６４】
次に、図２の回路の利得制御回路を、マルチバンドに対応した移動体通信端末の高周波回路ブロックに適用した場合の動作について説明する。一例として、信号入力端子２３１に入力する信号の周波数を２種類の周波数９４０ＭＨｚ，１．９５ＧＨｚとし、基準電圧端子２３４に印加する電圧（Ｖｒｅｆ１）を１．９Ｖとし、基準電圧端子２３５に印加する電圧（Ｖｒｅｆ２）を１．２Ｖとし、制御端子２３３に印加する電圧の範囲を０Ｖから３Ｖとし、抵抗２４４、抵抗２４７、抵抗２５０、抵抗２５３の抵抗値をそれぞれ１０Ωとし、抵抗２４１の抵抗値を５００Ω、キャパシタ２３８、キャパシタ２４２、キャパシタ２４３、キャパシタ２４８、キャパシタ２４９、キャパシタ２５４の容量値をそれぞれ１００ｐＦとし、ＦＥＴ２４０、ＦＥＴ２４５、ＦＥＴ２５１のしきい値Ｖｔｈを−０．６Ｖとした場合を考える。なお、上記に値を示した抵抗以外の抵抗は、数ｋΩから数１００ｋΩ程度の高抵抗値に設定される。
【０１６５】
図４は、図２の利得制御回路において、信号入力端子２３１と信号出力端子２３２の電力の比と制御電圧の関係を示す。
【０１６６】
制御端子２３３の電圧が２Ｖ以上（図４の領域ａ）では、ＦＥＴ２４０は、低インピーダンス状態、ＦＥＴ２４５、ＦＥＴ２５１は、高インピーダンス状態となっており、利得制御回路での信号の減衰量は小さく、制御電圧の変化に対し減衰量は一定状態である。
【０１６７】
次に、制御端子２３３の電圧が１．５Ｖ以上２Ｖ（図４の領域ｂ）では、ＦＥＴ２４０は、低インピーダンス状態となっており、ＦＥＴ２４５、ＦＥＴ２５１は、利得制御電圧の増加に応じて減衰量が低下する領域になっており、利得制御回路の減衰量は、制御電圧に応じて変化している。
【０１６８】
ここで、可変抵抗回路２６１のＦＥＴ２４５が低インピーダンス状態となり、可変抵抗回路２６２のＦＥＴ２５２が低インピーダンス状態となったとき利得制御回路の減衰量が最大となるが、可変抵抗回路２６１では、キャパシタ２４３と抵抗２４０と抵抗２４７とキャパシタ２４８の直列回路のインピーダンス以下にならない。同様に、可変抵抗回路２６２では、キャパシタ２４９と抵抗２５０と抵抗２５３とキャパシタ２５４の直列回路のインピーダンス以下にならない。
【０１６９】
ここで、利得制御回路の入力信号の周波数において、キャパシタの容量をインピーダンス値が無視できる値に設定し、直流分を阻止する結合キャパシタとして作用させることにより、可変抵抗回路２６１、可変抵抗回路２６２の減衰量は、抵抗により定義され、周波数依存を低減することができる。
【０１７０】
また、制御端子２３３の電圧が１Ｖ以上１．５Ｖ（図４の領域ｃ）では、ＦＥＴ２４０は、利得制御電圧の増加に応じて減衰量が低下し、ＦＥＴ２４５、ＦＥＴ２５１は、低インピーダンス状態となっており、利得制御回路の減衰量は、利得制御電圧に応じて変化している。
【０１７１】
ここで、可変抵抗回路２６１のＦＥＴ２４０が高インピーダンス状態となるとき、利得制御回路の減衰量が最大となるが、可変抵抗回路２６１の、キャパシタ２３８と抵抗２４１とキャパシタ２４２の直列回路のインピーダンス以下にならない。ここで、利得制御回路の入力信号の周波数において、キャパシタの容量をインピーダンス値が無視できる値に設定し、直流分を阻止する結合キャパシタとして作用させることにより、可変抵抗回路２６０の減衰量は、抵抗２４１により決定され、周波数依存を低減することができる。
【０１７２】
また、制御端子２３３の電圧が０Ｖ以上１Ｖ（図４の領域ｄ）では、ＦＥＴ２４０は、高インピーダンス状態、ＦＥＴ２４５、ＦＥＴ２５１は、低インピーダンス状態となっており、利得制御回路の減衰量は、高く、利得制御電圧に対して一定状態となっている。
【０１７３】
また、この例では、可変抵抗回路２６１の抵抗２４４、抵抗２４７と可変抵抗回路２６２の抵抗２５０、抵抗２５３の抵抗値をそれぞれ１０Ωとしたが、可変抵抗回路２６１と可変抵抗回路２６２に、それぞれ抵抗が挿入されていればよく、回路レイアウトに応じて、柔軟に回路構成と抵抗値を設定すればよい。
【０１７４】
さらに、図４に示した実験結果では、利得制御制御回路に入力した２つの周波数９００ＭＨｚ、１．９５ＧＨｚにおいて、利得制御電圧と減衰量の関係において、周波数による利得制御特性のばらつきを大幅に低減することができることが明らかであった。
【０１７５】
このように、図２の利得制御回路において、利得制御回路に２種類の基準電圧を設定し、信号入力端子２３１と信号出力端子２３２に形成された信号ラインに直列に挿入されたＦＥＴ２４０と、信号入力端子２３１と信号出力端子２３２に形成された信号ラインに並列（シャント）に挿入されたＦＥＴ２４５、ＦＥＴ２５１の動作範囲をシフトさせて動作させることにより、より広い利得制御電圧範囲かつより広い周波数範囲で、利得制御回路の減衰量を１つの制御端子により設定できることができた。
【０１７６】
さらに、図１の高周波増幅回路において、基準電圧端子２２１は、電源端子２２２または電源端子２２３と共用することができ、高周波増幅回路において、端子数の削減を実現することが、高周波増幅回路の実装面積を縮小することができる。
【０１７７】
また、図２の利得制御回路において、利得制御回路のＦＥＴにソース電極とドレイン電極間に複数のゲート電極を配置した構造のマルチゲートＦＥＴを用いた構成とすることにより、ＦＥＴのゲート幅を増加させることなく、ＦＥＴに入力する信号レベルに対するひずみ特性を改善することができる。
【０１７８】
さらに、図２の利得制御回路において、利得制御回路を信号入力端子２３１と信号出力端子２３２により形成される信号ラインに対し直列に挿入された可変抵抗回路２６０と、信号ラインに対し並列に挿入された可変抵抗回路２６１または可変抵抗回路２６２のいずれか一方とを接続し、可変抵抗回路２６１または可変抵抗回路２６２の他方を省いた構成をとった場合、可変抵抗回路の構成を簡素化することができ、利得制御電圧と減衰量の関係において、周波数による利得制御特性のばらつきを大幅に低減することができ、より広い利得制御電圧範囲かつより広い周波数範囲で、利得制御回路の減衰量を１つの制御端子により設定できる。
【０１７９】
〔第２の実施の形態〕
図５は、本発明の第２の実施の形態における高周波増幅回路の構成を示すブロック図である。図５の高周波増幅回路は、図８に示した従来の携帯電話端末の送信部のブロック図において、高周波増幅回路２０２に対応している。すなわち、本発明の実施の形態の携帯電話端末では、図８に示した従来の携携帯電話端末の送信部において、高周波増幅回路２０２に代えて図５の高周波増幅回路を用いている。
【０１８０】
以下、図５の高周波増幅回路について詳しく説明する。
【０１８１】
図５において、信号入力端子２７１より入力された高周波信号がインピーダンス変換を行う整合回路２７２を介して利得制御回路２７３に入力され、利得制御回路２７３の出力信号は、増幅器２７５に入力され増幅される。増幅器２７５の出力信号は、インピーダンス変換を行う整合回路２７６を介して増幅器２７７に入力され増幅される。増幅器２７７の出力信号は、インピーダンス変換を行う整合回路２７８を介し、信号出力端子２７９に送られる。
【０１８２】
基準電圧Ｖｒｅｆが加えられる基準電圧端子２８１は基準電圧回路２７４の電源端子２７４ａに接続され、基準電圧回路２７４の基準電圧端子２７４ｂは利得制御回路２７３の基準電圧端子２７３ｂに接続され、基準電圧回路２７４の基準電圧端子２７４ｃは利得制御回路２７３の基準電圧端子２７３ｃに接続されている。
【０１８３】
利得制御端子２８０は、利得制御回路２７３の利得制御端子２７３ａに接続され、ＧＮＤ端子２８４は、利得制御回路２７３の接地端子２７３ｄに接続され、ＧＮＤ端子２８５は、利得制御回路２７３の接地端子２７３ｅに接続され、ＧＮＤ端子２８６は、利得制御回路２７３の接地端子２７３ｆに接続されている。
【０１８４】
電源電圧Ｖｄｄ１が印加される電源端子２８２は増幅器２７５の電源端子に接続され、ＧＮＤ端子２８７は増幅器２７５の接地端子に接続されている。
【０１８５】
電源電圧Ｖｄｄ２が印加される電源端子２８３は増幅器２７７の電源端子に接続され、ＧＮＤ端子２８８は増幅器２７７の接地端子に接続されている。
【０１８６】
次に、図５の高周波増幅回路を用いた利得制御動作について説明する。電源端子２８２と電源端子２８３と基準電圧端子２８１と利得制御端子２８０の電圧値を所定の状態に設定することにより、利得制御回路の減衰量を可変し、それによって、高周波増幅回路の利得制御を実現している。
【０１８７】
図６に、図５の利得制御回路の具体的な回路を示す。図６において、信号入力端子（ＩＮ）２９１（利得制御回路２７３の入力端子に対応する）には、キャパシタ２９９の一端とキャパシタ３０４の一端が接続されている。キャパシタ２９９の他端には、ＦＥＴ３０１のソース端子と抵抗３００の一端と抵抗３０２の一端が接続されている。
【０１８８】
抵抗３００の他端には、基準電圧端子（Ｖｒｅｆ１）２９４（利得制御回路２７３の２７３ｂに対応する）が接続されている。抵抗３０２の他端には、ＦＥＴ３０１のドレイン端子とキャパシタ３０３の一端が接続されている。信号出力端子（ＯＵＴ）２９２（利得制御回路２７３の出力端子に対応する）には、キャパシタ３０３の他端とキャパシタ３１０の一端が接続されている。
【０１８９】
キャパシタ３０４の他端には、抵抗３０５の一端が接続されている。抵抗３０５の他端には、ＦＥＴ３０６のソース端子と抵抗３０７の一端と抵抗３２１の一端が接続されている。ＦＥＴ３０６のドレイン端子には、抵抗３０７の他端と抵抗３０８の一端が接続されている。キャパシタ３０９の一端には、抵抗３０８の他端が接続されている。ＧＮＤ端子２９６（利得制御回路２７３の２７３ｅに対応する）には、キャパシタ３０９の他端が接続されている。
【０１９０】
キャパシタ３１０の他端には、抵抗３１１の一端が接続されている。抵抗３１１の他端には、ＦＥＴ３１２のソース端子と抵抗３１３の一端と抵抗３２２の一端が接続されている。ＦＥＴ３１２のドレイン端子には、抵抗３１３の他端と抵抗３１４の一端が接続されている。キャパシタ３１５の一端には、抵抗３１４の他端が接続されている。ＧＮＤ端子２９７（利得制御回路２７３の２７３ｆに対応する）には、キャパシタ３１５の他端が接続されている。
【０１９１】
基準電圧端子（Ｖｒｅｆ２）２９５（利得制御回路２７３の２７３ｃに対応する）には、抵抗３２３の一端と抵抗３２４の一端が接続されている。抵抗３２３の他端には、ＦＥＴ３０６のゲート端子が接続されている。抵抗３２４の他端には、ＦＥＴ３１２のゲート端子が接続されている。
【０１９２】
制御端子（Ｖｃ）２９３（利得制御回路２７３の２７３ａに対応する）には、抵抗３１６の一端と抵抗３１９の一端が接続されている。抵抗３１６の他端には、抵抗３１７の一端と抵抗３１８の一端が接続されている。抵抗３１８の他端には、ＦＥＴ３０１のゲート端子が接続されている。抵抗３１９の他端には、抵抗３２０の一端と抵抗３２１の他端と抵抗３２２の他端が接続されている。ＧＮＤ端子２９８（利得制御回路２７３の２７３ｄに対応する）には、抵抗３１７の他端と抵抗３２０の他端が接続されている。
【０１９３】
ここで、信号入力端子２９１と信号出力端子２９２間に接続されたキャパシタ２９９、ＦＥＴ３０１、抵抗３０２，キャパシタ３０３により構成される回路を可変抵抗回路３２５とする。また、信号入力端子２９１とＧＮＤ端子２９６間に接続されたキャパシタ３０４、抵抗３０５、ＦＥＴ３０６、抵抗３０７、抵抗３０８、キャパシタ３０９により構成される回路を可変抵抗回路３２６とする。さらに、信号出力端子２９２とＧＮＤ端子２９７間に接続されたキャパシタ３１０、抵抗３１１、ＦＥＴ３１２、抵抗３１３、抵抗３１４、キャパシタ３１５により構成される回路を可変抵抗回路３２７とする。
【０１９４】
また、制御端子２９３と抵抗３１６と抵抗３１７とＧＮＤ端子２９８により構成される回路を分圧回路３２８とする。また、制御端子２９３と抵抗３１９と抵抗３２０とＧＮＤ端子２９８により構成される回路を分圧回路３２９とする。
【０１９５】
なお、ＦＥＴ３０１、ＦＥＴ３０６、ＦＥＴ３１２は、ソース端子およびドレイン端子の位置が逆になっていてもよい。
【０１９６】
キャパシタ３０４と抵抗３０５の接続の順序と抵抗３０８とキャパシタ３０９の接続の順序はそれぞれ、逆になってもよい。また、キャパシタ３１０と抵抗３１１の接続の順序と抵抗３１４とキャパシタ３１５の接続の順序はそれぞれ、逆になってもよい。
【０１９７】
抵抗３００の一端は、ＦＥＴ３０１のソース端子と抵抗３０２の一端に接続されているが、ＦＥＴ３０１のドレイン端子と抵抗３０２の他端に接続されてもよい。また、抵抗３２１の一端は、ＦＥＴ３０６のソース端子と抵抗３０７の一端に接続されているが、ＦＥＴ３０６のドレイン端子と抵抗３０７の他端に接続されてもよい。抵抗３２２の一端は、ＦＥＴ３１２のソース端子と抵抗３１３の一端に接続されているが、ＦＥＴ３１２のドレイン端子と抵抗３１３の他端に接続されてもよい。
【０１９８】
以上のように構成されたこの実施の形態の高周波増幅回路について、以下にその動作を説明する。
【０１９９】
図６の利得制御回路でＦＥＴを可変抵抗として動作させることについて簡単に説明する。制御端子２９３の電圧Ｖｃと基準電圧端子２９４の電圧Ｖｒｅｆ１と基準電圧端子２９５の電圧Ｖｒｅｆ２の関係を所定の状態に設定することによって、ＦＥＴ３０１、ＦＥＴ３０６およびＦＥＴ３１２のソース端子・ドレイン端子間の抵抗値を変化させる。これにより、信号入力端子２９１と信号出力端子２９２の減衰量を変化させ高周波増幅回路の利得制御を実現している。
【０２００】
ここで、抵抗３００、抵抗３０２、抵抗３０７、抵抗３１３、抵抗３１８、抵抗３２１、抵抗３２２、抵抗３２３、抵抗３２４は、高抵抗で、各抵抗端子間の電圧降下は、ほとんどないものとする。
【０２０１】
図６の回路でＦＥＴを可変抵抗として動作を行わせる場合、制御電圧を印加する制御端子２９３の電圧をＶｃ、基準電圧端子２９４の電圧をＶｒｅｆ１、基準電圧端子２９５の電圧をＶｒｅｆ２とすると、ＦＥＴ３０１のゲート端子は、制御端子２９３の電圧Ｖｃを抵抗３１６と抵抗３１７により分圧した電圧Ｖｃ１とほぼ同電位となり、ＦＥＴ３０１のソース端子とドレイン端子は、基準電圧端子２９４の電圧Ｖｒｅｆ１とほぼ同電位になる。
【０２０２】
また、ＦＥＴ３０６のソース端子とドレイン端子は、それぞれ制御端子２９３の電圧Ｖｃを抵抗３１９と抵抗３２０により分圧した電圧Ｖｃ２とほぼ同電位になり、ＦＥＴ３０６のゲート端子は、基準電圧端子２９５の電圧Ｖｒｅｆ２とほぼ同電位となる。
【０２０３】
さらに、ＦＥＴ３１２のソース端子とドレイン端子は、それぞれ制御端子２９３の電圧Ｖｃを抵抗３１９と抵抗３２０により分圧した電圧Ｖｃ２とほぼ同電位になり、ＦＥＴ３１２のゲート端子は、基準電圧端子２９５の電圧Ｖｒｅｆ２とほぼ同電位となる。
【０２０４】
ここで、ＦＥＴ３０１、ＦＥＴ３０６、ＦＥＴ３１２のソース端子に信号を入力し、ドレイン端子から出力された信号の電力の比は、制御電圧と基準電圧の値により、つぎの様に定義される。
【０２０５】
ＦＥＴ３０１の場合
Ｖｃ１ ＞ Ｖｒｅｆ１
ソース端子、ドレイン端子間 低インピーダンス領域
Ｖｃ１ ＜ Ｖｒｅｆ１ ― ｜Ｖｔｈ｜
ソース端子、ドレイン端子間 高インピーダンス領域
Ｖｒｅｆ１ ― ｜Ｖｔｈ｜ ≦ Ｖｃ１ ≦ Ｖｒｅｆ１
ソース端子、 ドレイン端子間 可変抵抗領域
ＦＥＴ３０６、ＦＥＴ３１３の場合
Ｖｃ２ ＜ Ｖｒｅｆ２
ソース端子、ドレイン端子間 低インピーダンス領域
Ｖｃ２ ＞ Ｖｒｅｆ２ ＋ ｜Ｖｔｈ｜
ソース端子、ドレイン端子間 高インピーダンス領域
Ｖｒｅｆ１ ≦ Ｖｃ２ ≦ Ｖｒｅｆ１ ＋ ｜Ｖｔｈ｜
ソース端子、ドレイン端子間 可変抵抗領域
ただし、ＦＥＴ３０１、ＦＥＴ３０６、ＦＥＴ３１２のしきい値をＶｔｈとする。
【０２０６】
次に、図６の回路の利得制御回路をマルチバンドに対応した移動体通信端末の高周波回路ブロックに適用した場合の動作について説明する。一例として、信号入力端子２９１に入力する信号の周波数を２種類の周波数９４０ＭＨｚ，１．９５ＧＨｚとし、基準電圧端子２９４に印加する電圧（Ｖｒｅｆ１）を０．９Ｖとし、基準電圧端子２９５に印加する電圧（Ｖｒｅｆ２）を０．５５Ｖとし、制御端子２９３に印加する電圧の範囲を０Ｖから３Ｖとし、抵抗３０５、抵抗３０８、抵抗３１１、抵抗３１４の抵抗値をそれぞれ１０Ωとし、抵抗３０２の抵抗値を５００Ωとし、キャパシタ２９９、キャパシタ３０３、キャパシタ３０４、キャパシタ３０９、キャパシタ３１０、キャパシタ３１５の容量値をそれぞれ１００ｐＦとし、ＦＥＴ３０１、ＦＥＴ３０６、ＦＥＴ３１３のしきい値Ｖｔｈを−０．６Ｖとし、抵抗３１６を３５ｋΩ、抵抗３１７を１０ｋΩ、抵抗３１９を１０ｋΩ、抵抗３２０を１０ｋΩとした場合を考える。なお、上記に値を示した抵抗以外の抵抗は、数ｋΩから数１００ｋΩ程度の高抵抗値に設定される。
【０２０７】
図７は、図６の利得制御回路において、信号入力端子２９１と信号出力端子２９２の電力の比と制御電圧の関係を示している。
【０２０８】
制御端子２９３の電圧が２．６Ｖ以上（図７の領域ａ）では、ＦＥＴ３０１は、低インピーダンス状態、ＦＥＴ３０６、ＦＥＴ３１２は、高インピーダンス状態となっており、利得制御回路での信号の減衰量は小さく、制御電圧の変化に対し減衰量は一定状態である。
【０２０９】
次に、制御端子２９３の電圧が１．５Ｖ以上２．６Ｖ（図７の領域ｂ）では、ＦＥＴ３０１は、低インピーダンス状態となっており、ＦＥＴ３０６、ＦＥＴ３１２は、利得制御電圧の増加に応じて減衰量が低下する領域になっており、利得制御回路の減衰量は、制御電圧に応じて変化している。
【０２１０】
ここで、可変抵抗回路３２６のＦＥＴ３０６が低インピーダンス状態となり、可変抵抗回路３２７のＦＥＴ３１２が低インピーダンス状態となったとき利得制御回路の減衰量が最大となるが、可変抵抗回路３２６では、キャパシタ３０４と抵抗３０５と抵抗３０８とキャパシタ３０９の直列回路のインピーダンス以下にならない。同様に、可変抵抗回路３２７では、キャパシタ３１０と抵抗３１１と抵抗３１４とキャパシタ３１５の直列回路のインピーダンス以下にならない。
【０２１１】
ここで、利得制御回路の入力信号の周波数において、キャパシタの容量をインピーダンス値が無視できる値に設定し、直流分を阻止する結合キャパシタとして作用させることにより、可変抵抗回路３２６、可変抵抗回路３２７の減衰量は、抵抗により定義され、周波数依存を低減することができる。
【０２１２】
また、制御端子２９３の電圧が０．４Ｖ以上１．５Ｖ（図７の領域ｃ）では、ＦＥＴ３０１は、利得制御電圧の増加に応じて減衰量が低下し、ＦＥＴ３０６、ＦＥＴ３１２は、低インピーダンス状態となっており、利得制御回路の減衰量は、利得制御電圧に応じて変化している。
【０２１３】
ここで、可変抵抗回路３２５のＦＥＴ３０１が高インピーダンス状態となるとき、利得制御回路の減衰量が最大となるが、可変抵抗回路３２５の、キャパシタ２９９と抵抗３０２とキャパシタ３０３の直列回路のインピーダンス以下にならない。ここで、利得制御回路の入力信号の周波数において、キャパシタの容量をインピーダンス値が無視できる値に設定し、直流分を阻止する結合キャパシタとして作用させることにより、可変抵抗回路３２５の減衰量は、抵抗３０２により決定され、周波数依存を低減することができる。
【０２１４】
また、制御端子２９３の電圧が０Ｖ以上０．４Ｖ（図７の領域ｄ）では、ＦＥＴ３０１は、高インピーダンス状態、ＦＥＴ３０６、ＦＥＴ３１２は、低インピーダンス状態となっており、利得制御回路の減衰量は、高く、利得制御電圧に対して一定状態となっている。
【０２１５】
また、この例では、可変抵抗回路３２６の抵抗３０５、抵抗３０８と可変抵抗回路３２７の抵抗３１１、抵抗３１４の抵抗値をそれぞれ１０Ωとしたが、可変抵抗回路３２６と可変抵抗回路３２７に、それぞれ抵抗が挿入されていればよく、回路レイアウトに応じて、柔軟に回路構成と抵抗値を設定すればよい。
【０２１６】
この実験結果では、利得制御制御回路に入力した２つの周波数９００ＭＨｚ、１．９５ＧＨｚにおいて、利得制御電圧と減衰量の関係において、周波数による利得制御特性のばらつきを大幅に低減することができた。
【０２１７】
このように、図６の利得制御回路において、利得制御回路に２種類の基準電圧を設定し、信号入力端子２９１と信号出力端子２９２に形成された信号ラインに直列に挿入されたＦＥＴ３０１と、信号入力端子２９１と信号出力端子２９２に形成された信号ラインに並列に挿入されたＦＥＴ３０６、ＦＥＴ３１２の動作範囲をシフトさせて動作させることにより、より広い利得制御電圧範囲かつより広い周波数範囲で、利得制御回路の減衰量を１つの制御端子により設定できることができた。
【０２１８】
さらに、制御端子２９３の電圧Ｖｃを抵抗３１６と抵抗３１７により構成される分圧回路３２８を設け、分圧回路３２８により分圧された電圧Ｖｃ１をＦＥＴ３０１のゲート端子に抵抗３１８を介して接続する回路構成とし、制御端子２９３の電圧Ｖｃを抵抗３１９と抵抗３２０により構成される分圧回路３２９を設け、分圧回路３２９により分圧された電圧Ｖｃ２をＦＥＴ３０６のソース端子に抵抗３２１を介して接続するとともにＦＥＴ３１２のソース端子に抵抗３２４を介して接続する回路構成とすることにより、利得制御電圧をより広い範囲で設定することができ、利得制御回路を制御する制御回路のＤ／Ａコンバータの分解能を向上させることなく、制御回路の複雑化を防ぐことができた。
【０２１９】
また、図５の高周波増幅回路において、基準電圧端子２８１は、電源端子２８２または電源端子２８３と共用することができ、高周波増幅回路において、端子数の削減を実現することが、高周波増幅回路の実装面積を縮小することができる。
【０２２０】
また、図６の利得制御回路において、利得制御回路のＦＥＴにソース電極とドレイン電極間に複数のゲート電極を配置した構造のマルチゲートＦＥＴを用いた構成とすることにより、ＦＥＴのゲート幅を増加させることなく、ＦＥＴに入力する信号レベルに対するひずみ特性を改善することができる。
【０２２１】
さらに、図６の利得制御回路において、利得制御回路を信号入力端子２９１と信号出力端子２９２により形成される信号ラインに対し直列（シリーズ）に挿入された可変抵抗回路３２５と信号ラインに対し並列（シャント）に挿入された可変抵抗回路３２６または可変抵抗回路３２７のいずれか一方を接続し、可変抵抗回路３２６または可変抵抗回路３２７の他方を省いた構成をとった場合、可変抵抗回路の構成を簡素化することができ、利得制御電圧と減衰量の関係において、可変抵抗回路３２６と可変抵抗回路３２７を接続したときと同様に、周波数による利得制御特性のばらつきを大幅に低減することができ、より広い利得制御電圧範囲かつより広い周波数範囲で、利得制御回路の減衰量を１つの制御端子により設定できる。
【０２２２】
【発明の効果】
本発明の第１の高周波増幅回路によれば、制御端子の電圧と第１の基準電圧端子の電圧と第２の基準電圧端子の電圧の関係により、各可変抵抗回路の抵抗値を連続的に変化させ、信号入力端子に入力する信号レベルに対し、信号出力端子での信号レベルを連続的に変化させることができる。その結果、制御電圧を可変することにより、高周波増幅回路の利得を連続的に変化させることができる。
【０２２３】
さらに、この構成によれば、利得制御回路の各可変抵抗回路の回路構成を、求められる特性に応じて選択することができるため、高周波増幅回路の利得制御回路を柔軟に設計することができる。
【０２２４】
本発明の第２の高周波増幅回路によれば、基準電圧回路と利得制御回路と増幅器と整合回路により構成し、基準電圧端子の電圧との制御端子の電圧の関係を変化させることにより、利得制御回路の抵抗値を変化させ、高周波増幅回路の信号入力端子の信号レベルを信号出力端子の信号レベルに対し、連続的に変化させることができ、１つの制御電圧により、高周波増幅回路の利得を可変できるので、高周波回路ブロックでの制御回路の構成を簡単化することができる。
【０２２５】
また、高周波増幅回路において、基準電圧回路の基準電圧端子と第１の増幅器の電源端子または、第２の増幅器の電源端子を共通にすることにより、端子数を削減することができる。
【０２２６】
さらに、利得制御回路で信号入力端子と信号出力端子の間に、ＦＥＴを用いた第１の可変抵抗回路を構成し、信号入力端子と接地端子間に、ＦＥＴを用いた第２の可変抵抗回路を構成し、信号出力端子と接地端子間に、ＦＥＴを用いた第３の可変抵抗回路を構成し、第１の可変抵抗回路に印加する第１の基準電圧と第２の可変抵抗回路と第３の可変抵抗回路に印加する第２の基準電圧を設けた回路構成とすることにより、制御電圧に対して、第１の可変抵抗回路と第２の可変抵抗回路および第３の可変抵抗回路の動作領域をシフトされて動作させるこができ、制御電圧の範囲を拡大することができる。なお、第２の可変抵抗回路と第３の可変抵抗回路については、両方設ける必要はなく何れか一方を設けるのみで、上記の効果が得られる。
【０２２７】
また、第１の可変抵抗回路のＦＥＴのソース端子とドレイン端子間に抵抗を接続し、第２の可変抵抗回路のＦＥＴのソース端子またはドレイン端子と信号入力端子の間または第２の可変抵抗回路のＦＥＴのドレイン端子またはソース端子とグラウンド端子の間のいずれかに抵抗を接続し、第３の可変抵抗回路のＦＥＴのソース端子またはドレイン端子と信号入力端子の間または第３の可変抵抗回路のＦＥＴのドレイン端子またはソース端子とグラウンド端子の間のいずれかに抵抗を接続することにより、制御端子の電圧と利得制御回路の減衰量の周波数による利得制御特性のばらつきを大幅に低減することができる。
【０２２８】
第３の発明の高周波増幅器によれば、制御端子の電圧と第１の基準電圧端子の電圧と第２の基準電圧端子の電圧の関係により、各可変抵抗回路の抵抗値を連続的に変化させ、信号入力端子に入力する信号レベルに対し、信号出力端子での信号レベルを連続的に変化させることができる。
【０２２９】
さらに、この構成によれば、利得制御回路の各可変抵抗回路の回路構成を、求められる特性に応じて選択することができるため、高周波増幅回路の利得制御回路を柔軟に設計することができる。
【０２３０】
さらに、この構成によれば、第１の分圧回路と第２の分圧回路により制御端子の電圧を分圧し、利得制御回路の各可変抵抗回路に供給することにより、より広い制御電圧の範囲で、高周波増幅回路の利得を連続的に変化させることができる。
【０２３１】
本発明の第４の高周波増幅回路によれば、基準電圧回路と利得制御回路と増幅器と整合回路により構成し、基準電圧端子の電圧との制御端子の電圧の関係を変化させることにより、利得制御回路の抵抗値を変化させ、高周波増幅回路の信号入力端子の信号レベルを信号出力端子の信号レベルに対し、連続的に変化させることができ、１つの制御電圧により、高周波増幅回路の利得を可変できるので、高周波回路ブロックでの制御回路の構成を簡単化することができる。
【０２３２】
また、高周波増幅回路において、基準電圧回路の基準電圧端子と第１の増幅器の電源端子または、第２の増幅器の電源端子を共通にすることにより、端子数を削減することができる。
【０２３３】
さらに、利得制御回路で信号入力端子と信号出力端子の間に、ＦＥＴを用いた第１の可変抵抗回路を構成し、信号入力端子と接地端子間に、ＦＥＴを用いた第２の可変抵抗回路を構成し、信号出力端子と接地端子間に、ＦＥＴを用いた第３の可変抵抗回路を構成し、第１の可変抵抗回路に印加する第１の基準電圧と第２の可変抵抗回路と第３の可変抵抗回路に印加する第２の基準電圧を設けた回路構成とすることにより、制御電圧に対して、第１の可変抵抗回路と第２の可変抵抗回路および第３の可変抵抗回路の動作領域をシフトされて動作させることができ、制御電圧の範囲を拡大することができる。なお、第２の可変抵抗回路と第３の可変抵抗回路については、両方設ける必要はなく何れか一方を設けるのみで、上記の効果が得られる。
【０２３４】
さらに、制御端子の電圧を抵抗により構成される第１の分圧回路により分圧し、その分圧回路の出力を第１の可変抵抗回路のＦＥＴのゲート端子に接続し、制御端子の電圧を抵抗により構成される第２の分圧回路により分圧し、その分圧回路の出力を、第２の可変抵抗回路のＦＥＴのソース端子またはドレイン端子および第３の可変抵抗回路のＦＥＴのソース端子またはドレイン端子に接続した構成により、制御電圧の変化を第１の分圧回路と第２の分圧回路により低減することが可能で、これにより利得制御回路の制御電圧の設定範囲を拡大することができ、高周波回路ブロックにおいて利得制御回路を制御する制御回路のＤ／Ａコンバータの分解能を向上させることなく、制御回路の複雑化を防ぐことができる。
【０２３５】
また、第１の可変抵抗回路のＦＥＴのソース端子とドレイン端子間に抵抗を接続し、第２の可変抵抗回路のＦＥＴのソース端子またはドレイン端子と信号入力端子の間または第２の可変抵抗回路のＦＥＴのドレイン端子またはソース端子とグラウンド端子の間のいずれかに抵抗を接続し、第３の可変抵抗回路のＦＥＴのソース端子またはドレイン端子と信号入力端子の間または第３の可変抵抗回路のＦＥＴのドレイン端子またはソース端子とグラウンド端子の間のいずれかに抵抗を接続することにより、制御端子の電圧と利得制御回路の減衰量の周波数による利得制御特性のばらつきを大幅に低減することができる。
【０２３６】
本発明の第１の移動体通信端末によれば、制御端子の電圧と第１の基準電圧端子の電圧と第２の基準電圧端子の電圧の関係により、各可変抵抗回路の抵抗値を連続的に変化させ、信号入力端子に入力する信号レベルに対し、信号出力端子での信号レベルを連続的に変化させ、制御電圧を可変することにより、高周波増幅回路の利得を連続的に変化させることができ、移動体通信端末の制御回路を簡単化することができる。
【０２３７】
さらに、この構成によれば、利得制御回路の各可変抵抗回路の回路構成を、求められる特性に応じて選択することができるため、高周波増幅回路の利得制御回路を柔軟に設計でき、移動体通信端末の高周波回路ブロックの設計の自由度を向上することができる。
【０２３８】
本発明の第２の移動体通信端末によれば、制御端子の電圧と第１の基準電圧端子の電圧と第２の基準電圧端子の電圧の関係により、各可変抵抗回路の抵抗値を連続的に変化させ、信号入力端子に入力する信号レベルに対し、信号出力端子での信号レベルを連続的に変化させ、制御電圧を可変することにより、高周波増幅回路の利得を連続的に変化させることができ、移動体通信端末の制御回路を簡単化することができる。
【０２３９】
さらに、この構成によれば、利得制御回路の各可変抵抗回路の回路構成を、求められる特性に応じて選択することができるため、高周波増幅回路の利得制御回路を柔軟に設計でき、移動体通信端末の高周波回路ブロックの設計の自由度を向上することができる。
【０２４０】
さらに、この構成によれば、第１の分圧回路と第２の分圧回路により制御端子の電圧を分圧し、利得制御回路の各可変抵抗回路に供給することにより、より広い制御電圧の範囲で、高周波増幅回路の利得を連続的に変化させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の高周波増幅回路の構成を示すブロック図である。
【図２】本発明の第１の実施の形態の高周波増幅回路における利得制御回路の回路構成を示す回路図である。
【図３】本発明の第１の実施の形態の高周波増幅回路における利得制御回路の状態を示すグラフである。
【図４】本発明の第１の実施の形態の高周波増幅回路における利得制御回路の状態を示すグラフである。
【図５】本発明の第２の実施の形態の高周波増幅回路の構成を示すブロック図である。
【図６】本発明の第２の実施の形態の高周波増幅回路における利得制御回路の回路構成を示す回路図である。
【図７】本発明の第２の実施の形態の高周波増幅回路における利得制御回路の状態を示すグラフである。
【図８】従来の携帯電話端末の無線部の構成を示すブロック図である。
【図９】従来の携帯電話端末の無線部の他の構成を示すブロック図である。
【図１０】従来の高周波増幅回路の構成を示すブロック図である。
【図１１】従来の高周波増幅回路における利得制御回路の状態を示すグラフである。
【図１２】従来の利得制御回路の構成を示す回路図である。
【図１３】従来の利得制御回路の等価回路図である。
【符号の説明】
１ ＦＥＴ
２ ＦＥＴ
３ ＦＥＴ
４ａ，４ｂ 抵抗
５ 接地
６ａ 入力端子
６ｂ 入力端子
７ａ，７ｂ 直列回路
１０１ 信号入力端子
１０２ 発振器
１０３ アップコンバータ
１０４ 高周波増幅回路
１０５ 高周波スイッチ
１０６ バンドパスフィルタ
１０７ 高出力増幅回路
１０８ アイソレータ
１０９ バンドパスフィルタ
１１０ 高出力増幅回路
１１１ アイソレータ
１１２ デュプレクサ
１１３ アンテナ
１１４ アンテナ
１１５ 信号出力端子
１１６ 信号出力端子
１８１ 信号入力端子
１８２ 整合回路
１８３ 利得制御回路
１８４ 増幅器
１８５ 整合回路
１８６ 増幅器
１８７ 整合回路
１８８ 信号出力端子
１８９ 制御端子
２００ 携帯電話端末の送信部
２０１ アップコンバータ
２０２ 可変利得の高周波増幅回路
２０３ 高周波スイッチ
２０４ バンドパスフィルタ
２０５ 高出力高周波増幅回路
２０６ アイソレータ
２０７ バンドパスフィルタ
２０８ 高出力高周波増幅回路
２０９ アイソレータ
２１１ 信号入力端子
２１２ 整合回路
２１３ 利得制御回路
２１４ 基準電圧回路
２１５ 増幅器
２１６ 整合回路
２１７ 増幅器
２１８ 整合回路
２１９ 信号出力端子
２２０ 利得制御端子
２２１ 基準電圧端子（Ｖｒｅｆ）
２２２ 電源端子（Ｖｄｄ１）
２２３ 電源端子（Ｖｄｄ２）
２２４ ＧＮＤ端子
２２５ ＧＮＤ端子
２２６ ＧＮＤ端子
２２７ ＧＮＤ端子
２３１ 信号入力端子（ＩＮ）
２３２ 信号出力端子（ＯＵＴ）
２３３ 制御端子（Ｖｃ）
２３４ 基準電圧端子（Ｖｒｅｆ１）
２３５ 基準電圧端子（Ｖｒｅｆ２）
２３６ ＧＮＤ端子
２３７ ＧＮＤ端子
２３８ キャパシタ
２３９ 抵抗
２４０ ＦＥＴ
２４１ 抵抗
２４２ キャパシタ
２４３ キャパシタ
２４４ 抵抗
２４５ ＦＥＴ
２４６ 抵抗
２４７ 抵抗
２４８ キャパシタ
２４９ キャパシタ
２５０ 抵抗
２５１ ＦＥＴ
２５２ 抵抗
２５３ 抵抗
２５４ キャパシタ
２５５ 抵抗
２５６ 抵抗
２５７ 抵抗
２５８ 抵抗
２５９ 抵抗
２６０ 可変抵抗回路
２６１ 可変抵抗回路
２６２ 可変抵抗回路
２７１ 信号入力端子
２７２ 整合回路
２７３ 利得制御回路
２７４ 基準電圧回路
２７５ 増幅器
２７６ 整合回路
２７７ 増幅器
２７８ 整合回路
２７９ 信号出力端子
２８０ 利得制御端子
２８１ 基準電圧端子（Ｖｒｅｆ）
２８２ 電源端子（Ｖｄｄ１）
２８３ 電源端子（Ｖｄｄ２）
２８４ ＧＮＤ端子
２８５ ＧＮＤ端子
２８６ ＧＮＤ端子
２８７ ＧＮＤ端子
２８８ ＧＮＤ端子
２９１ 信号入力端子（ＩＮ）
２９２ 信号出力端子（ＯＵＴ）
２９３ 制御端子（Ｖｃ）
２９４ 基準電圧端子（Ｖｒｅｆ１）
２９５ 基準電圧端子（Ｖｒｅｆ２）
２９６ ＧＮＤ端子
２９７ ＧＮＤ端子
２９８ ＧＮＤ端子
２９９ キャパシタ
３００ 抵抗
３０１ ＦＥＴ
３０２ 抵抗
３０３ キャパシタ
３０４ キャパシタ
３０５ 抵抗
３０６ ＦＥＴ
３０７ 抵抗
３０８ 抵抗
３０９ キャパシタ
３１０ キャパシタ
３１１ 抵抗
３１２ ＦＥＴ
３１３ 抵抗
３１４ 抵抗
３１５ キャパシタ
３１６ 抵抗
３１７ 抵抗
３１８ 抵抗
３１９ 抵抗
３２０ 抵抗
３２１ 抵抗
３２２ 抵抗
３２３ 抵抗
３２４ 抵抗
３２５ 可変抵抗回路
３２６ 可変抵抗回路
３２７ 可変抵抗回路
３２８ 分圧回路
３２９ 分圧回路
４００ 携帯電話端末の受信部
４０１ フロントエンドＩＣ
４０２ バンドパスフィルタ
４１０ 携帯電話端末のシンセサイザ部
４１１ 温度制御水晶発振器（ＴＣＸＯ）
４１２ フェーズロックドループ（ＰＬＬ）
４１３ 電圧制御発振器（ＶＣＯ）
５００ 携帯電話端末の共用器部
５０１ アンテナ
５０２ アンテナ
５０３ デュプレクサ

Claims (40)

1. 信号入力端子（２３１）および信号出力端子（２３２）と、
   前記信号入力端子（２３１）と前記信号出力端子（２３２）とを接続する第１の可変抵抗回路（２６０）と、
   前記信号入力端子（２３１）と接地端子（２３６）に並列に接続された第２の可変抵抗回路（２６１）と、
   前記信号出力端子（２３２）と接地端子（２３７）に並列に接続された第３の可変抵抗回路（２６２）と、
   前記第１、第２および第３の可変抵抗回路（２６０）（２６１）（２６２）にそれぞれ接続された制御端子（２３３）と、
   前記第１の可変抵抗回路（２６０）に接続された第１の基準電圧端子（２３４）と、
   前記第２および第３の可変抵抗回路（２６１）（２６２）に接続された第２の基準電圧端子（２３５）とを備え、
   前記信号入力端子（２３１）と前記信号出力端子（２３２）との間の直流抵抗は無限大であり、
   前記信号入力端子（２３１）と前記接地端子（２３６）との間の直流抵抗は無限大であり、
   前記信号出力端子（２３２）と前記接地端子（２３７）との間の直流抵抗は無限大であり、
   前記制御端子（２３３）の電圧と前記第１の基準電圧端子（２３４）の電圧と前記第２の基準電圧端子（２３５）の電圧の関係により、前記第１、第２および第３の可変抵抗回路（２６０）（２６１）（２６２）の抵抗値を連続的に変化させ、前記信号入力端子（２３１）に入力する信号レベルに対し、前記信号出力端子（２３２）での信号レベルを連続的に変化させることを特徴とする高周波増幅回路。
2. 信号入力端子（２３１）および信号出力端子（２３２）と、
   前記信号入力端子（２３１）と前記信号出力端子（２３２）とを接続する第１の可変抵抗回路（２６０）と、
   前記信号入力端子（２３１）と接地端子（２３６）に並列に接続された第２の可変抵抗回路（２６１）と、
   前記第１および第２の可変抵抗回路（２６０）（２６１）にそれぞれ接続された制御端子（２３３）と、
   前記第１の可変抵抗回路（２６０）に接続された第１の基準電圧端子（２３４）と、
   前記第２の可変抵抗回路（２６１）に接続された第２の基準電圧端子（２３５）とを備え、
   前記信号入力端子（２３１）と前記信号出力端子（２３２）との間の直流抵抗は無限大であり、
   前記信号入力端子（２３１）と前記接地端子（２３６）との間の直流抵抗は無限大であり、
   前記制御端子（２３３）の電圧と前記第１の基準電圧端子（２３４）の電圧と前記第２の基準電圧端子（２３５）の電圧の関係により、前記第１および第２の可変抵抗回路（２６０）（２６１）の抵抗値を連続的に変化させ、前記信号入力端子（２３１）に入力する信号レベルに対し、前記信号出力端子（２３２）での信号レベルを連続的に変化させることを特徴とする高周波増幅回路。
3. 信号入力端子（２３１）および信号出力端子（２３２）と、
   前記信号入力端子（２３１）と前記信号出力端子（２３２）とを接続する第１の可変抵抗回路（２６０）と、
   前記信号出力端子（２３２）と接地端子（２３７）に並列に接続された第３の可変抵抗回路（２６２）と、
   前記第１および第３の可変抵抗回路（２６０）（２６２）にそれぞれ接続された制御端子（２３３）と、
   前記第１の可変抵抗回路（２６０）に接続された第１の基準電圧端子（２３４）と、
   前記第３の可変抵抗回路（２６２）に接続された第２の基準電圧端子（２３５）とを備え、
   前記信号入力端子（２３１）と前記信号出力端子（２３２）との間の直流抵抗は無限大であり、
   前記信号出力端子（２３２）と前記接地端子（２３７）との間の直流抵抗は無限大であり、
   前記制御端子（２３３）の電圧と前記第１の基準電圧端子（２３４）の電圧と前記第２の基準電圧端子（２３５）の電圧の関係により、前記第１および第３の可変抵抗回路（２６０）（２６２）の抵抗値を連続的に変化させ、前記信号入力端子（２３１）に入力する信号レベルに対し、前記信号出力端子（２３２）での信号レベルを連続的に変化させることを特徴とする高周波増幅回路。
4. 前記第１の可変抵抗回路（２６０）は、電界効果トランジスタ（２４０）により構成され、
   前記制御端子（２３３）が少なくとも１つ以上の抵抗（２５５）を介して、前記電界効果トランジスタ（２４０）のゲート端子に接続され、
   前記第１の基準電圧端子（２３４）が少なくとも１つ以上の抵抗（２３９）を介して前記電界効果トランジスタ（２４０）のソース端子またはドレイン端子に接続され、
   前記電界効果トランジスタ（２４０）のソース端子とドレイン端子との間に抵抗（２４１）が接続されたことを特徴とする請求項１、２、または３記載の高周波増幅回路。
5. 前記第２の可変抵抗回路（２６１）は、電界効果トランジスタ（２４５）により構成され、前記制御端子（２３３）が少なくとも１つ以上の抵抗（２５９）を介して前記電界効果トランジスタ（２４５）のソース端子またはドレイン端子に接続され、
   前記第２の基準電圧端子（２３５）が少なくとも１つ以上の抵抗（２５７）を介して前記電界効果トランジスタ（２４５）のゲート端子に接続され、
   前記電界効果トランジスタ（２４５）のソース端子とドレイン端子との間に抵抗（２４６）が接続され、
   前記信号入力端子（２３１）と前記電界効果トランジスタ（２４５）のソース端子またはドレイン端子との間および、前記接地端子（２３６）と前記電界効果トランジスタ（２４５）のドレイン端子またはソース端子との間の少なくとも一方に抵抗（２４４）（２４７）が接続されたことを特徴とする請求項１または２記載の高周波増幅回路。
6. 前記第３の可変抵抗回路（２６２）は、電界効果トランジスタ（２５１）により構成され、
   前記制御端子（２３３）が少なくとも１つ以上の抵抗（２５６）を介して前記電界効果トランジスタ（２５１）のソース端子またはドレイン端子に接続され、
   前記第２の基準電圧端子（２３５）が、少なくとも１つ以上の抵抗（２５８）を介して前記電界効果トランジスタ（２５１）のゲート端子に接続され、
   前記電界効果トランジスタ（２５１）のソース端子とドレイン端子との間に抵抗（２５２）が接続され、
   前記信号出力端子（２３２）と前記電界効果トランジスタ（２５１）のソース端子またはドレイン端子との間および、前記接地端子（２３７）と前記電界効果トランジスタ（２５１）のドレイン端子またはソース端子との間の少なくとも一方に抵抗（２５０）（２５３）が接続されたことを特徴とする請求項１または３記載の高周波増幅回路。
7. 前記電界効果トランジスタ（２４０）（２４５）（２５１）は、ソース電極とドレイン電極とを備え、前記ソース電極と前記ドレイン電極との間に少なくとも一つ以上のゲート電極を配置したことを特徴とする請求項４、５または６記載の高周波増幅回路。
8. 前記電界効果トランジスタ（２４０）のソース端子とドレイン端子との間の遮断時の抵抗値より、前記電界効果トランジスタ（２４０）のソース端子とドレイン端子との間に接続された前記抵抗（２４１）の抵抗値が低いことを特徴とする請求項４記載の高周波増幅回路。
9. 前記電界効果トランジスタ（２４５）のソース端子とドレイン端子との間の導通時の抵抗値より、前記信号入力端子（２３１）と前記電界効果トランジスタ（２４５）のソース端子またはドレイン端子との間および、前記接地端子（２３６）と前記電界効果トランジスタ（２４５）のドレイン端子またはソース端子との間の少なくとも一方に接続された前記抵抗（２４４）（２４７）の抵抗値の和が高いことを特徴とする請求項５記載の高周波増幅回路。
10. 前記電界効果トランジスタ（２５１）のソース端子とドレイン端子との間の導通時の抵抗値より、前記信号出力端子（２３２）と前記電界効果トランジスタ（２５１）のソース端子またはドレイン端子との間および、前記接地端子（２３７）と前記電界効果トランジスタ（２５１）のドレイン端子またはソース端子との間の少なくとも一方に接続された抵抗（２５０）（２５３）の抵抗値の和が高いことを特徴とする請求項６記載の高周波増幅回路。
11. 信号入力端子（２１１）および信号出力端子（２１９）と、
    前記信号入力端子（２１１）に入力端子が接続された第１の整合回路（２１２）と、
    前記第１の整合回路（２１２）の出力端子に入力端子が接続された利得制御回路（２１３）と、
    前記利得制御回路（２１３）の出力端子に入力端子が接続された第１の増幅器（２１５）と、
    前記第１の増幅器２１５の出力端子に入力端子が接続された第２の整合回路（２１６）と、
    前記第２の整合回路（２１６）の出力端子に入力端子が接続された第２の増幅器（２１７）と、
    前記第２の増幅器（２１７）の出力端子に入力端子が接続され、前記信号出力端子（２１９）に出力端子が接続された第３の整合回路（２１８）と、
    基準電圧端子（２２１）と、
    前記基準電圧端子（２２１）に基準電圧入力端子（２１４ａ）が接続され、前記利得制御回路（２１３）の複数の基準電圧入力端子（２１３ｂ）（２１３ｃ）に複数の基準電圧出力端子（２１４ｂ）（２１４ｃ）が接続された基準電圧回路（２１４）と、
    前記利得制御回路（２１３）の制御入力端子（２１３ａ）と接続された制御端子（２２０）と、
    前記利得制御回路（２１３）の接地端子（２１３ｄ）（２１３ｅ）と接続された接地端子（２２４）（２２５）と、
    前記第１の増幅器（２１５）の電源端子に接続された電源端子（２２２）と、
    前記第１の増幅器（２１５）の接地端子に接続された接地端子（２２６）と、
    前記第２の増幅器（２１７）の電源端子に接続された電源端子（２２３）と、
    前記第２の増幅器（２１７）の接地端子に接続された接地端子（２２７）とを備え、
    前記基準電圧入力端子（２２１）の電圧と前記制御端子（２２０）の電圧の関係により、前記利得制御回路（２１３）の信号入力端子と信号出力端子との間の抵抗値を可変することにより、前記信号入力端子（２１１）に入力する信号レベルに対し、前記信号出力端子（２１９）での信号レベルを連続的に変化させることを特徴とする高周波増幅回路。
12. 前記利得制御回路（２１３）は、電界効果トランジスタにより構成された可変抵抗回路を有していることを特徴とする請求項１１の高周波増幅回路。
13. 前記基準電圧端子（２２１）が、前記電源端子（２２２）または前記電源端子（２２３）のいずれかに接続されていることを特徴とする請求項１１の高周波増幅回路。
14. 信号入力端子（２９１）および信号出力端子（２９２）と、
    前記信号入力端子（２９１）と前記信号出力端子（２９２）とを接続する第１の可変抵抗回路（３２５）と、
    前記信号入力端子（２９１）と接地端子（２９６）に並列に接続された第２の可変抵抗回路（３２６）と、
    前記信号出力端子（２９２）と接地端子（２９７）に並列に接続された第３の可変抵抗回路（３２７）と、
    制御端子（２９３）と接地端子（２９８）との間に接続され、出力端子が前記第１の可変抵抗回路（３２５）に接続された第１の分圧回路（３２８）と、
    前記制御端子（２９３）と前記接地端子（２９８）との間に接続され、出力端子が前記第２および第３の可変抵抗回路（３２６）（３２７）にそれぞれ接続された第２の分圧回路（３２９）と、
    前記第１の可変抵抗回路（３２５）に接続された第１の基準電圧端子（２９４）と、
    前記第２および第３の可変抵抗回路（３２６）（３２７）に接続された第２の基準電圧端子（２９５）とを備え、
    前記信号入力端子（２９１）と前記信号出力端子（２９２）との間の直流抵抗は無限大であり、
    前記信号入力端子（２９１）と前記接地端子（２９６）との間の直流抵抗は無限大であり、
    前記信号出力端子（２９２）と前記接地端子（２９７）との間の直流抵抗は無限大であり、
    前記制御端子（２９３）の電圧と前記第１の基準電圧端子（２９４）の電圧と前記第２の基準電圧端子（２９５）の電圧の関係により、前記第１、第２および第３の可変抵抗回路（３２５）（３２６）（３２７）の抵抗値を連続的に変化させ、前記信号入力端子（２９１）に入力する信号レベルに対し、前記信号出力端子（２９２）での信号レベルを連続的に変化させることを特徴とする高周波増幅回路。
15. 信号入力端子（２９１）および信号出力端子（２９２）と、
    前記信号入力端子（２９１）と前記信号出力端子（２９２）とを接続する第１の可変抵抗回路（３２５）と、
    前記信号入力端子（２９１）と接地端子（２９６）に並列に接続された第２の可変抵抗回路（３２６）と、
    制御端子（２９３）と接地端子（２９８）との間に接続され、出力端子が前記第１の可変抵抗回路（３２５）に接続された第１の分圧回路（３２８）と、
    前記制御端子（２９３）と前記接地端子（２９８）との間に接続され、出力端子が前記第２の可変抵抗回路（３２６）に接続された第２の分圧回路（３２９）と、
    前記第１の可変抵抗回路（３２５）に接続された第１の基準電圧端子（２９４）と、
    前記第２の可変抵抗回路（３２６）に接続された第２の基準電圧端子（２９５）とを備え、
    前記信号入力端子（２９１）と前記信号出力端子（２９２）との間の直流抵抗は無限大であり、
    前記信号入力端子（２９１）と前記接地端子（２９６）との間の直流抵抗は無限大であり、
    前記制御端子（２９３）の電圧と前記第１の基準電圧端子（２９４）の電圧と前記第２の基準電圧端子（２９５）の電圧の関係により、前記第１および第２の可変抵抗回路（３２５）（３２６）の抵抗値を連続的に変化させ、前記信号入力端子（２９１）に入力する信号レベルに対し、前記信号出力端子（２９２）での信号レベルを連続的に変化させることを特徴とする高周波増幅回路。
16. 信号入力端子（２９１）および信号出力端子（２９２）と、
    前記信号入力端子（２９１）と前記信号出力端子（２９２）とを接続する第１の可変抵抗回路（３２５）と、
    前記信号出力端子（２９２）と接地端子（２９７）に並列に接続された第３の可変抵抗回路（３２７）と、
    制御端子（２９３）と接地端子（２９８）との間に接続され、出力端子が前記第１の可変抵抗回路（３２５）に接続された第１の分圧回路（３２８）と、
    前記制御端子（２９３）と前記接地端子（２９８）との間に接続され、出力端子が前記第３の可変抵抗回路（３２７）にそれぞれ接続された第２の分圧回路（３２９）と、
    前記第１の可変抵抗回路（３２５）に接続された第１の基準電圧端子（２９４）と、
    前記第３の可変抵抗回路（３２７）に接続された第２の基準電圧端子（２９５）とを備え、
    前記信号入力端子（２９１）と前記信号出力端子（２９２）との間の直流抵抗は無限大であり、
    前記信号出力端子（２９２）と前記接地端子（２９７）との間の直流抵抗は無限大であり、
    前記制御端子（２９３）の電圧と前記第１の基準電圧端子（２９４）の電圧と前記第２の基準電圧端子（２９５）の電圧の関係により、前記第１および第３の可変抵抗回路（３２５）（３２７）の抵抗値を連続的に変化させ、前記信号入力端子（２９１）に入力する信号レベルに対し、前記信号出力端子（２９２）での信号レベルを連続的に変化させることを特徴とする高周波増幅回路。
17. 前記第１の可変抵抗回路（３２５）は、電界効果トランジスタ（３０１）により構成され、
    前記制御端子（２９３）が少なくとも２つの抵抗からなる前記第１の分圧回路（３２８）に接続され、前記第１の分圧回路（３２８）の出力端子が少なくとも１つ以上の抵抗（３１８）を介して、前記電界効果トランジスタ（３０１）のゲート端子に接続され、
    前記第１の基準電圧端子（２９４）が少なくとも１つ以上の抵抗（３００）を介して前記電界効果トランジスタ（３０１）のソース端子またはドレイン端子に接続され、
    前記電界効果トランジスタ（３０１）のソース端子とドレイン端子との間に抵抗（３０２）が接続されたことを特徴とする請求項１４、１５または１６記載の高周波増幅回路。
18. 前記第２の可変抵抗回路（３２６）は、電界効果トランジスタ（３０６）により構成され、
    前記制御端子（２９３）が少なくとも２つの抵抗からなる前記第２の分圧回路（３２９）に接続され、前記第２の分圧回路（３２９）の出力端子が少なくとも１つ以上の抵抗（３２１）を介して前記電界効果トランジスタ（３０６）のソース端子またはドレイン端子に接続され、
    前記第２の基準電圧端子（２９５）が少なくとも１つ以上の抵抗（３２３）を介して前記電界効果トランジスタ（３０６）のゲート端子に接続され、
    前記電界効果トランジスタ（３０６）のソース端子とドレイン端子との間に抵抗（３０７）が接続され、
    前記信号入力端子（２９１）と前記電界効果トランジスタ（３０６）のソース端子またはドレイン端子との間および、前記接地端子（２９６）と前記電界効果トランジスタ（３０６）のドレイン端子またはソース端子との間の少なくとも一方に抵抗（３０５）（３０８）が接続されたことを特徴とする請求項１４または１５記載の高周波増幅回路。
19. 前記第３の可変抵抗回路（３２７）は、電界効果トランジスタ（３１２）により構成され、
    前記制御端子（２９３）が少なくとも２つの抵抗からなる前記第２の分圧回路（３２９）に接続され、前記第２の分圧回路（３２９）の出力端子が少なくとも１つ以上の抵抗（３２２）を介して前記電界効果トランジスタ（３１２）のソース端子またはドレイン端子に接続され、
    前記第２の基準電圧端子（２９５）が少なくとも１つ以上の抵抗（３２４）を介して前記電界効果トランジスタ（３１２）のゲート端子に接続され、
    前記電界効果トランジスタ（３１２）のソース端子とドレイン端子との間に抵抗（３１３）が接続され、
    前記信号出力端子（２９２）と前記電界効果トランジスタ（３１２）のソース端子またはドレイン端子との間および、前記接地端子（２９７）と前記電界効果トランジスタ（３１２）のドレイン端子またはソース端子との間の少なくとも一方に抵抗（３１１）（３１４）が接続されたことを特徴とする請求項１４または１６記載の高周波増幅回路。
20. 前記電界効果トランジスタ（３０１）（３０６）（３１２）は、ソース電極とドレイン電極とを備え、前記ソース電極と前記ドレイン電極との間に少なくとも一つ以上のゲート電極を配置したことを特徴とする請求項１７、１８または１９記載の高周波増幅回路。
21. 前記電界効果トランジスタ（３０１）のソース端子とドレイン端子との間の遮断時の抵抗値より、前記電界効果トランジスタ（３０１）のソース端子とドレイン端子との間に接続された前記抵抗（３０２）の抵抗値が低いことを特徴とする請求項１７記載の高周波増幅回路。
22. 前記電界効果トランジスタ（３０６）のソース端子とドレイン端子との間の導通時の抵抗値より、前記信号入力端子（２９１）と前記電界効果トランジスタ（３０６）のソース端子またはドレイン端子との間および、前記接地端子（２９６）と前記電界効果トランジスタ（３０６）のドレイン端子またはソース端子との間の少なくとも一方に接続された前記抵抗（３０５）（３０８）の抵抗値の和が、高いことを特徴とする請求項１８記載の高周波増幅回路。
23. 前記電界効果トランジスタ（３１２）のソース端子とドレイン端子との間の導通時の抵抗値より、前記信号出力端子（２９２）と前記電界効果トランジスタ（３１２）のソース端子またはドレイン端子との間および、前記接地端子（２９７）と前記電界効果トランジスタ（３１２）のドレイン端子またはソース端子との間の少なくとも一方に接続された前記抵抗（３１１）（３１４）の抵抗値の和が、高いことを特徴とする請求項１９記載の高周波増幅回路。
24. 信号入力端子（２７１）および信号出力端子（２７９）と、
    前記信号入力端子（２７１）に入力端子が接続された第１の整合回路（２７２）と、
    利得制御電圧を分圧する分圧回路を内蔵し、前記第１の整合回路（２７２）の出力端子に入力端子が接続された利得制御回路（２７３）と、
    前記利得制御回路（２７３）の出力端子に入力端子が接続された第１の増幅器（２７５）と、
    前記第１の増幅器（２７５）の出力端子に入力端子が接続された第２の整合回路（２７６）と、
    前記第２の整合回路（２７６）の出力端子に入力端子が接続された第２の増幅器（２７７）と、
    前記第２の増幅器（２７７）の出力端子に入力端子が接続され、前記信号出力端子（２７９）に出力端子が接続された第３の整合回路（２７８）と、
    基準電圧端子（２８１）と、
    前記基準電圧端子（２８１）に基準電圧入力端子（２７４ａ）が接続され、前記利得制御回路（２７３）の複数の基準電圧入力端子（２７３ｂ）（２７３ｃ）に複数の基準電圧出力端子（２７４ｂ）（２７４ｃ）が接続された基準電圧回路（２７４）と、
    前記利得制御回路（２７３）の制御入力端子（２７３ａ）と接続された制御端子（２８０）と、
    前記利得制御回路（２７３）の分圧回路の接地端子（２７３ｄ）と接続された接地端子（２８４）と、
    前記利得制御回路（２７３）の接地端子（２７３ｅ）（２７３ｆ）と接続された接地端子（２８５）（２８６）と、
    前記第１の増幅器（２７５）の電源端子に接続された電源端子（２８２）と、
    前記第１の増幅器（２７５）の接地端子に接続された接地端子（２８７）と、
    前記第２の増幅器（２７７）の電源端子に接続された電源端子（２８３）と、
    前記第２の増幅器（２７７）の接地端子に接続された接地端子（２８８）とを備え、
    前記基準電圧入力端子（２８１）の電圧と前記制御端子（２８０）の電圧の関係により、前記利得制御回路（２７３）の信号入力端子と信号出力端子との間の抵抗値を可変することにより、前記信号入力端子（２７１）に入力する信号レベルに対し、前記信号出力端子（２７９）での信号レベルを連続的に変化させることを特徴とする高周波増幅回路。
25. 前記利得制御回路（２７３）は、電界効果トランジスタにより構成された可変抵抗回路を有していることを特徴とする請求項２４記載の高周波増幅回路。
26. 前記基準電圧端子（２８１）が、前記電源端子（２８２）または前記電源端子（２８３）のいずれかに接続されていることを特徴とする請求項２４記載の高周波増幅回路。
27. 高周波回路ブロックが高周波信号を送信する送信部（２００）と高周波信号を受信する受信部（４００）とシンセサイザ部（４１０）と共用器部（５００）とにより構成され、
    前記送信部（２００）が中間周波数の変調信号を送信周波数に変換するアップコンバータ（２０１）と、利得制御回路を内蔵し、前記アップコンバータ（２０１）の出力信号を増幅する可変利得の高周波増幅回路（２０２）と、前記可変利得の高周波増幅回路（２０２）の出力端子に共通端子が接続されて送信周波数に応じて高周波信号経路を切り換える高周波スイッチ（２０３）と、前記高周波スイッチ（２０３）の一方の切換端子に入力端子が接続されて第１の送信波帯域の信号を抽出するための第１のバンドパスフィルタ（２０４）と、前記第１のバンドパスフィルタ（２０４）から出力された高周波信号を増幅する固定利得の第１の高出力高周波増幅回路（２０５）と、前記第１の高出力高周波増幅回路（２０５）の出力を前記共用器部（５００）へ供給する第１のアイソレータ（２０６）と、前記高周波スイッチ（２０３）の他方の切換端子に入力端子が接続されて第２の送信波帯域の信号を抽出するための第２のバンドパスフィルタ（２０７）と、前記第２のバンドパスフィルタ（２０７）から出力された高周波信号を増幅する固定利得の第２の高出力高周波増幅回路（２０８）と、前記第２の高出力高周波増幅回路（２０８）の出力を前記共用器部（５００）へ供給する第２のアイソレータ（２０９）とにより構成され、
    前記可変利得の高周波増幅回路（２０２）の前記利得制御回路が、
    信号入力端子（２３１）および信号出力端子（２３２）と、
    前記信号入力端子（２３１）と前記信号出力端子（２３２）とを接続する第１の可変抵抗回路（２６０）と、
    前記信号入力端子（２３１）と接地端子（２３６）に並列に接続された第２の可変抵抗回路（２６１）と、
    前記信号出力端子（２３２）と接地端子（２３７）に並列に接続された第３の可変抵抗回路（２６２）と、
    前記第１、第２および第３の可変抵抗回路（２６０）（２６１）（２６２）にそれぞれ接続された制御端子（２３３）と、
    前記第１の可変抵抗回路（２６０）に接続された第１の基準電圧端子（２３４）と、
    前記第２および第３の可変抵抗回路（２６１）（２６２）に接続された第２の基準電圧端子（２３５）とを備え、
    前記信号入力端子（２３１）と前記信号出力端子（２３２）との間の直流抵抗は無限大であり、
    前記信号入力端子（２３１）と前記接地端子（２３６）との間の直流抵抗は無限大であり、
    前記信号出力端子（２３２）と前記接地端子（２３７）との間の直流抵抗は無限大であり、
    前記制御端子（２３３）の電圧と前記第１の基準電圧端子（２３４）の電圧と前記第２の基準電圧端子（２３５）の電圧の関係により、前記第１、第２および第３の可変抵抗回路（２６０）（２６１）（２６２）の抵抗値を連続的に変化させ、前記信号入力端子（２３１）に入力する信号レベルに対し、前記信号出力端子（２３２）での信号レベルを連続的に変化させることを特徴とする移動体通信端末。
28. 高周波回路ブロックが高周波信号を送信する送信部（２００）と高周波信号を受信する受信部（４００）とシンセサイザ部（４１０）と共用器部（５００）とにより構成され、
    前記送信部（２００）が中間周波数の変調信号を送信周波数に変換するアップコンバータ（２０１）と、利得制御回路を内蔵し、前記アップコンバータ（２０１）の出力信号を増幅する可変利得の高周波増幅回路（２０２）と、前記可変利得の高周波増幅回路（２０２）の出力端子に共通端子が接続されて送信周波数に応じて高周波信号経路を切り換える高周波スイッチ（２０３）と、前記高周波スイッチ（２０３）の一方の切換端子に入力端子が接続されて第１の送信波帯域の信号を抽出するための第１のバンドパスフィルタ（２０４）と、前記第１のバンドパスフィルタ（２０４）から出力された高周波信号を増幅する固定利得の第１の高出力高周波増幅回路（２０５）と、前記第１の高出力高周波増幅回路（２０５）の出力を前記共用器部（５００）へ供給する第１のアイソレータ（２０６）と、前記高周波スイッチ（２０３）の他方の切換端子に入力端子が接続されて第２の送信波帯域の信号を抽出するための第２のバンドパスフィルタ（２０７）と、前記第２のバンドパスフィルタ（２０７）から出力された高周波信号を増幅する固定利得の第２の高出力高周波増幅回路（２０８）と、前記第２の高出力高周波増幅回路（２０８）の出力を前記共用器部（５００）へ供給する第２のアイソレータ（２０９）とにより構成され、
    前記可変利得の高周波増幅回路（２０２）の前記利得制御回路が、
    信号入力端子（２３１）および信号出力端子（２３２）と、
    前記信号入力端子（２３１）と前記信号出力端子（２３２）とを接続する第１の可変抵抗回路（２６０）と、
    前記信号入力端子（２３１）と接地端子（２３６）に並列に接続された第２の可変抵抗回路（２６１）と、
    前記第１および第２の可変抵抗回路（２６０）（２６１）にそれぞれ接続された制御端子（２３３）と、
    前記第１の可変抵抗回路（２６０）に接続された第１の基準電圧端子（２３４）と、
    前記第２の可変抵抗回路（２６１）に接続された第２の基準電圧端子（２３５）とを備え、
    前記信号入力端子（２３１）と前記信号出力端子（２３２）との間の直流抵抗は無限大であり、
    前記信号入力端子（２３１）と前記接地端子（２３６）との間の直流抵抗は無限大であり、
    前記信号出力端子（２３２）と前記接地端子（２３７）との間の直流抵抗は無限大であり、
    前記制御端子（２３３）の電圧と前記第１の基準電圧端子（２３４）の電圧と前記第２の基準電圧端子（２３５）の電圧の関係により、前記第１および第２の可変抵抗回路（２６０）（２６１）の抵抗値を連続的に変化させ、前記信号入力端子（２３１）に入力する信号レベルに対し、前記信号出力端子（２３２）での信号レベルを連続的に変化させることを特徴とする移動体通信端末。
29. 高周波回路ブロックが高周波信号を送信する送信部（２００）と高周波信号を受信する受信部（４００）とシンセサイザ部（４１０）と共用器部（５００）とにより構成され、
    前記送信部（２００）が中間周波数の変調信号を送信周波数に変換するアップコンバータ（２０１）と、利得制御回路を内蔵し、前記アップコンバータ（２０１）の出力信号を増幅する可変利得の高周波増幅回路（２０２）と、前記可変利得の高周波増幅回路（２０２）の出力端子に共通端子が接続されて送信周波数に応じて高周波信号経路を切り換える高周波スイッチ（２０３）と、前記高周波スイッチ（２０３）の一方の切換端子に入力端子が接続されて第１の送信波帯域の信号を抽出するための第１のバンドパスフィルタ（２０４）と、前記第１のバンドパスフィルタ（２０４）から出力された高周波信号を増幅する固定利得の第１の高出力高周波増幅回路（２０５）と、前記第１の高出力高周波増幅回路（２０５）の出力を前記共用器部（５００）へ供給する第１のアイソレータ（２０６）と、前記高周波スイッチ（２０３）の他方の切換端子に入力端子が接続されて第２の送信波帯域の信号を抽出するための第２のバンドパスフィルタ（２０７）と、前記第２のバンドパスフィルタ（２０７）から出力された高周波信号を増幅する固定利得の第２の高出力高周波増幅回路（２０８）と、前記第２の高出力高周波増幅回路（２０８）の出力を前記共用器部（５００）へ供給する第２のアイソレータ（２０９）とにより構成され、
    前記可変利得の高周波増幅回路（２０２）の前記利得制御回路が、
    信号入力端子（２３１）および信号出力端子（２３２）と、
    前記信号入力端子（２３１）と前記信号出力端子（２３２）とを接続する第１の可変抵抗回路（２６０）と、
    前記信号出力端子（２３２）と接地端子（２３７）に並列に接続された第３の可変抵抗回路（２６２）と、
    前記第１および第３の可変抵抗回路（２６０）（２６２）にそれぞれ接続された制御端子（２３３）と、
    前記第１の可変抵抗回路（２６０）に接続された第１の基準電圧端子（２３４）と、
    前記第３の可変抵抗回路（２６２）に接続された第２の基準電圧端子（２３５）とを備え、
    前記信号入力端子（２３１）と前記信号出力端子（２３２）との間の直流抵抗は無限大であり、
    前記信号入力端子（２３１）と前記接地端子（２３６）との間の直流抵抗は無限大であり、
    前記信号出力端子（２３２）と前記接地端子（２３７）との間の直流抵抗は無限大であり、
    前記制御端子（２３３）の電圧と前記第１の基準電圧端子（２３４）の電圧と前記第２の基準電圧端子（２３５）の電圧の関係により、前記第１および第３の可変抵抗回路（２６０）（２６２）の抵抗値を連続的に変化させ、前記信号入力端子（２３１）に入力する信号レベルに対し、前記信号出力端子（２３２）での信号レベルを連続的に変化させることを特徴とする移動体通信端末。
30. 前記第１の可変抵抗回路（２６０）は、電界効果トランジスタ（２４０）により構成され、
    前記制御端子（２３３）が少なくとも１つ以上の抵抗（２５５）を介して、前記電界効果トランジスタ（２４０）のゲート端子に接続され、
    前記第１の基準電圧端子（２３４）が少なくとも１つ以上の抵抗（２３９）を介して前記電界効果トランジスタ（２４０）のソース端子またはドレイン端子に接続され、
    前記電界効果トランジスタ（２４０）のソース端子とドレイン端子との間に抵抗（２４１）が接続されたことを特徴とする請求項２７、２８または２９記載の移動体通信端末。
31. 前記第２の可変抵抗回路（２６１）は、電界効果トランジスタ（２４５）により構成され、前記制御端子（２３３）が少なくとも１つ以上の抵抗（２５９）を介して前記電界効果トランジスタ（２４５）のソース端子またはドレイン端子に接続され、
    前記第２の基準電圧端子（２３５）が少なくとも１つ以上の抵抗（２５７）を介して前記電界効果トランジスタ（２４５）のゲート端子に接続され、
    前記電界効果トランジスタ（２４５）のソース端子とドレイン端子との間に抵抗（２４６）が接続され、
    前記信号入力端子（２３１）と前記電界効果トランジスタ（２４５）のソース端子またはドレイン端子との間および、前記接地端子（２３６）と前記電界効果トランジスタ（２４５）のドレイン端子またはソース端子との間の少なくとも一方に抵抗（２４４）（２４７）が接続されたことを特徴とする請求項２７または２８記載の移動体通信端末。
32. 前記第３の可変抵抗回路（２６２）は、電界効果トランジスタ（２５１）により構成され、
    前記制御端子（２３３）が少なくとも１つ以上の抵抗（２５６）を介して前記電界効果トランジスタ（２５１）のソース端子またはドレイン端子に接続され、
    前記第２の基準電圧端子（２３５）が、少なくとも１つ以上の抵抗（２５８）を介して前記電界効果トランジスタ（２５１）のゲート端子に接続され、
    前記電界効果トランジスタ（２５１）のソース端子とドレイン端子との間に抵抗（２５２）が接続され、
    前記信号出力端子（２３２）と前記電界効果トランジスタ（２５１）のソース端子またはドレイン端子との間および、前記接地端子（２３７）と前記電界効果トランジスタ（２５１）のドレイン端子またはソース端子との間の少なくとも一方に抵抗（２５０）（２５３）が接続されたことを特徴とする請求項２７または２９記載の移動体通信端末。
33. 前記電界効果トランジスタ（２４０）（２４５）（２５１）は、ソース電極とドレイン電極とを備え、前記ソース電極と前記ドレイン電極との間に少なくとも一つ以上のゲート電極を配置したことを特徴とする請求項３０、３１または３２記載の移動体通信端末。
34. 高周波回路ブロックが高周波信号を送信する送信部（２００）と高周波信号を受信する受信部（４００）とシンセサイザ部（４１０）と共用器部（５００）とにより構成され、
    前記送信部（２００）が中間周波数の変調信号を送信周波数に変換するアップコンバータ（２０１）と、利得制御回路を内蔵し、前記アップコンバータ（２０１）の出力信号を増幅する可変利得の高周波増幅回路（２０２）と、前記可変利得の高周波増幅回路（２０２）の出力端子に共通端子が接続されて送信周波数に応じて高周波信号経路を切り換える高周波スイッチ（２０３）と、前記高周波スイッチ（２０３）の一方の切換端子に入力端子が接続されて第１の送信波帯域の信号を抽出するための第１のバンドパスフィルタ（２０４）と、前記第１のバンドパスフィルタ（２０４）から出力された高周波信号を増幅する固定利得の第１の高出力高周波増幅回路（２０５）と、前記第１の高出力高周波増幅回路（２０５）の出力を前記共用器部（５００）へ供給する第１のアイソレータ（２０６）と、前記高周波スイッチ（２０３）の他方の切換端子に入力端子が接続されて第２の送信波帯域の信号を抽出するための第２のバンドパスフィルタ（２０７）と、前記第２のバンドパスフィルタ（２０７）から出力された高周波信号を増幅する固定利得の第２の高出力高周波増幅回路（２０８）と、前記第２の高出力高周波増幅回路（２０８）の出力を前記共用器部（５００）へ供給する第２のアイソレータ（２０９）とにより構成され、
    前記可変利得の高周波増幅回路（２０２）の前記利得制御回路が、
    信号入力端子（２９１）および信号出力端子（２９２）と、
    前記信号入力端子（２９１）と前記信号出力端子（２９２）とを接続する第１の可変抵抗回路（３２５）と、
    前記信号入力端子（２９１）と接地端子（２９６）に並列に接続された第２の可変抵抗回路（３２６）と、
    前記信号出力端子（２９２）と接地端子（２９７）に並列に接続された第３の可変抵抗回路（３２７）と、
    制御端子（２９３）と接地端子（２９８）との間に接続され、出力端子が前記第１の可変抵抗回路（３２５）に接続された第１の分圧回路（３２８）と、
    前記制御端子（２９３）と前記接地端子（２９８）との間に接続され、出力端子が前記第２および第３の可変抵抗回路（３２６）（３２７）にそれぞれ接続された第２の分圧回路（３２９）と、
    前記第１の可変抵抗回路（３２５）に接続された第１の基準電圧端子（２９４）と、
    前記第２および第３の可変抵抗回路（３２６）（３２７）に接続された第２の基準電圧端子（２９５）とを備え、
    前記信号入力端子（２９１）と前記信号出力端子（２９２）との間の直流抵抗は無限大であり、
    前記信号入力端子（２９１）と前記接地端子（２９６）との間の直流抵抗は無限大であり、
    前記信号出力端子（２９２）と前記接地端子（２９７）との間の直流抵抗は無限大であり、
    前記制御端子（２９３）の電圧と前記第１の基準電圧端子（２９４）の電圧と前記第２の基準電圧端子（２９５）の電圧の関係により、前記第１、第２および第３の可変抵抗回路（３２５）（３２６）（３２７）の抵抗値を連続的に変化させ、前記信号入力端子（２９１）に入力する信号レベルに対し、前記信号出力端子（２９２）での信号レベルを連続的に変化させることを特徴とする移動体通信端末。
35. 高周波回路ブロックが高周波信号を送信する送信部（２００）と高周波信号を受信する受信部（４００）とシンセサイザ部（４１０）と共用器部（５００）とにより構成され、
    前記送信部（２００）が中間周波数の変調信号を送信周波数に変換するアップコンバータ（２０１）と、利得制御回路を内蔵し、前記アップコンバータ（２０１）の出力信号を増幅する可変利得の高周波増幅回路（２０２）と、前記可変利得の高周波増幅回路（２０２）の出力端子に共通端子が接続されて送信周波数に応じて高周波信号経路を切り換える高周波スイッチ（２０３）と、前記高周波スイッチ（２０３）の一方の切換端子に入力端子が接続されて第１の送信波帯域の信号を抽出するための第１のバンドパスフィルタ（２０４）と、前記第１のバンドパスフィルタ（２０４）から出力された高周波信号を増幅する固定利得の第１の高出力高周波増幅回路（２０５）と、前記第１の高出力高周波増幅回路（２０５）の出力を前記共用器部（５００）へ供給する第１のアイソレータ（２０６）と、前記高周波スイッチ（２０３）の他方の切換端子に入力端子が接続されて第２の送信波帯域の信号を抽出するための第２のバンドパスフィルタ（２０７）と、前記第２のバンドパスフィルタ（２０７）から出力された高周波信号を増幅する固定利得の第２の高出力高周波増幅回路（２０８）と、前記第２の高出力高周波増幅回路（２０８）の出力を前記共用器部（５００）へ供給する第２のアイソレータ（２０９）とにより構成され、
    前記可変利得の高周波増幅回路（２０２）の前記利得制御回路が、
    信号入力端子（２９１）および信号出力端子（２９２）と、
    前記信号入力端子（２９１）と前記信号出力端子（２９２）とを接続する第１の可変抵抗回路（３２５）と、
    前記信号入力端子（２９１）と接地端子（２９６）に並列に接続された第２の可変抵抗回路（３２６）と、
    制御端子（２９３）と接地端子（２９８）との間に接続され、出力端子が前記第１の可変抵抗回路（３２５）に接続された第１の分圧回路（３２８）と、
    前記制御端子（２９３）と前記接地端子（２９８）との間に接続され、出力端子が前記第２の可変抵抗回路（３２６）に接続された第２の分圧回路（３２９）と、
    前記第１の可変抵抗回路（３２５）に接続された第１の基準電圧端子（２９４）と、
    前記第２の可変抵抗回路（３２６）に接続された第２の基準電圧端子（２９５）とを備え、
    前記信号入力端子（２９１）と前記信号出力端子（２９２）との間の直流抵抗は無限大であり、
    前記信号入力端子（２９１）と前記接地端子（２９６）との間の直流抵抗は無限大であり、
    前記制御端子（２９３）の電圧と前記第１の基準電圧端子（２９４）の電圧と前記第２の基準電圧端子（２９５）の電圧の関係により、前記第１および第２の可変抵抗回路（３２５）（３２６）の抵抗値を連続的に変化させ、前記信号入力端子（２９１）に入力する信号レベルに対し、前記信号出力端子（２９２）での信号レベルを連続的に変化させることを特徴とする移動体通信端末。
36. 高周波回路ブロックが高周波信号を送信する送信部（２００）と高周波信号を受信する受信部（４００）とシンセサイザ部（４１０）と共用器部（５００）とにより構成され、
    前記送信部（２００）が中間周波数の変調信号を送信周波数に変換するアップコンバータ（２０１）と、利得制御回路を内蔵し、前記アップコンバータ（２０１）の出力信号を増幅する可変利得の高周波増幅回路（２０２）と、前記可変利得の高周波増幅回路（２０２）の出力端子に共通端子が接続されて送信周波数に応じて高周波信号経路を切り換える高周波スイッチ（２０３）と、前記高周波スイッチ（２０３）の一方の切換端子に入力端子が接続されて第１の送信波帯域の信号を抽出するための第１のバンドパスフィルタ（２０４）と、前記第１のバンドパスフィルタ（２０４）から出力された高周波信号を増幅する固定利得の第１の高出力高周波増幅回路（２０５）と、前記第１の高出力高周波増幅回路（２０５）の出力を前記共用器部（５００）へ供給する第１のアイソレータ（２０６）と、前記高周波スイッチ（２０３）の他方の切換端子に入力端子が接続されて第２の送信波帯域の信号を抽出するための第２のバンドパスフィルタ（２０７）と、前記第２のバンドパスフィルタ（２０７）から出力された高周波信号を増幅する固定利得の第２の高出力高周波増幅回路（２０８）と、前記第２の高出力高周波増幅回路（２０８）の出力を前記共用器部（５００）へ供給する第２のアイソレータ（２０９）とにより構成され、
    前記可変利得の高周波増幅回路（２０２）の前記利得制御回路が、
    信号入力端子（２９１）および信号出力端子（２９２）と、
    前記信号入力端子（２９１）と前記信号出力端子（２９２）とを接続する第１の可変抵抗回路（３２５）と、
    前記信号出力端子（２９２）と接地端子（２９７）に並列に接続された第３の可変抵抗回路（３２７）と、
    制御端子（２９３）と接地端子（２９８）との間に接続され、出力端子が前記第１の可変抵抗回路（３２５）に接続された第１の分圧回路（３２８）と、
    前記制御端子（２９３）と前記接地端子（２９８）との間に接続され、出力端子が前記第３の可変抵抗回路（３２７）にそれぞれ接続された第２の分圧回路（３２９）と、
    前記第１の可変抵抗回路（３２５）に接続された第１の基準電圧端子（２９４）と、
    前記第３の可変抵抗回路（３２７）に接続された第２の基準電圧端子（２９５）とを備え、
    前記信号入力端子（２９１）と前記信号出力端子（２９２）との間の直流抵抗は無限大であり、
    前記信号出力端子（２９２）と前記接地端子（２９７）との間の直流抵抗は無限大であり、
    前記制御端子（２９３）の電圧と前記第１の基準電圧端子（２９４）の電圧と前記第２の基準電圧端子（２９５）の電圧の関係により、前記第１および第３の可変抵抗回路（３２５）（３２７）の抵抗値を連続的に変化させ、前記信号入力端子（２９１）に入力する信号レベルに対し、前記信号出力端子（２９２）での信号レベルを連続的に変化させることを特徴とする移動体通信端末。
37. 前記第１の可変抵抗回路（３２５）は、電界効果トランジスタ（３０１）により構成され、
    前記制御端子（２９３）が少なくとも２つの抵抗からなる前記第１の分圧回路（３２８）に接続され、前記第１の分圧回路（３２８）の出力端子が少なくとも１つ以上の抵抗（３１８）を介して、前記電界効果トランジスタ（３０１）のゲート端子に接続され、
    前記第１の基準電圧端子（２９４）が少なくとも１つ以上の抵抗（３００）を介して前記電界効果トランジスタ（３０１）のソース端子またはドレイン端子に接続され、
    前記電界効果トランジスタ（３０１）のソース端子とドレイン端子との間に抵抗（３０２）が接続されたことを特徴とする請求項３４、３５または３６記載の移動体通信端末。
38. 前記第２の可変抵抗回路（３２６）は、電界効果トランジスタ（３０６）により構成され、
    前記制御端子（２９３）が少なくとも２つの抵抗からなる前記第２の分圧回路（３２９）に接続され、前記第２の分圧回路（３２９）の出力端子が少なくとも１つ以上の抵抗（３２１）を介して前記電界効果トランジスタ（３０６）のソース端子またはドレイン端子に接続され、
    前記第２の基準電圧端子（２９５）が少なくとも１つ以上の抵抗（３２３）を介して前記電界効果トランジスタ（３０６）のゲート端子に接続され、
    前記電界効果トランジスタ（３０６）のソース端子とドレイン端子との間に抵抗（３０７）が接続され、
    前記信号入力端子（２９１）と前記電界効果トランジスタ（３０６）のソース端子またはドレイン端子との間および、前記接地端子（２９６）と前記電界効果トランジスタ（３０６）のドレイン端子またはソース端子との間の少なくとも一方に抵抗（３０５）（３０８）が接続されたことを特徴とする請求項３４または３５記載の移動体通信端末。
39. 前記第３の可変抵抗回路（３２７）は、電界効果トランジスタ（３１２）により構成され、
    前記制御端子（２９３）が少なくとも２つの抵抗からなる前記第２の分圧回路（３２９）に接続され、前記第２の分圧回路（３２９）の出力端子が少なくとも１つ以上の抵抗（３２２）を介して前記電界効果トランジスタ（３１２）のソース端子またはドレイン端子に接続され、
    前記第２の基準電圧端子（２９５）が少なくとも１つ以上の抵抗（３２４）を介して前記電界効果トランジスタ（３１２）のゲート端子に接続され、
    前記電界効果トランジスタ（３１２）のソース端子とドレイン端子との間に抵抗（３１３）が接続され、
    前記信号出力端子（２９２）と前記電界効果トランジスタ（３１２）のソース端子またはドレイン端子との間および、前記接地端子（２９７）と前記電界効果トランジスタ（３１２）のドレイン端子またはソース端子との間の少なくとも一方に抵抗（３１１）（３１４）が接続されたことを特徴とする請求項３４または３６記載の移動体通信端末。
40. 前記電界効果トランジスタ（３０１）（３０６）（３１２）は、ソース電極とドレイン電極とを備え、前記ソース電極と前記ドレイン電極との間に少なくとも一つ以上のゲート電極を配置したことを特徴とする請求項３７、３８または３９記載の移動体通信端末。

Images