JP2004517501A - ウエハをチップに分割する方法 - Google Patents

ウエハをチップに分割する方法 Download PDF

Info

Publication number
JP2004517501A
JP2004517501A JP2002556933A JP2002556933A JP2004517501A JP 2004517501 A JP2004517501 A JP 2004517501A JP 2002556933 A JP2002556933 A JP 2002556933A JP 2002556933 A JP2002556933 A JP 2002556933A JP 2004517501 A JP2004517501 A JP 2004517501A
Authority
JP
Japan
Prior art keywords
wafer
epitaxial layer
chips
back side
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002556933A
Other languages
English (en)
Inventor
ゲルトル、クラウディア
キューン、フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2004517501A publication Critical patent/JP2004517501A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

ウエハを長さ寸法の小さいチップに分割しようとすると、ウエハの厚みが大きい場合ウエハの裏側に割れが生じ、収量が低下する。本発明はこれを避けるべく、ウエハ(1)をチップ(11)に分割するにあたり、裏側からウエハ(1)の破断個所を薄くするように凹部(7)を形成する。こうして長さ寸法、即ちその幅がチップの厚さの2倍以下のチップ(11)とし、チップ化のための破断時の、ウエハの裏側からの破れを防いで収量を向上する。

Description

【0001】
本発明は、ウエハをまず分割線に沿って薄くし、次いでこの分割線に沿って破断するウエハのチップへの分割方法に関する。
【0002】
この種の方法は、一般に公知である。通常ウエハの破断前に刻み目を付ける。この方法は分割工程により材料の損失と結びつかず、極めて有利である。しかし材料の損失は、材料に依存するウエハの厚さの、チップのエッジ長さに対する比率がある限界を越えない場合にだけ回避される。ウエハがGaAsやInPの化合物半導体の場合、この比率は約2〜2.5:1である。もしこの限界を越えると、特に裏側の破れが生じ、収量が低下する。従って、チップを小さくする必要がある際、チップの厚さも薄くせねばならない。しかし市販のウエハは規定の厚さを持つので、チップの長さ寸法の縮小は限定的に可能であるに過ぎない。
【0003】
この従来技術から出発して、本発明の課題は厚いウエハを長さ寸法の小さいチップに分割できる分割方法を提供することにある。
【0004】
この課題は、分割線の格子寸法がウエハの厚さの2倍以下であり、該ウエハに分割線に沿って凹部を設け、次にこの線に沿って破断することで解決される。
【0005】
ウエハを鋸挽きすることで、ウエハの厚さを局所的に許容寸法にする。次いでこのウエハに、従来法により更に割れ目を形成し、破れる危険性なく破断することができる。従ってこの方法は、厚いウエハを長さ寸法の小さいチップに分割することを可能にする。
【0006】
本発明の他の有利な実施形態は、従属請求項の対象である。
【0007】
本発明を添付図面に基づき以下に詳述する。
【0008】
図1に概略的に断面を示すウエハ1は、基板2とその上に次々と成長させた多数の半導体層を含むエピタキシャル層3を備える。厳密な層の順序は、各エピタキシャル層3が備える機能に依存する。本方法は、特に発光ダイオードチップの製造に使用するのに適する。その場合、エピタキシャル層は、例えば単層ヘテロ構造、二重ヘテロ構造、単一量子井戸構造又は多重量子井戸構造を有していてもよい。このような発光ダイオード構造は、この分野の専門家に公知であり、従ってここでは詳述しない。
【0009】
基板2の厚さは典型的には100μm以内である。エピタキシャル層3の厚さは典型的には10μm又はそれ以下である。エピタキシャル層3の基板2に面していない側(以後表側4と呼ぶ)に、接触部5が形成されている。エピタキシャル層3に面していない基板2の裏側6から、ウエハ1内にスリット状の凹部7を設けてあり、該凹部によりウエハ1は、凹部7の格子寸法8が、凹部7の下のウエハ1の残りの厚さdの2倍以上となるよう局部的に薄くされている。格子寸法とは、2つの隣接する凹部7の中間のそれぞれの間隔のことである。
【0010】
この凹部7を、鋸挽きにより形成するとよい。しかし、凹部7は例えばレーザにより研削又は切断して形成できるような、他の材料除去法によっても形成できる。しかしまたスリット状の凹部7の代わりに、一連の僅かな間隔あけて並列に配置した穿孔を形成することも考えられる。
【0011】
ウエハ1の裏側に凹部7を形成した後、ウエハ1のその基板の側(即ち凹部が担体箔9に面している側)に担体箔9を施し、この表側4から格子寸法8に応じて、即ち凹部に対して垂直に、刻み目を設ける。引続きウエハ1を担体箔9と共に、担体箔9を破断用楔に向けた状態で、破断用楔10上で引っ張り、こうして個々のチップ11に分割する。
【0012】
この方法は、例えばGaAsやInPのようなIII−V化合物半導体をベースとして形成されるウエハ1の分割に特に有効である。通常チップの長さ寸法、即ちウエハに平行に延びるチップのエッジの長さは、十分に欠陥のない分割工程を保証するため、少なくともウエハの厚さの2倍なければならない。
【0013】
ここに長さ寸法とは、ウエハ1の格子寸法8、つまりウエハから形成されたチップ11の幅又は長さのことである。ここに記載した方法により、それら長さ寸法がウエハ1の厚さDの2倍以下のチップ11にウエハ1を分割することができる。チップの寸法に比べて厚さDが大きい場合も、分割工程時の失敗、特に裏側の破れによる損失はごく僅かに過ぎない。
【0014】
本発明方法は、ウエハ1を例えばウエハ1の長さ寸法の、厚さDに対する比率が1.66:1であるチップ11に分割するために利用できる。この場合、分離プロセス中の収量の損失は0.5%以下である。それに対して鋸挽きを凹部7の形成に使用しない場合は、その収量の損失は15〜20%である。
【図面の簡単な説明】
【図1】裏側から鋸挽きしたウエハの概略断面図。
【図2】破断工程中のウエハの概略断面図。
【符号の説明】
1 ウエハ、2 基板、3 エピタキシャル層、4 接触部、5 表側、 6 裏側、7 凹部、8 格子寸法、9 担体箔、10 破断用楔、11 チップ、D ウエハの全厚み、d ウエハの残りの厚み

Claims (11)

  1. ウエハ(1)を、まず分割線に沿って薄くし、次いでこの分割線に沿って破断する、ウエハ(1)をチップ(11)に分割する方法において、分割線の格子寸法(8)が、ウエハ(1)の全厚み(D)の2倍以下であり、かつ凹部(7)の部分における格子寸法(8)の、ウエハ(1)の残りの厚み(d)に対する比率が2:1と等しいかそれ以上となるように、ウエハ(1)に分割線に沿って凹部(7)を設け、その後ウエハを破断することを特徴とするウエハ(1)をチップ(11)に分割する方法。
  2. 凹部(7)を鋸挽きにより形成することを特徴とする請求項1記載の方法。
  3. 各チップに分割する前に、ウエハ(1)にエピタキシャル層(3)を設けることを特徴とする請求項1又は2記載の方法。
  4. ウエハ(1)のエピタキシャル層(3)に面する側から、ウエハ(1)に鋸挽きで刻み目を付けることを特徴とする請求項3記載の方法。
  5. ウエハ(1)に、エピタキシャル層(3)のある表側(4)からの破断前に刻み目を付けることを特徴とする請求項3又は4記載の方法。
  6. ウエハ(1)の破断前に、凹部(7)のあるウエハの裏側を担体箔(9)の方に向けてから、担体箔(9)上に設けることを特徴とする請求項1乃至5の1つに記載の方法。
  7. ウエハ(1)を担体箔(9)と共に破断用楔(10)上で引っ張ることを特徴とする請求項6記載の方法。
  8. エピタキシャル層(3)を、III−V化合物半導体物質をベースとして形成することを特徴とする請求項4乃至7の1つに記載の方法。
  9. エピタキシャル層(3)を、GaAs又はInPをベースとして形成することを特徴とする請求項8記載の方法。
  10. 分割線に沿って延びる破断面がレーザ共振器の鏡面であることを特徴とする請求項1乃至9の1つに記載の方法。
  11. エピタキシャル層(3)が発光ダイオード構造を有することを特徴とする請求項1乃至9の1つに記載の方法。
JP2002556933A 2001-01-16 2002-01-16 ウエハをチップに分割する方法 Pending JP2004517501A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10101737A DE10101737A1 (de) 2001-01-16 2001-01-16 Verfahren zum Vereinzeln von Wafern in Chips
PCT/DE2002/000108 WO2002056365A2 (de) 2001-01-16 2002-01-16 Verfahren zum vereinzeln von wafern in chips

Publications (1)

Publication Number Publication Date
JP2004517501A true JP2004517501A (ja) 2004-06-10

Family

ID=7670704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002556933A Pending JP2004517501A (ja) 2001-01-16 2002-01-16 ウエハをチップに分割する方法

Country Status (6)

Country Link
US (1) US6833284B2 (ja)
EP (1) EP1352423B1 (ja)
JP (1) JP2004517501A (ja)
DE (2) DE10101737A1 (ja)
TW (1) TWI246160B (ja)
WO (1) WO2002056365A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050085424A (ko) * 2002-12-09 2005-08-29 어드밴스드 인터커넥트 테크놀로지스 리미티드 집적회로 소자가 노출된 패키지
JP2004319915A (ja) * 2003-04-18 2004-11-11 Sharp Corp 半導体レーザー装置の製造方法および半導体レーザー装置
US20080132036A1 (en) * 2006-12-04 2008-06-05 Chiu Chung Yang Method for subdividing wafer into LEDs
DE102009000349A1 (de) 2009-01-21 2010-07-22 Carl Baasel Lasertechnik Gmbh & Co. Kg Verfahren und Vorrichtung zum Vereinzeln von Bauelementen
DE102013109079A1 (de) * 2013-08-22 2015-02-26 Osram Opto Semiconductors Gmbh Verfahren zum Durchtrennen von Substraten und Halbleiterchip

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689125A (en) 1982-09-10 1987-08-25 American Telephone & Telegraph Co., At&T Bell Labs Fabrication of cleaved semiconductor lasers
JPS5990940A (ja) 1982-11-17 1984-05-25 Nec Corp 半導体素子の製造方法
US4604161A (en) * 1985-05-02 1986-08-05 Xerox Corporation Method of fabricating image sensor arrays
JPS6464854A (en) * 1987-09-07 1989-03-10 Seiko Epson Corp Ink feed container
JPH02162750A (ja) * 1988-12-15 1990-06-22 Matsushita Electron Corp 半導体装置の製造方法
US5272114A (en) * 1990-12-10 1993-12-21 Amoco Corporation Method for cleaving a semiconductor crystal body
JP3409928B2 (ja) * 1994-10-15 2003-05-26 株式会社東芝 半導体装置の製造方法
JPH08274371A (ja) 1995-03-31 1996-10-18 Toyoda Gosei Co Ltd 半導体発光素子及びその製造方法
JPH09320996A (ja) * 1996-03-29 1997-12-12 Denso Corp 半導体装置の製造方法
DE19624677A1 (de) * 1996-06-20 1998-01-02 Siemens Ag Verfahren zur Vereinzelung von optoelektrischen Bauelementen
JPH1064854A (ja) 1996-07-18 1998-03-06 Hewlett Packard Co <Hp> ウェーハのカット方法
JP2000091636A (ja) * 1998-09-07 2000-03-31 Rohm Co Ltd 半導体発光素子の製法
KR100338983B1 (ko) 1998-11-30 2002-07-18 윤종용 웨이퍼분리도구및이를이용하는웨이퍼분리방법
JP3444536B2 (ja) * 1999-10-25 2003-09-08 松下電器産業株式会社 半導体レーザー素子の製造方法および劈開装置
US6420776B1 (en) * 2001-03-01 2002-07-16 Amkor Technology, Inc. Structure including electronic components singulated using laser cutting

Also Published As

Publication number Publication date
WO2002056365A3 (de) 2002-12-05
US6833284B2 (en) 2004-12-21
EP1352423A2 (de) 2003-10-15
DE50214531D1 (de) 2010-08-26
EP1352423B1 (de) 2010-07-14
WO2002056365A2 (de) 2002-07-18
TWI246160B (en) 2005-12-21
US20040161907A1 (en) 2004-08-19
DE10101737A1 (de) 2002-07-25

Similar Documents

Publication Publication Date Title
US5882988A (en) Semiconductor chip-making without scribing
US5786266A (en) Multi cut wafer saw process
JP2000091636A (ja) 半導体発光素子の製法
JP5573192B2 (ja) 半導体装置の製造方法
JPH0982587A (ja) 非方形電子チップの製造方法
JP2007165371A (ja) 半導体装置の製造方法
JP2001284291A (ja) 半導体ウエハーのチップ分割方法
JP2002252185A (ja) 窒化物半導体チップの製造方法
JPH10125958A (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP3723347B2 (ja) 半導体発光素子の製法
JP2008066475A (ja) 化合物半導体素子及びその製造方法
US7183585B2 (en) Semiconductor device and a method for the manufacture thereof
JP3338360B2 (ja) 窒化ガリウム系半導体ウエハの製造方法
JP2004517501A (ja) ウエハをチップに分割する方法
JPH10214997A (ja) ウエハーの分割方法
JP2004228290A (ja) 半導体発光素子及びその製造方法
JPH10209506A (ja) 半導体発光素子の製法
JPH0983081A (ja) 半導体レーザ素子の製造方法
JP2001044141A (ja) 半導体基板の切断方法
JP3679626B2 (ja) 窒化ガリウム系化合物半導体チップ
JP3938101B2 (ja) 発光素子の製造方法
JP2000196186A (ja) Iii族窒化物レ―ザダイオ―ドおよびその製造方法
JP6402549B2 (ja) 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置の製造方法
JP2009059773A (ja) 半導体レーザ装置の製造方法
JP3856639B2 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051013