JP2004515125A - ビデオ信号をクランプする方法および装置 - Google Patents
ビデオ信号をクランプする方法および装置 Download PDFInfo
- Publication number
- JP2004515125A JP2004515125A JP2002544971A JP2002544971A JP2004515125A JP 2004515125 A JP2004515125 A JP 2004515125A JP 2002544971 A JP2002544971 A JP 2002544971A JP 2002544971 A JP2002544971 A JP 2002544971A JP 2004515125 A JP2004515125 A JP 2004515125A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- reference voltage
- signal
- variable reference
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Synchronizing For Television (AREA)
Abstract
Description
(発明の分野)
本発明は、ビデオ信号処理に関するものである。
【0002】
(発明の背景)
ビデオ信号処理システムでは、純粋にアナログのビデオ信号の場合でもディジタル化ビデオ信号の場合でも、信号のDC(直流)動作点を所定の基準電圧に設定するためにバックポーチ・クランプを行うことが望ましい場合が多い。従来の実施例を理解するために、図1に示すブロードコム社(Broadcom)7020IC 10の推奨動作について説明する。ビデオ信号V1が、ビデオ・オペアンプ(Op Amp)6によってバッファ(緩衝)され、結合コンデンサ8を介してIC10のビデオ信号入力に供給され、A/D変換器12によってディジタル化され、ビデオ・デコーダ(VDEC)14とキー・コンパレータ(keyed comparator:比較器)18の一方の入力16とに並列に加えられる。他方のコンパレータ入力20は、所定の基準電圧(reference voltage)22を受け取る。コンパレータ出力24は、誤差信号(error signal)であり、コンパレータ入力16のバックポーチ電圧レベルと所定の基準電圧22との差を出力する。バックポーチ・クランプ(BPC:Back−Porch Clamp)パルス26がビデオ・デコーダ(VDEC)14中で生成され、バックポーチ期間の間、コンパレータ18をイネーブル(enable:作動化)状態にするのに使用される。誤差信号24およびバックポーチ・クランプ(BPC)パルス26は、パルス幅変調器(Pulse Width Modulator:PWM)28に加えられるが、パルス幅変調器(PWM)28は、バックポーチ・クランプ(BPC)パルス期間の間は、デューティ・サイクル(衝撃係数)変調信号30を出力し、他のすべての時間の間は、その出力はトライステート(tristate)状態になって、実質的に開回路の状態になる。パルス幅変調器(PWM)の出力30は、水平レート(horizontal rate)で動作するパルス列であり、その高レベルと低レベルは、それぞれ約0ボルトと約3.3ボルトである。また、パルス幅変調器(PWM)の出力30のパルス幅は、コンパレータ入力16が所定の基準電圧22と等しいときは約50%であり、コンパレータ入力16が所定の基準電圧22と比較して最大限に高い値から、所定の基準電圧22と比較して最大限に低い値まで変動するのに伴って、約0%から約100%まで変動する(図2に示す)。このようにして、パルス幅変調器(PWM)の出力30は、ビデオ信号入力のDC(直流)成分再生を修正するのに適した負のフィードバックを提供するような極性(polarity)である。パルス幅変調器(PWM)の出力30は、抵抗器32およびコンデンサ34によってローパス・フィルタをかけられ、このフィルタされた値は、抵抗器36を介してビデオ信号入力に加えられる。ビデオ信号入力に加えられるDCバイアスの修正値は、結合コンデンサ8に記憶され、結合コンデンサ8は、この値を次の水平バックポーチ期間まで保持する。次の水平バックポーチ期間の間、新たに修正されたバイアスが加えられる。しかし、ビデオ信号が、最初にA/D変換器12入力に加えられるとき、ビデオ・デコーダ(Video Decoder:VDEC)14入力のバイアス電圧は、ビデオ・デコーダ(VDEC)14のダイナミック・レンジ(dynamic range)から外れる可能性が高く、従って、ビデオ・デコーダ(VDEC)14が、水平同期の位置を決定することが難しくなり、そのため正しくタイミングのとれたバックポーチ・クランプ(BPC)パルスが利用できなくなる。この理由で、ビデオ・デコーダ(VDEC)14は、フィードバック・ループがゆっくりと応答し、ビデオ・デコーダ(VDEC)14が水平同期を見つけ、次のバックポーチのA/D値が理想値240(1024個のA/D値のうちの)からどれくらい離れているかを測定し、コンパレータ入力16におけるバックポーチ・レベルを正しい値に調節するよう修正するまで、自走モード(free−running mode)で動作する。その後、ビデオ・デコーダ(VDEC)14は、ロック・モード(locked mode)で動作して、同期およびバックポーチ期間を正しく識別する。前述のようにバックポーチ・クランプを行うとき、幾つかの問題に直面する。第1に、ビデオ信号入力がパルス幅変調器(PWM)信号で汚染されることによるループ中のオフセットを最小限に抑える目的で、ごく低い出力インピーダンスのドライバを提供するためのビデオ・オペアンプが必要である。第2に、ループ利得は、抵抗器32と抵抗器36の合計の逆数で決定され、従って相対的に低い。第3に、入力コンデンサ8およびフィルタ・コンデンサ34に関連する2つの主極(dominant pole)が採用されているので、ループ応答の安定を達成することは困難であり、A/Dコンバータ12およびビデオ・デコーダ(VDEC)14が最初にそれらの最適なダイナミック・レンジから外れているときにバックポーチ期間を識別することが困難なことが原因で、ループの初期安定に時間が掛かる。本発明は、これらの問題をコスト効果の非常によい形態で解決することを目的とする。
【0003】
(発明の概要)
本発明は、ビデオ信号のバックポーチ期間をクランプ(clamp)する方法および装置を開示する。この方法および装置は、ビデオ信号の同期先端(sync−tip)信号レベルを可変の基準電圧にクランプすること、同期先端(sync−tip)信号がクランプされたビデオ信号のバックポーチ電圧レベルを、所定の基準電圧と比較すること、バックポーチ電圧レベルと所定の基準電圧との差を表す誤差信号を生成すること、および、誤差信号が最小化されるように、誤差信号に応答して可変の基準電圧を調節することにより実現される。
【0004】
図面において、複数の図で同一の参照符号を使用する場合、これは他の図中の同じまたは類似の構成要素を示す。
【0005】
(好ましい実施形態の詳細な説明)
本発明の特徴および利点は、例として開示する以下の記述からより明らかになる。
【0006】
図3を参照すると、ブロードコム社(Broadcom)7020ICなどのビデオ信号処理ユニットへのビデオ信号入力に関連して使用される例示的な同期先端クランプ回路(sync−tip clamp)40が示されている。トランジスタ42と、トランジスタのベース上の回路(即ち、抵抗器44、抵抗器46、およびコンデンサ34)と、エミッタ抵抗器48とが、均一なDC電圧を供給する。クランプ動作は、ダイオード50、リーク(leak)抵抗器52、および結合コンデンサ8によって実行される。同期先端信号がクランプされることになる電圧は、抵抗器44および46から成る分圧器の分圧比率によって決定される。
【0007】
次に、図4を参照すると、パルス幅変調器(PWM)の出力信号30が、抵抗器32を介して同期先端クランプ基準入力33に加えられると、パルス幅変調器(PWM)の出力の30は、コンデンサ34によってローパス・フィルタをかけられ、可変の基準値を同期先端クランプ回路40に供給する。このようにして、同期先端レベルを、従ってダイオード50の陰極(cathode)端子にあるビデオ信号のバックポーチ・レベルを、パルス幅変調器(PWM)の出力30のデューティ・サイクル(duty cycle:衝撃係数)に応答して可変の基準値によって調節することができる。
【0008】
次に、図5を参照するが、本発明の好ましい実施形態では、ブロードコム社(Broadcom)7020IC 10からのパルス幅変調器(PWM)の出力30が、抵抗器32を介して同期先端クランプ入力33に加えられることに留意されたい。ビデオ信号が最初に加えられると、コントローラ31がパルス幅変調器(PWM)28をトライステート・モードに維持し、従ってフィードバック・ループを開く。抵抗器44および抵抗器46(図3および図4に示す)から成る同期先端をクランプする分圧器の分圧比率を適切に選択することにより、ビデオ信号入力はほぼ瞬時に、およそ正しいレベルにバイアス(bias)される。この実施形態では、抵抗器44および抵抗器46の値は、ビデオ信号が最初に加えられたとき、パルス幅変調器(PWM)の出力30がトライステート・モードに保持された際に、トランジスタ42のエミッタにてDC約1.6ボルトを発生するように選択され、それにより、同期先端がクランプされたビデオ信号入力信号がバイアスされて、約1.3ボルトのバックポーチ電圧レベルを呈する。ビデオ・デコーダ(VDEC)14がロックされたことをコントローラ31に伝達すると、コントローラ31は、パルス幅変調器(PWM)28をアクティブ・モードにし、ループは後続の各バックポーチ・クランプ(BPC)パルス期間の間は、閉じられる。アクティブ・ビデオ(active video)中、パルス幅変調器(PWM)28は、コンデンサがDCレベルを保持するようにトライステートになる。バックポーチが約240の値に再生されると、ビデオ信号はDC再生されており、パルス幅変調器(PWM)28は、あらゆるライン上の誤差信号24に追従する。パルス幅変調器(PWM)の出力30は、同期先端クランプ基準入力33でコンデンサ34に加えられる前に直列抵抗器32を通る。これにより、コンデンサ34がどのくらい速くパルス幅変調器(PWM)の出力30を積分するかを設定することができる。コンデンサ34と、抵抗器32と、並列結合された抵抗器44および抵抗器46とによって形成される極(pole)は、フィードバック・ループの唯一の主極(dominant pole)である。コンデンサ8も依然として極を形成するが、その極はクランプ・ダイオード50のダイナミック・インピーダンスがごく低い値で形成され、従って周波数が非常に高く、無視することができる。コンデンサ8に加えられるビデオ信号が、適度に高いインピーダンスのドライバから提供される場合、クランプ電流によるオフセット(offset)は、同期期間の間に生じることになり、従って、バックポーチ期間の間にはオフセットは生じない。このようにすると、ごく低い出力インピーダンスのビデオ・オペアンプに対する条件(および関連コスト)が必要なくなる。この実施形態のループ利得(loop gain)は、並列結合された抵抗器44および抵抗器46(図2および図3に示す)の、抵抗器32に対する比率によって決定される。この結果、ループ利得およびループ応答を、独立して調節可能な回路設計が実現される。
【0009】
好ましい実施形態を電圧の点から述べたが、電圧および/または電流を用いることもできることを理解されたい。本発明を好ましい実施形態に関して述べたが、特許請求の範囲によって定める本発明の趣旨および範囲を逸脱することなく、これらの実施形態に様々な変更を加えることができることは明らかである。
【0010】
以下に他の実施例を示す。
1.ビデオ信号(VIDEO INPUT)のバックポーチ期間をクランプするための装置であって、
前記ビデオ信号を受け取るための端子(V1)と、
前記バックポーチ期間のレベルと所定の基準電圧(22)との差を決定するためのキー・コンパレータ(18)であって、可変の基準電圧を供給するための出力(24)を有するキー・コンパレータ(18)と、
前記キー・コンパレータの出力(24)に応答して、前記入力されたビデオ信号に加えられるDCバイアスを、前記バックポーチ・レベルが前記所定の基準電圧(22)とほぼ等しくなるようにするような量および極性に調節するように構成された同期先端クランプ回路(40)と、
前記入力ビデオ信号(V1)が最初に加えられた後で前記可変の基準電圧(30)を一時的にディセーブルにするためのコントローラ(31)を備えるクランプ装置。
2.前記ビデオ信号が前記キー・コンパレータ(18)に加えられる前に前記ビデオ信号をディジタル化するためのA/D変換器(12)を更に備える、1に記載のクランプ装置。
3.パルス幅変調器(28)を更に備え、前記パルス幅変調器が、入力端子にて前記キー・コンパレータ(18)からの前記出力(24)を受け取り、前記パルス幅変調器の出力(30)にて、前記キー・コンパレータの前記出力(24)に応答するデューティ・サイクルを有する可変デューティ・サイクル信号を供給し、前記パルス幅変調器の出力(30)が、前記可変の基準電圧(33)を前記同期先端クランプ回路(40)に供給する、2に記載のクランプ装置。
4.パルス幅変調器(28)を更に備え、前記パルス幅変調器が、入力端子にて前記キー・コンパレータ(18)からの前記出力(24)を受け取り、前記パルス幅変調器の出力(30)にて、前記キー・コンパレータの前記出力(24)に応答するデューティ・サイクルを有する可変デューティ・サイクル信号を供給し、前記パルス幅変調器の出力(30)が、前記可変の基準電圧(33)を前記同期先端クランプ回路(40)に供給する、1に記載のクランプ装置。
5.前記ビデオ信号が前記キー・コンパレータ(18)に加えられる前に前記ビデオ信号をディジタル化するためのA/D変換器(12)と、
パルス幅変調器(28)とを更に備え、前記パルス幅変調器が、入力端子にて前記キー・コンパレータからの前記出力(24)を受け取り、前記パルス幅変調器の出力(30)にて、前記キー・コンパレータの前記出力(24)に応答するデューティ・サイクルを有する可変デューティ・サイクル信号を供給し、前記パルス幅変調器の出力が、前記可変の基準電圧(33)を前記同期先端クランプ回路(40)に供給する、1に記載のクランプ装置。
【図面の簡単な説明】
【図1】
バックポーチ・クランプ回路の従来実施のブロック図である。
【図2】
パルス幅変調器(PWM)の出力信号を特徴付ける様々な波形を示す図である。
【図3】
例示的な同期先端クランプ回路を示す図である。
【図4】
可変の基準電圧を利用する同期先端クランプ回路を示す図である。
【図5】
本発明の一実施形態を示すブロック図である。
Claims (24)
- ビデオ信号のバックポーチ期間をクランプする方法であって、
前記ビデオ信号の同期先端レベルを可変の基準電圧にクランプすること、
前記同期先端がクランプされたビデオ信号のバックポーチ電圧レベルを所定の基準電圧と比較すること、
前記バックポーチ電圧レベルと前記所定の基準電圧との差を表す誤差信号を生成すること、および、
前記誤差信号を最小化するように、前記誤差信号に応答して前記可変の基準電圧を調節することを含む方法。 - 前記比較するステップの前に、前記同期先端がクランプされたビデオ信号をディジタル化するステップを更に含む、請求項1に記載の方法。
- 前記可変の基準電圧を調節するステップが、
前記デューティ・サイクル変調された信号のデューティ・サイクルが前記誤差信号に応答するように、パルス幅変調された信号を使用して前記可変の基準電圧の信号を生成するステップを含む、請求項2に記載の方法。 - 前記同期先端がクランプされたビデオ信号が最初に加えられた後で、前記可変の基準の調節を一時的にディセーブルにするステップを更に含む、請求項2に記載の方法。
- 前記可変の基準電圧を調節するステップが、
前記デューティ・サイクル変調された信号のデューティ・サイクルが前記誤差信号に応答するように、パルス幅変調された信号を使用して前記可変の基準電圧の信号を生成するステップを含む、請求項1に記載の方法。 - 前記同期先端がクランプされたビデオ信号が最初に加えられた後で、前記可変の基準の調節を一時的にディセーブルにするステップを更に含む、請求項5に記載の方法。
- 前記同期先端がクランプされたビデオ信号が最初に加えられた後で、前記可変の基準の調節を一時的にディセーブルにするステップを更に含む、請求項1に記載の方法。
- 前記可変の基準電圧を調節するステップが更に、
前記比較するステップの前に、前記同期先端がクランプされたビデオ信号をディジタル化するステップと、
前記デューティ・サイクル変調された信号のデューティ・サイクルが前記誤差信号に応答するように、パルス幅変調された信号を使用して前記可変の基準電圧の信号を生成するステップと、
前記同期先端がクランプされたビデオ信号が最初に加えられた後で、前記可変の基準の調節を一時的にディセーブルにするステップとを含む、請求項1に記載の方法。 - ビデオ信号のバックポーチ期間の間にビデオ信号のレベルを調節するための装置であって、
可変の基準電圧に応答して前記ビデオ信号の同期先端レベルを調節する手段と、
前記同期先端レベル調節されたビデオ信号のバックポーチ期間の間の、前記同期先端レベル調節されたビデオ信号の前記バックポーチ・レベルを、所定の基準電圧と比較する手段と、
前記同期先端レベル調節されたビデオ信号のバックポーチ期間レベルと、前記所定の基準電圧との差分信号を決定する手段と、
前記差分信号を0に向けて低減するようにして、前記差分信号に応答して前記可変の基準電圧を制御する手段とを備える装置。 - 前記同期先端レベル調節されたビデオ信号を、前記同期先端レベル調節されたビデオ信号のディジタル表現に変換する手段を更に備える、請求項9に記載の装置。
- 前記差分信号に応答して前記可変の基準電圧を制御する手段がパルス幅変調器を含む、請求項10に記載の装置。
- 前記同期先端レベル調節されたビデオが最初に加えられた後で、前記可変の基準電圧に応答して前記ビデオ信号の前記同期先端レベルを調節する手段を一時的にディセーブルにする手段を更に備える、請求項10に記載の装置。
- 前記差分信号に応答して前記可変の基準電圧を制御する手段がパルス幅変調器を含む、請求項9に記載の装置。
- 前記同期先端レベル調節されたビデオ信号が最初に加えられた後で、前記可変の基準電圧に応答して前記ビデオ信号の前記同期先端レベルを調節する手段を一時的にディセーブルにする手段を更に備える、請求項13に記載の装置。
- 前記同期先端レベル調節されたビデオ信号が最初に加えられた後で、前記可変の基準電圧に応答して前記ビデオ信号の前記同期先端レベルを調節する手段を一時的にディセーブルにする手段を更に備える、請求項9に記載の装置。
- 前記同期先端レベル調節されたビデオ信号を、前記同期先端レベル調節されたビデオ信号のディジタル表現に変換する手段を更に備え、
前記差分信号に応答して前記可変の基準電圧を制御する手段がパルス幅変調器を含み、
装置は更に、前記同期先端レベル調節されたビデオ信号が最初に加えられた後で、前記可変の基準電圧に応答して前記ビデオ信号の前記同期先端レベルを調節する手段を一時的にディセーブルにする手段を備える、請求項9に記載の装置。 - ビデオ信号のバックポーチ期間をクランプするための装置であって、
前記ビデオ信号を受け取るための端子と、
前記バックポーチ期間のレベルと所定の基準電圧との差を決定するためのキー・コンパレータであって、可変の基準電圧を供給するための出力を有するキー・コンパレータと、
前記キー・コンパレータの出力に応答して、前記入力されたビデオ信号に加えられるDCバイアスを、前記バックポーチ・レベルが前記所定の基準電圧とほぼ等しくなるようにするような量および極性に調節するように構成された同期先端クランプ回路とを備える装置。 - 前記ビデオ信号が前記キー・コンパレータに加えられる前に前記ビデオ信号をディジタル化するためのA/D変換器を更に備える、請求項17に記載の装置。
- パルス幅変調器を更に備え、前記パルス幅変調器が、入力端子にて前記キー・コンパレータからの前記出力を受け取り、前記パルス幅変調器の出力にて、前記キー・コンパレータの前記出力に応答するデューティ・サイクルを有する可変デューティ・サイクル信号を供給し、前記パルス幅変調器の出力が、前記可変の基準電圧を前記同期先端クランプ回路に供給する、請求項18に記載の装置。
- 前記入力ビデオ信号が最初に加えられた後で前記可変の基準電圧を一時的にディセーブルにするためのコントローラを更に備える、請求項18に記載の装置。
- パルス幅変調器を更に備え、前記パルス幅変調器が、入力端子にて前記キー・コンパレータからの前記出力を受け取り、前記パルス幅変調器の出力にて、前記キー・コンパレータの前記出力に応答するデューティ・サイクルを有する可変デューティ・サイクル信号を供給し、前記パルス幅変調器の出力が、前記可変の基準電圧を前記同期先端クランプ回路に供給する、請求項17に記載の装置。
- 前記入力ビデオ信号が最初に加えられた後で前記可変の基準電圧を一時的にディセーブルにするためのコントローラを更に備える、請求項21に記載の装置。
- 前記入力ビデオ信号が最初に加えられた後で前記可変の基準電圧を一時的にディセーブルにするためのコントローラを更に備える、請求項17に記載の装置。
- 前記ビデオ信号が前記キー・コンパレータに加えられる前に前記ビデオ信号をディジタル化するためのA/D変換器と、
前記キー・コンパレータからの前記出力を入力端子にて受け取り、前記キー・コンパレータの前記出力に応答するデューティ・サイクルを有する可変デューティ・サイクル信号を出力にて供給するパルス幅変調器であって、パルス幅変調器の前記出力が前記可変の基準電圧を前記同期先端クランプ回路に供給するパルス幅変調器と、
前記入力ビデオ信号が最初に加えられた後で前記可変の基準電圧を一時的にディセーブルにするためのコントローラとを更に備える、請求項17に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25319000P | 2000-11-27 | 2000-11-27 | |
PCT/US2001/043145 WO2002043375A2 (en) | 2000-11-27 | 2001-11-21 | Back-porch clamp |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004515125A true JP2004515125A (ja) | 2004-05-20 |
JP2004515125A5 JP2004515125A5 (ja) | 2005-12-22 |
JP4121369B2 JP4121369B2 (ja) | 2008-07-23 |
Family
ID=22959249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002544971A Expired - Fee Related JP4121369B2 (ja) | 2000-11-27 | 2001-11-21 | ビデオ信号のバックポーチ期間をクランプする装置 |
Country Status (10)
Country | Link |
---|---|
US (1) | US7126645B2 (ja) |
EP (1) | EP1340370B1 (ja) |
JP (1) | JP4121369B2 (ja) |
KR (1) | KR100803681B1 (ja) |
CN (1) | CN1214621C (ja) |
AU (1) | AU2002217772A1 (ja) |
DE (1) | DE60103664T2 (ja) |
ES (1) | ES2220834T3 (ja) |
MX (1) | MXPA03004600A (ja) |
WO (1) | WO2002043375A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6956621B2 (en) | 2002-06-05 | 2005-10-18 | Broadcom Corporation | High impedance digital full line video clamp |
JP4500590B2 (ja) | 2004-06-10 | 2010-07-14 | キヤノン株式会社 | 信号処理装置 |
US7233365B2 (en) * | 2004-09-01 | 2007-06-19 | Maxim Integrated Products, Inc. | Digital DC restore methods and apparatus |
US7345714B2 (en) * | 2005-01-13 | 2008-03-18 | National Semiconductor Corporation | Video signal clamp |
US7486336B2 (en) * | 2005-03-31 | 2009-02-03 | Mstar Semiconductor, Inc. | ADC system, video decoder and related method for decoding composite video signal utilizing clock synchronized to subcarrier of composite video signal |
KR101136883B1 (ko) * | 2007-03-16 | 2012-04-20 | 삼성전자주식회사 | 자동 신호 게인 조정 장치 및 방법 |
US20090060046A1 (en) * | 2007-08-29 | 2009-03-05 | Rgb Systems, Inc. | Method and apparatus for improving the quality of a transmitted video signal |
US8462269B2 (en) * | 2007-11-16 | 2013-06-11 | Mediatek Inc. | Devices and methods for extracting a synchronization signal from a video signal |
US9500552B2 (en) | 2014-05-22 | 2016-11-22 | Motorola Solutions, Inc. | Method for calibrating and manufacturing a force-sensing touch screen panel |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4215668C2 (de) | 1992-05-13 | 2003-06-12 | Thomson Brandt Gmbh | Klemmschaltung für ein digitales Videosignal |
CA2157986A1 (en) * | 1995-09-11 | 1997-03-12 | Gennum Corporation | Sync separator and video signal detector circuits |
US5841488A (en) * | 1995-12-28 | 1998-11-24 | Thomson Consumer Electronics, Inc. | Multiple video input clamping arrangement |
US5798802A (en) | 1996-01-31 | 1998-08-25 | Deutsche Itt Industries Gmbh | Video signal clamping circuit |
KR100207713B1 (ko) * | 1997-01-17 | 1999-07-15 | 윤종용 | 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로 |
US6580465B1 (en) * | 1998-01-09 | 2003-06-17 | Pentax Corporation | Clamp voltage generating circuit and clamp level adjusting method |
JP3127878B2 (ja) | 1998-03-18 | 2001-01-29 | 日本電気株式会社 | クランプ回路 |
US6028642A (en) * | 1998-06-02 | 2000-02-22 | Ati Technologies, Inc. | Digital horizontal synchronization pulse phase detector circuit and method |
JP3568434B2 (ja) * | 1999-11-11 | 2004-09-22 | 三洋電機株式会社 | 同期信号の周期測定装置 |
US6529248B1 (en) * | 2000-03-29 | 2003-03-04 | Zilog, Inc. | Method and apparatus for improved signal restoration |
US6967691B2 (en) * | 2002-08-07 | 2005-11-22 | Thomson Licensing | Color difference signal processing |
-
2001
- 2001-11-21 EP EP01997941A patent/EP1340370B1/en not_active Expired - Lifetime
- 2001-11-21 ES ES01997941T patent/ES2220834T3/es not_active Expired - Lifetime
- 2001-11-21 KR KR1020037006960A patent/KR100803681B1/ko not_active IP Right Cessation
- 2001-11-21 CN CNB018191886A patent/CN1214621C/zh not_active Expired - Fee Related
- 2001-11-21 DE DE60103664T patent/DE60103664T2/de not_active Expired - Lifetime
- 2001-11-21 US US10/416,554 patent/US7126645B2/en not_active Expired - Fee Related
- 2001-11-21 AU AU2002217772A patent/AU2002217772A1/en not_active Abandoned
- 2001-11-21 MX MXPA03004600A patent/MXPA03004600A/es active IP Right Grant
- 2001-11-21 JP JP2002544971A patent/JP4121369B2/ja not_active Expired - Fee Related
- 2001-11-21 WO PCT/US2001/043145 patent/WO2002043375A2/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
EP1340370A2 (en) | 2003-09-03 |
US20040027492A1 (en) | 2004-02-12 |
DE60103664D1 (de) | 2004-07-08 |
ES2220834T3 (es) | 2004-12-16 |
WO2002043375A2 (en) | 2002-05-30 |
DE60103664T2 (de) | 2005-08-18 |
MXPA03004600A (es) | 2003-09-04 |
KR100803681B1 (ko) | 2008-02-20 |
AU2002217772A1 (en) | 2002-06-03 |
CN1214621C (zh) | 2005-08-10 |
EP1340370B1 (en) | 2004-06-02 |
CN1475073A (zh) | 2004-02-11 |
US7126645B2 (en) | 2006-10-24 |
WO2002043375A3 (en) | 2002-08-01 |
JP4121369B2 (ja) | 2008-07-23 |
KR20040011434A (ko) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4121369B2 (ja) | ビデオ信号のバックポーチ期間をクランプする装置 | |
JPS6350271A (ja) | テレビジヨン信号クランプ装置 | |
JPH0344475B2 (ja) | ||
JPH0479481A (ja) | 映像信号平均輝度レベル検出装置 | |
JPS628990B2 (ja) | ||
JPH099104A (ja) | ソフトクランプ装置及びソフトクランプ方法 | |
JP2540849B2 (ja) | 映像信号処理回路 | |
JPS63175582A (ja) | 信号処理回路 | |
JPH06245100A (ja) | 映像信号処理装置 | |
JP2513495Y2 (ja) | 映像信号用クランプ回路 | |
KR0115461Y1 (ko) | 영상신호의 포화 보상 회로 | |
KR920008996Y1 (ko) | 휘도펄스 부가방식에 의한 휘도제어회로 | |
JP3403095B2 (ja) | クランプ回路 | |
JPH0595525A (ja) | 磁気記録再生装置 | |
JP2516105B2 (ja) | 黒レベル補正回路 | |
JPH0737409Y2 (ja) | Crt受像機 | |
JP2855765B2 (ja) | 映像信号処理回路 | |
EP0700200A2 (en) | Video sync tip clamp circuit | |
JPH0632463B2 (ja) | 色差線順次信号のクランプ回路 | |
JPS61152183A (ja) | 時間軸変動量補正装置 | |
JPH07322291A (ja) | 映像信号振幅制御回路 | |
JPH04150273A (ja) | 同期信号伸長回路 | |
JPH0614258A (ja) | 撮像装置 | |
JPH05284387A (ja) | 振幅制限回路 | |
JPH0879566A (ja) | 白色クリップ回路およびビデオ変調半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060915 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070809 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071113 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20080318 |
|
TRDD | Decision of grant or rejection written | ||
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |