ES2220834T3 - Fijacion de umbral posterior. - Google Patents
Fijacion de umbral posterior.Info
- Publication number
- ES2220834T3 ES2220834T3 ES01997941T ES01997941T ES2220834T3 ES 2220834 T3 ES2220834 T3 ES 2220834T3 ES 01997941 T ES01997941 T ES 01997941T ES 01997941 T ES01997941 T ES 01997941T ES 2220834 T3 ES2220834 T3 ES 2220834T3
- Authority
- ES
- Spain
- Prior art keywords
- signal
- level
- voltage
- video
- variable reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Picture Signal Circuits (AREA)
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
Método para fijar un intervalo de umbral posterior de una señal de vídeo que comprende: fijar un nivel de cresta de sincronización de dicha señal de vídeo a un voltaje de referencia variable; comparar un nivel de voltaje de umbral posterior de dicha de señal de vídeo de cresta de sincronización fijada en un voltaje de referencia; generar una señal de error representativa de la diferencia entre dicho nivel de voltaje de umbral posterior y dicho voltaje de referencia; ajustar dicho voltaje de referencia variable en respuesta a dicha señal de error para minimizar dicha señal de error; y desactivar temporalmente dicho ajuste de dicha referencia variable después de la aplicación inicial de dicha señal de vídeo.
Description
Fijación de umbral posterior.
El invento presente se refiere al tratamiento de
señales de vídeo.
En los sistemas de tratamiento de señales de
vídeo, ya sea vídeo puramente analógico o digital, es con frecuencia
deseable realizar un circuito de fijación de umbral posterior para
establecer el punto de operación de Corriente Continua, o CC, de la
señal a un voltaje de referencia predeterminado. Para comprender la
práctica convencional, se explica la operación recomendada del
Broadcom 7020 IC 10, tal como se muestra en la Figura 1. Una señal
de vídeo V1 es almacenada temporalmente por medio de un
Amplificador Operacional de Vídeo 6 y es proporcionada a través de
un condensador 8 de acoplamiento a la Entrada de Vídeo del IC
(Circuito Integrado) 10 en el que es digitalizada por medio de un
Convertidor A/D (Analógico/Digital) 12 y aplicada, en paralelo, a un
Descodificador de Vídeo (VDEC) 14 y a una entrada 16 de un
Comparador 18 fijado. La otra entrada 20 del comparador recibe un
voltaje 22 de referencia predeterminado. La salida 24 del
comparador es una señal de error, que comunica la diferencia entre
el nivel de voltaje de umbral posterior de la entrada 16 del
comparador y el voltaje 22 de referencia predeterminado. Un Impulso
26 del Circuito de Fijación de Umbral Posterior (BPC) es generado
por el VDEC 14 y es utilizado para habilitar al comparador 18
durante el intervalo de umbral posterior. La señal 24 de error y el
impulso 26 de BPC son aplicados al Modulador de Amplitud de Impulso
(PWM) 28, que produce una señal 30 modulada de ciclo de trabajo
durante el intervalo de impulso del BPC y cuya salida presenta tres
estados a una condición de circuito esencialmente abierto durante
todos los demás tiempos. La salida 30 del PWM es un tren de
impulsos que opera a una frecuencia horizontal, cuyos niveles
superior e inferior son aproximadamente cero voltios y 3,3 voltios,
respectivamente, y cuya amplitud de impulso es aproximadamente de
50% cuando la entrada 16 del comparador es igual al voltaje 22 de
referencia predeterminado y varía desde cerca de 0% hasta cerca de
100% cuando la entrada 16 del comparador varía desde el alto máximo
comparado con el voltaje 22 de referencia predeterminado, al bajo
mínimo comparado con un voltaje 22 de referencia predeterminado. De
esta manera, la salida 30 del PWM tiene una polaridad que
proporciona realimentación negativa adecuada para corregir la
restauración de la corriente continua de la Entrada de Vídeo. La
salida 30 de PWM es filtrada por el filtro pasa bajos formado por
la resistencia 32 y el condensador 34, siendo aplicado este valor
filtrado a la Entrada de Vídeo a través de la resistencia 36. El
valor corregido de la polarización de la corriente continua
aplicado a la Entrada de Vídeo es guardado en el condensador 8 de
acoplamiento, que mantiene este valor hasta el siguiente intervalo
horizontal de umbral posterior, en cuyo punto es aplicada una
polarización nuevamente corregida. Sin embargo, cuando el vídeo es
aplicado por primera vez a la entrada 12 del Convertidor A/D, el
voltaje de polarización de la entrada 14 del VDEC estará
probablemente fuera del margen dinámico del VDEC 14 y de esta
manera hará que sea difícil para el VDEC 14 determinar la situación
de la sincronización horizontal y por lo tanto no estará disponible
un impulso del BPC adecuadamente temporizado. Por esta razón, el
VDEC 14 trabaja en un modo de marcha libre hasta que el bucle de
realimentación responda con lentitud y el VDEC 14 encuentre la
sincronización horizontal, calcule a cuánto está el valor de A/D
del siguiente umbral posterior del valor ideal de 240 (entre 1024
valores de A/D) y se corrija para ajustar el nivel de umbral
posterior en la entrada 16 del comparador al valor adecuado.
Después, el VDEC opera en un modo bloqueado para identificar
adecuadamente la sincronización y el intervalo de umbral posterior.
Se encuentran varios problemas cuando se realiza un circuito de
fijación de umbral posterior como se ha descrito anteriormente. En
primer lugar, se necesita un Amplificador Operacional de Vídeo para
proporcionar un activador de baja impedancia de salida para
minimizar una desviación en el bucle debido a la contaminación de
la Entrada de Vídeo por la señal del PWM. En segundo lugar, la
ganancia del bucle está determinada por el inverso de la suma de
resistencias 32 y 36, y así es relativamente baja. En tercer lugar,
la estabilidad de respuesta del bucle es difícil de conseguir
cuando son empleados dos polos dominantes asociados con el
condensador 8 de entrada y el condensador 34 de filtro, y la
estabilización inicial del bucle es prolongada debido a la
dificultad de identificar el intervalo de umbral posterior cuando el
Convertidor A/D 12 y el VDEC 14 están inicialmente fuera de su
margen dinámico óptimo. El invento presente está dirigido a la
resolución de esos problemas de una manera muy económica.
La patente
US-A-5798802 describe un circuito de
fijación de señal de vídeo para adaptar el nivel de corriente
continua a una señal de vídeo compuesta a la banda de tratamiento
de un dispositivo de tratamiento de señal digital de vídeo. El
circuito incluye un condensador de aislamiento en el camino de la
señal analógica de vídeo y una fuente de corriente controlada que
está conectada a un terminal del condensador de aislamiento
flotante y carga o descarga el condensador de aislamiento
únicamente por medio de una corriente de fijación positiva o
negativa, estando el valor y el signo de los impulsos de fijación
controlados digitalmente por medio de un circuito de comparación que
compara valores de referencia predeterminados de la señal de vídeo
compuesta con valores de comparación dependientes del modo.
Se describe un circuito similar en la patente
DE-A-4215668.
El invento enseña un método y un aparato para
fijar un intervalo de umbral posterior de una señal de vídeo como se
describe en las reivindicaciones que se adjuntan.
En los dibujos:
la Figura 1 es un diagrama de bloques de una
realización convencional de un circuito de fijación de umbral
posterior;
la Figura 2 ilustra varias formas de onda que
caracterizan la señal de salida del PWM.
la Figura 3 ilustra un ejemplo de fijación de
cresta de sincronización;
la Figura 4 ilustra un circuito de fijación de
cresta de sincronización que utiliza una referencia de voltaje
variable; y
la Figura 5 es un diagrama de bloques, que
ilustra una realización del invento presente.
En los dibujos, el uso de un número de referencia
idéntico en más de una figura, indica las mismas o similares
características en otras figuras.
Las características y ventajas del invento
presente se pondrán de manifiesto en la descripción que sigue,
ofrecida a modo de ejemplo.
Con referencia a la Figura 3, se muestra un
ejemplo de circuito de fijación 40 de cresta de sincronización
usado conjuntamente con una entrada de vídeo a una unidad de
tratamiento de vídeo tal como el Broadcom 7020 IC. Un transistor 42,
un circuito basado en el transistor (esto es, una resistencia 44,
una resistencia 46 y un condensador 34), y una resistencia 48 de
emisor, proporcionan un voltaje ininterrumpido de corriente
continua. La acción de fijación es realizada por un diodo 50, una
resistencia de fuga 52 y un condensador 8 de acoplamiento. El
voltaje al que será fijada la cresta de sincronización está
determinado por la relación de división de las resistencias 44 y
46.
Con referencia ahora a la Figura 4, cuando la
señal 30 del PWM es aplicada a la entrada 33 de referencia del
circuito de fijación de cresta de sincronización por medio de la
resistencia 32, la salida 30 del PWM será filtrada a paso bajo por
medio del condensador 34 y proporcionará una referencia variable al
circuito de fijación de cresta de sincronización. De esta manera,
el nivel de cresta de sincronización y por tanto el nivel de umbral
posterior del vídeo presente en el terminal de cátodo del diodo 50,
puede ser ajustado por medio de una referencia variable en
respuesta al ciclo de trabajo de la salida 30 del PWM.
Con referencia ahora a la Figura 5, debe
apreciarse que en la realización preferida del invento presente, la
salida 30 del PWM desde el Broadcom 7020 IC 10 es aplicada a la
entrada 33 del circuito de fijación de cresta de sincronización a
través de la resistencia 32. En el momento de la aplicación inicial
de una señal de vídeo, el controlador 31 mantiene al PWM 28 en un
modo de tres estados, abriendo así el bucle de realimentación. Por
medio de una elección adecuada de la relación de división de las
resistencias 44 y 46 (mostradas en las Figuras 3 y 4) del circuito
de fijación de cresta de sincronización, la Entrada de Vídeo será,
casi instantáneamente, polarizada aproximadamente al nivel correcto.
En la realización presente, los valores de las resistencias 44 y 46
son elegidos para desarrollar aproximadamente 1,6 voltios de
corriente continua en el emisor del transistor 42 cuando la salida
30 del PWM es mantenida en el modo de tres estados en la aplicación
inicial de una señal de vídeo, que polariza la señal de Entrada de
Vídeo fijada en cresta de sincronización para presentar un nivel de
voltaje de umbral posterior de aproximadamente 1,3 voltios. Cuando
el VDEC informa al controlador 31 de que está bloqueado, el
controlador 31 sitúa al PWM 28 en un modo activo y se cierra el
bucle durante cada intervalo de impulso del BPC sucesivo. Estando
activo el vídeo, el PWM tiene tres estados para que el condensador
mantenga el nivel de corriente continua. En cuanto el umbral
posterior es restaurado a un valor cercano a 240, el vídeo queda
restaurado por corriente continua y el PWM rastrea la señal 24 de
error en cada línea. La salida 30 del PWM pasa a través de la
resistencia 32 en serie antes de ser aplicada al condensador 34 en
la entrada 33 de referencia del circuito de fijación de cresta de
sincronización. Esto permite establecer la velocidad con la que el
condensador 34 integra la salida 30 del PWM. El polo formado por el
condensador 34, la resistencia 32 y la combinación en paralelo de
la resistencia 44 y la resistencia 46, es el polo dominante del
bucle de realimentación. Aunque el condensador 8 forma también un
polo, su polo está formado por el muy bajo valor de la impedancia
dinámica del diodo 50 de fijación y de esta forma la frecuencia es
tan alta que puede ser ignorada. Si el Vídeo aplicado al
condensador 8 es proporcionado desde un activador de moderadamente
alta impedancia, cualquier desviación debida a la corriente de
fijación ocurrirá dentro del intervalo de sincronización y así no
producirá una desviación durante el intervalo de umbral posterior.
De esta manera se elimina la necesidad (y el costo asociado) de un
Amplificador Operacional de vídeo de muy baja impedancia de salida.
La ganancia del bucle de esta realización está determinada por la
relación de la combinación en paralelo de las resistencias 44 y 46
(mostradas en las Figuras 2 y 3) con la resistencia 32. Como
resultado, se proporciona un diseño independiente de ajuste de
ganancia de bucle y respuesta de bucle.
Aunque la descripción de realizaciones preferidas
se ha hecho en términos de voltajes, debe entenderse que podrían ser
usados voltajes y/o corrientes. Aunque el invento presente ha sido
descrito con referencia a las realizaciones preferidas, es evidente
que pueden hacerse varios cambios en las realizaciones sin alejarse
del espíritu y alcance del invento, como se define en las
reivindicaciones adjuntas.
Claims (10)
1. Método para fijar un intervalo de umbral
posterior de una señal de vídeo que comprende:
fijar un nivel de cresta de sincronización de
dicha señal de vídeo a un voltaje de referencia variable;
comparar un nivel de voltaje de umbral posterior
de dicha de señal de vídeo de cresta de sincronización fijada en un
voltaje de referencia;
generar una señal de error representativa de la
diferencia entre dicho nivel de voltaje de umbral posterior y dicho
voltaje de referencia;
ajustar dicho voltaje de referencia variable en
respuesta a dicha señal de error para minimizar dicha señal de
error; y
desactivar temporalmente dicho ajuste de dicha
referencia variable después de la aplicación inicial de dicha señal
de vídeo.
2. El método de la reivindicación 1, que
comprende además el paso de:
digitalizar dicha señal de vídeo de cresta de
sincronización fijada antes de dicho paso de comparación.
3. El método de la reivindicación 2, en el que el
paso de ajustar dicho voltaje de referencia variable comprende el
paso de:
usar una señal de impulso de amplitud modulada
para generar dicha señal de voltaje de referencia variable de tal
manera que el ciclo de trabajo de dicha señal de impulso de amplitud
modulada responda a dicha señal de error.
4. El método de la reivindicación 1, en el que el
paso de ajustar dicho voltaje de referencia variable comprende el
paso de:
usar una señal de impulso de amplitud modulada
para generar dicha señal de voltaje de referencia variable de tal
manera que el ciclo de trabajo dedicha señal de impulso de amplitud
modulada responda a dicha señal de error.
5. El método de la reivindicación 1, en el que el
paso de ajustar dicho voltaje de referencia variable comprende
además los pasos de:
digitalizar dicha señal de vídeo de cresta de
sincronización fijada antes de dicho paso de comparación; y
usar una señal de impulso de amplitud modulada
para generar dicha señal de voltaje de referencia variable de tal
manera que el ciclo de trabajo de dicha señal de ciclo de trabajo
modulado responda a dicha señal de error.
6. Aparato para ajustar un nivel de una señal de
vídeo (V1) durante un intervalo de umbral posterior de una señal de
vídeo que comprende:
medios (40) para ajustar un nivel de cresta de
sincronización de dicha señal de vídeo en respuesta a un voltaje
(33) de referencia variable;
medios (18) para comparar dicho nivel de umbral
posterior de dicha señal de vídeo de cresta de sincronización de
nivel ajustado durante dicho intervalo de umbral posterior de señal
de vídeo de nivel de cresta de sincronización ajustado a un voltaje
(22) de referencia;
medios (18) para determinar una señal (24) de
diferencia entre dicho nivel de intervalo de umbral posterior de
cresta de sincronización de nivel ajustado y dicho voltaje (22) de
referencia;
medios (28) para controlar dicho voltaje (33) de
referencia variable en respuesta a dicha señal (24) de diferencia de
tal manera que dicha señal (24) de diferencia se reduzca tendiendo
hacia cero; y
medios (31) para deshabilitar temporalmente
dichos medios (40) para ajustar dicho nivel de cresta de
sincronización de dicha señal de vídeo en respuesta a dicho voltaje
(33) de referencia variable después de la aplicación inicial de
dicha señal (V1) de vídeo.
7. El aparato al que se refiere la reivindicación
6, que comprende además:
medios (12) para convertir dicha señal de vídeo
de cresta de sincronización de nivel ajustado a una representación
digital de dicha señal de vídeo de cresta de sincronización de
nivel ajustado.
8. El aparato al que se refiere la reivindicación
6 ó 7, en el que:
dichos medios (28) para controlar dicho voltaje
de referencia variable en respuesta a dicha señal de referencia (24)
comprende un modulador de amplitud de impulso.
9. El aparato al que se refiere la reivindicación
6, que comprende además:
medios (12) para convertir dicha señal de vídeo
de cresta de sincronización de nivel ajustado a una representación
digital de dicha señal de vídeo de cresta de sincronización de
nivel ajustado; y
dichos medios (28) para controlar dicho voltaje
de referencia variable en respuesta a dicha señal (24) de
diferencia, comprenden un modulador de amplitud de impulso.
10. El aparato al que se refiere la
reivindicación 8, en el que dichos medios (18) para comparar y
dichos medios (18) para determinar comprenden un comparador (18)
fijado, recibiendo dicho modulador de amplitud de impulso en un
terminal de entrada dicha salida (24) de dicho comparador (18)
fijado y proporcionando en dicha salida (30) de modulador de
amplitud de impulso una señal de ciclo de trabajo variable cuyo
ciclo de trabajo responde a dicha salida (24) de dicho comparador
fijado, proporcionando dicha salida (30) de modulador de amplitud de
impulso dicho voltaje (33) de referencia variable a dicho circuito
de fijación de cresta de sincronización (40).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US25319000P | 2000-11-27 | 2000-11-27 | |
| US253190P | 2000-11-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2220834T3 true ES2220834T3 (es) | 2004-12-16 |
Family
ID=22959249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES01997941T Expired - Lifetime ES2220834T3 (es) | 2000-11-27 | 2001-11-21 | Fijacion de umbral posterior. |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US7126645B2 (es) |
| EP (1) | EP1340370B1 (es) |
| JP (1) | JP4121369B2 (es) |
| KR (1) | KR100803681B1 (es) |
| CN (1) | CN1214621C (es) |
| AU (1) | AU2002217772A1 (es) |
| DE (1) | DE60103664T2 (es) |
| ES (1) | ES2220834T3 (es) |
| MX (1) | MXPA03004600A (es) |
| WO (1) | WO2002043375A2 (es) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956621B2 (en) * | 2002-06-05 | 2005-10-18 | Broadcom Corporation | High impedance digital full line video clamp |
| JP4500590B2 (ja) | 2004-06-10 | 2010-07-14 | キヤノン株式会社 | 信号処理装置 |
| US7233365B2 (en) * | 2004-09-01 | 2007-06-19 | Maxim Integrated Products, Inc. | Digital DC restore methods and apparatus |
| US7345714B2 (en) * | 2005-01-13 | 2008-03-18 | National Semiconductor Corporation | Video signal clamp |
| US7468760B2 (en) * | 2005-03-31 | 2008-12-23 | Mstar Semiconductor, Inc. | Apparatus and related method for level clamping control |
| KR101136883B1 (ko) * | 2007-03-16 | 2012-04-20 | 삼성전자주식회사 | 자동 신호 게인 조정 장치 및 방법 |
| US20090060046A1 (en) * | 2007-08-29 | 2009-03-05 | Rgb Systems, Inc. | Method and apparatus for improving the quality of a transmitted video signal |
| US8462269B2 (en) * | 2007-11-16 | 2013-06-11 | Mediatek Inc. | Devices and methods for extracting a synchronization signal from a video signal |
| US9500552B2 (en) | 2014-05-22 | 2016-11-22 | Motorola Solutions, Inc. | Method for calibrating and manufacturing a force-sensing touch screen panel |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4215668C2 (de) * | 1992-05-13 | 2003-06-12 | Thomson Brandt Gmbh | Klemmschaltung für ein digitales Videosignal |
| CA2157986A1 (en) * | 1995-09-11 | 1997-03-12 | Gennum Corporation | Sync separator and video signal detector circuits |
| US5841488A (en) * | 1995-12-28 | 1998-11-24 | Thomson Consumer Electronics, Inc. | Multiple video input clamping arrangement |
| US5798802A (en) * | 1996-01-31 | 1998-08-25 | Deutsche Itt Industries Gmbh | Video signal clamping circuit |
| KR100207713B1 (ko) * | 1997-01-17 | 1999-07-15 | 윤종용 | 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로 |
| US6580465B1 (en) * | 1998-01-09 | 2003-06-17 | Pentax Corporation | Clamp voltage generating circuit and clamp level adjusting method |
| JP3127878B2 (ja) * | 1998-03-18 | 2001-01-29 | 日本電気株式会社 | クランプ回路 |
| US6028642A (en) * | 1998-06-02 | 2000-02-22 | Ati Technologies, Inc. | Digital horizontal synchronization pulse phase detector circuit and method |
| JP3568434B2 (ja) * | 1999-11-11 | 2004-09-22 | 三洋電機株式会社 | 同期信号の周期測定装置 |
| US6529248B1 (en) * | 2000-03-29 | 2003-03-04 | Zilog, Inc. | Method and apparatus for improved signal restoration |
| US6967691B2 (en) * | 2002-08-07 | 2005-11-22 | Thomson Licensing | Color difference signal processing |
-
2001
- 2001-11-21 JP JP2002544971A patent/JP4121369B2/ja not_active Expired - Fee Related
- 2001-11-21 US US10/416,554 patent/US7126645B2/en not_active Expired - Fee Related
- 2001-11-21 WO PCT/US2001/043145 patent/WO2002043375A2/en active IP Right Grant
- 2001-11-21 KR KR1020037006960A patent/KR100803681B1/ko not_active IP Right Cessation
- 2001-11-21 CN CNB018191886A patent/CN1214621C/zh not_active Expired - Fee Related
- 2001-11-21 MX MXPA03004600A patent/MXPA03004600A/es active IP Right Grant
- 2001-11-21 AU AU2002217772A patent/AU2002217772A1/en not_active Abandoned
- 2001-11-21 ES ES01997941T patent/ES2220834T3/es not_active Expired - Lifetime
- 2001-11-21 DE DE60103664T patent/DE60103664T2/de not_active Expired - Lifetime
- 2001-11-21 EP EP01997941A patent/EP1340370B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE60103664D1 (de) | 2004-07-08 |
| EP1340370B1 (en) | 2004-06-02 |
| MXPA03004600A (es) | 2003-09-04 |
| KR20040011434A (ko) | 2004-02-05 |
| DE60103664T2 (de) | 2005-08-18 |
| US20040027492A1 (en) | 2004-02-12 |
| US7126645B2 (en) | 2006-10-24 |
| WO2002043375A3 (en) | 2002-08-01 |
| WO2002043375A2 (en) | 2002-05-30 |
| AU2002217772A1 (en) | 2002-06-03 |
| JP2004515125A (ja) | 2004-05-20 |
| KR100803681B1 (ko) | 2008-02-20 |
| EP1340370A2 (en) | 2003-09-03 |
| CN1475073A (zh) | 2004-02-11 |
| CN1214621C (zh) | 2005-08-10 |
| JP4121369B2 (ja) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7557622B2 (en) | Precision triangle waveform generator | |
| ES2220834T3 (es) | Fijacion de umbral posterior. | |
| ES2381482T3 (es) | Controlador para un convertidor DC-DC en modo corriente | |
| US7312654B2 (en) | Quiet power up and power down of a digital audio amplifier | |
| US20050156684A1 (en) | Charge pump-based PLL having dynamic loop gain | |
| JP2010200216A (ja) | Ｄ級増幅器 | |
| US20030223595A1 (en) | Shock sound prevention circuit | |
| US6940985B2 (en) | Shock sound prevention circuit | |
| US6867657B2 (en) | Relaxation oscillator | |
| US9385694B2 (en) | Low-power programmable oscillator and ramp generator | |
| ES2296756T3 (es) | Arranque silencioso. | |
| JP2004320097A (ja) | パルス幅変調回路 | |
| US6636113B1 (en) | Load compensation technique for reactive impedance transformation amplifier output stage | |
| EP0130384A1 (en) | A two phase voltage signal generating circuit | |
| WO2015081367A1 (en) | A two-wire trailing edge control dimmer arrangement and a method for control dimming thereof | |
| JP4132157B2 (ja) | 入力電流補償装置を含む増幅回路 | |
| JPS62154928A (ja) | 光受信回路 | |
| JP3547524B2 (ja) | 電流クランプ回路 | |
| US5889421A (en) | Device for detecting the locking of an automatic gain control circuit | |
| SU1561168A1 (ru) | Стабилизированный конвертор | |
| JPH11331280A (ja) | 直流リカバリ回路 | |
| JPS5947909B2 (ja) | 同期分離装置 | |
| JP2010200217A (ja) | Ｄ級増幅器 | |
| JP2008527869A (ja) | Ａ／ｄ変換器 | |
| JPH01228388A (ja) | 信号処理回路 |