JP2008527869A - A/d変換器 - Google Patents
A/d変換器 Download PDFInfo
- Publication number
- JP2008527869A JP2008527869A JP2007550724A JP2007550724A JP2008527869A JP 2008527869 A JP2008527869 A JP 2008527869A JP 2007550724 A JP2007550724 A JP 2007550724A JP 2007550724 A JP2007550724 A JP 2007550724A JP 2008527869 A JP2008527869 A JP 2008527869A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- adu
- digital
- quantization threshold
- quantization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本発明は、アナログ入力信号(U_ein)と、少なくとも1つの量子化しきい値とを有しているA/D変換器から出発している。本発明の要点は、A/D変換器が少なくとも1つの量子化しきい値を変化するための手段を有している点にある。
Description
従来技術
本発明は、1つのアナログ入力信号および少なくとも1つの量子化しきい値を有するA/D変換器から出発している。
本発明は、1つのアナログ入力信号および少なくとも1つの量子化しきい値を有するA/D変換器から出発している。
アナログ量を調整するためにデジタル調整器が提供される。それはデジタル調整器が次のような利点を有しているからである:時定数がデジタルに調整設定可能であり、これにより温度依存性もエージングも排除されるからである。時定数は任意の大きさに選択することができる。その際大きな時定数を実現するために外部の素子を使用する必要はない。従ってシステムはコスト面で有利になりかつ電磁放射に対するロバストネスが向上する。
図1にはこの種の調整回路が原理的なブロック回路の形で示されている。アナログ量のデジタル調整にはA/D変換器(Analog-Digital-Umsetzer=ADU)の使用が必要である。これは、アナログ前置増幅器を介して入って来る可能性があるアナログ入力信号を量子化しきい値と比較しかつ相応に量子化されたデジタル値を送出する。このデジタル値は調整器によって処理されかつデジタル・アナログ変換器に供給される。これはそのアナログ出力信号が調調整されるべきアナログ量になるようにする。
しかしこの調整システムには欠点がある。ADUの入力信号が2つの量子化しきい値の間にありかつ次の量子化しきい値を上回らない程度に僅かに変化するとき、ADUも入力信号の変化に反応しない。つまり調整されるべきアナログ量は変化しているのに、デジタル調整器は介入しない。アナログ信号が著しく変化してADUの量子化しきい値を上回って初めて、デジタル調整器が介入してくる。しかしこういった場合調整すべきアナログ量がADUの2つの量子化しきい値の間を行ったり来たり調整され、これによりいわゆるリミットサイクルが生じるおそれがある。このリミットサイクルの周波数が小さくてそれがシステムの出力フィルタによって抑圧されないとき、上述した効果のためにシステムの出力信号に障害が生じることになる。
リミットサイクルの振幅を下げようとすることは、ADUにおける2つの量子化しきい値間の距離を低減することであり、これによりADUの量子化誤差は小さくなる。しかし測定領域が変わらないとすれば、量子化しきい値の数は高められなければならない。
ADUが帰還結合された調整システムに使用されないときにも、ADUの入力信号が2つのしきい値の間を変化するのみで、ADUがその出力信号を変化させることにはならないという危険性がある。その場合「デッドゾーン」と呼ばれる。
高い周波数を有するアナログ振動の変換の際にADUに対する要求は厳しくなる。高周波アナログ振動を捕捉検出するためにADUの変換レートは高くなければならない。ここで、ある時点でアナログ入力信号をその量子化しきい値のそれぞれと比較するフラッシュADUの使用が提供される。このことは、それぞれが入力信号をアナログリファレンスと比較するというコンパレータの使用によって行われる。
可能な用途は、比較的僅かな調整器帯域幅を有する高周波発振器振幅の調整である。この場合アナログ振動はフラッシュADUによってデジタルに変換される。それからデジタルにおいて整流および引き続く低域フィルタリングが行われる。このことは図2に図示されている。
発明の利点
本発明は、1つのアナログ入力信号および少なくとも1つの量子化しきい値を有するA/D変換器から出発している。本発明の要点は、A/D変換器が少なくとも1つの量子化しきい値を変えるための手段を有しているということである。この場合、量子化しきい値の変更により分解能を変えることができることが有利である。
本発明は、1つのアナログ入力信号および少なくとも1つの量子化しきい値を有するA/D変換器から出発している。本発明の要点は、A/D変換器が少なくとも1つの量子化しきい値を変えるための手段を有しているということである。この場合、量子化しきい値の変更により分解能を変えることができることが有利である。
少なくとも1つの量子化しきい値の変化が通常の作動状態において可能であることが特別有利である。これによりデッドゾーンおよびリミットサイクルが生じないようにすることができる。
更に、A/D変換器が少なくとも2つの量子化しきい値を有しかつ少なくとも1つの量子化しきい値を変えるための手段が、2つの量子化しきい値間の値差が変化可能であるように構成されていることが有利である。
少なくとも1つの量子化しきい値を変えるための手段が、量子化しきい値の所期の変化が平均値の周りに表示されているように実現されていることは特別有利である。こうして量子化しきい値の複数回の変化についてのデジタル出力信号の平均化によって、これら変化がデジタル出力信号に及ぼす影響を取り除くことができる。
本発明の有利な実施形態によれば、A/D変換および/または少なくとも1つの量子化しきい値を変えるための手段が1つのクロックによって制御されるようになっている。これにより有利にもフラッシュADUを使用しかつA/D変換の時点を確定することができる。このことは例えば高周波の周期的な信号のような時間的に変化する信号を考慮した場合有利である。
その際、A/D変換器のアナログ入力信号(U_ein)が周期的な信号を表しかつクロック(645)がこの周期的な信号に対して固定の位相関係を有していることが殊に有利である。
本発明の有利な実施形態によれば、しきい値スイッチとしてのコンパレータ(K1,…K7)装置と、第1の参照電圧U_refと、該第1の参照電圧U_refから生成される、量子化しきい値を確定するための別の参照電圧を表わすための抵抗(R1,…,R6)装置とを有するA/D変換器が設けられている。その際少なくとも1つの量子化しきい値を変えるための手段は制御可能な抵抗(R1,…,R6)として実現されている。
本発明の別の有利な実施形態によれば、しきい値スイッチとしてのコンパレータ(K1,…K7)装置と、第1の参照電圧U_refと、該第1の参照電圧U_refから生成される、量子化しきい値を確定するための別の参照電圧を表わすための抵抗(R1,…,R6)装置とを有するA/D変換器が設けられている。その際少なくとも1つの量子化しきい値を変えるための手段は制御可能な抵抗(R1,…R6)に接続されている制御可能な電流源(I_wuerfel)として実現されている。
例えば帰還結合された調整システムにおいてまたは高い周波数を有するアナログ振動の変換の際にリミットサイクルを抑圧するために、本発明は有利である。本発明の別の使用分野はデジタルのサーボ同期(PLL)である。更に本発明は、帰還結合されていないシステムにおいて、ADUのデッドタイムが短縮されるという利点を提供できる。
有利には、A/D変換器(ADU)の増幅度の所期の変化が時間に関して平均値の周辺にて行われて(スクランブリングもしくはランダム化)、こうしてADUの平均量子化誤差が低減される。
本発明の有利な実施形態によれば、フラッシュADUの増幅度をスクランブリングするために、図4の回路原理が含まれている。その際増幅度スクランブリングは有利には、図4に図示されている抵抗回路網を流れる電流の、簡単に実現できるスクランブリングによって行われる。増幅度スクランブリングを図4に図示されている抵抗回路網にある制御される抵抗を使用することによって実現しても有利である。特別有利には、図5に示されているように図4に図示されている回路原理の完全差分形態である。
本発明の有利な実施形態には、デジタルフィルタによるADUの測定結果のフィルタリングが含まれていて、ADU出力信号の平均値が引き続き処理されかつ増幅度スクランブリングの、システムの出力信号に対する影響が抑圧され得るようになっている。その際特別有利にはデジタルフィルタは、増幅度の変化の繰り返し周波数においてゼロ(値)があるような形式に構成されている。
デジタルフィルタのクロック周波数を調整すべきアナログ振動から導出すると有利であり、これによりデジタルフィルタのゼロの周波数が自動的に、増幅度の繰り返し周波数に整合されかつフィルタの、温度に関する、また寿命に関する作用も常に最適な状態を維持できる。
増幅度スクランブリングが行われる本発明のフラッシュADUは有利には、高周波振動に依存している量が比較的低周波に調整されるシステムに使用される。デジタル振幅調整およびデジタル位相調整(PLL)に使用すると殊に有利である。
本発明の有利な形態には、ADUの増幅度の種々の値の調整設定が含まれている。その際調整設定は、増幅度の値が種々の周波数の増幅度列の重畳から生じるような形式の、増幅度の繰り返されるシーケンスにおいて行われ、これによりリミットサイクルの振幅は低減されかつ僅かに障害振幅を有する幅広の周波数スペクトルに分配される。
従属請求項には更に別の実施形態が示されている。
図面
図面に本発明の実施例が示されており、これらの実施例について以下に詳しく説明する。
図面に本発明の実施例が示されており、これらの実施例について以下に詳しく説明する。
図1はA/D変換器を用いたアナログ信号のデジタル調整を示し、
図2はA/D変換器を用いた高周波アナログ振動信号のデジタル調整を示し、
図3は本発明のA/D変換器による増幅度の変化を例として示し、
図4は変化可能な参照電圧を有するコンパレータを有する本発明のA/D変換器の実施例を示し、
図5は完全差分式の変化可能な参照電圧を有するコンパレータを有する本発明のA/D変換器の実施例を示し、
図6は本発明のA/D変換器を用いたアナログ信号のデジタル位相調整器を略示している。
図2はA/D変換器を用いた高周波アナログ振動信号のデジタル調整を示し、
図3は本発明のA/D変換器による増幅度の変化を例として示し、
図4は変化可能な参照電圧を有するコンパレータを有する本発明のA/D変換器の実施例を示し、
図5は完全差分式の変化可能な参照電圧を有するコンパレータを有する本発明のA/D変換器の実施例を示し、
図6は本発明のA/D変換器を用いたアナログ信号のデジタル位相調整器を略示している。
実施例の説明
以下で説明する実施形態に基づき本発明について詳述する。
以下で説明する実施形態に基づき本発明について詳述する。
図1はA/D変換器を用いたアナログ信号のデジタル調整を示している。この種の調整回路は原理的なブロック回路の形で示されている。アナログ量100はアナログ入力信号を生成し、これはアナログ増幅器110に供給される。増幅されたアナログ入力信号はそれからA/D変換器(ADU)120に供給されかつデジタル入力信号に変換される。デジタル入力信号はデジタル調整器130に供給され、この調整器はそこからデジタル調整信号を生成する。デジタル調整信号はD/A変換器140(DAU)に供給され、この変換器はそこからアナログ調整信号を生成する。アナログ調整信号は次にアナログ量100に供給され、これを以て調整回路は閉じられる。
アナログ量のデジタル調整にはA/D変換器(Analog-Digital-Umsetzer=ADU)の使用が必要である。これは、アナログ前置増幅器を介して入って来る可能性があるアナログ入力信号をその量子化しきい値と比較しかつ相応に量子化されたデジタル値を送出する。このデジタル値は調整器によって処理されかつデジタル・アナログ変換器(=D/A変換器)に供給される。これはそのアナログ出力信号を以て調整されるべきアナログ量に作用する。
しかしこの形式の調整システムは次の欠点を有している。ADUの入力信号が2つの量子化しきい値の間にありかつ次の量子化しきい値を上回らない程度に僅かに変化するとき、ADUも入力信号の変化に反応しない。つまり調整されるべきアナログ量は変化しているのに、デジタル調整器は介入しない。アナログ信号が著しく変化してADUの量子化しきい値を上回って初めて、デジタル調整器が介入してくる。しかし調整すべきアナログ量がADUの2つの量子化しきい値の間を行ったり来たり調整され、これによりいわゆるリミットサイクルが生じるおそれがある。このリミットサイクルの周波数が小さくてそれがシステムの出力フィルタによって抑圧されないとき、既述の効果のためにシステムの出力信号に障害が生じる。
リミットサイクルの振幅を小さくすることは、ADUにおける2つの量子化しきい値間の距離を短縮することであり、これによりADUの量子化誤差は小さくなる。しかし測定領域が変わらない場合には量子化しきい値の数を高めなければならない。
ADUが帰還結合された調整システムに使用されないときにも、ADUの入力信号が2つのしきい値の間を変化するのみで、ADUがその出力信号を変化させることにはならないという危険性がある。その場合「デッドゾーン」と呼ばれる。
高い周波数を有するアナログ振動の変換の際にADUに対する要求は厳しくなる。高周波アナログ振動を捕捉検出するためにADUの変換レートは高くなければならない。ここで、ある時点でアナログ入力信号をその量子化しきい値のそれぞれと比較するフラッシュADUの使用が提供される。このことは、それぞれが入力信号をアナログリファレンスと比較するというコンパレータの使用によって行われる。比較が行われる時点を確定するために、フラッシュADUは従来技術の場合のように通例はタイミングをとられるようになっている。
典型的な用途は、比較的僅かな調整器帯域幅を有する高周波発振器振幅の調整である。この場合アナログ振動はフラッシュADUからデジタルに変換される。それからデジタルにおいて整流および引き続く低域フィルタリングが行われる。図2はA/D変換器を用いた高周波アナログ振動信号のデジタル調整を例示している。図1の拡張された調整回路が図示されている。A/D変換器(ADU)120に信号パスにおいてデジタル部200が続いている。デジタル部200においてデジタル調整信号が生成され、これはD/A変換器140に供給される。デジタル部200は信号パスにおいて入力側に整流器210を含んでいる。この整流器は入力信号を整流する。次いで低域通過フィルタ220が続き、ここで信号がフィルタリングされる。これに次いで更にデジタル調整器130があり、そこでデジタル調整信号が生成される。
例えばこのようなシステムにおいてリミットサイクルを抑圧するために、本発明のA/D変換器ADUは適している。更に本発明は、帰還結合されていないシステムにおいて、ADUのデッドゾーンが縮小されるという利点を提供できる。
本発明のA/D変換器ADUの実施形態では、ADUの増幅度を意図的にスクランブリングすることが含まれている。このことは、ADUが予め定めた時間空間の間、一定の増幅度およびその量子化しきい値の相応の位置状態で以て動作することを意味する。この時間空間の経過終了後、その量子化しきい値の位置状態が1係数だけシフトされることによって、ADUにおける増幅度は変化される。ここで有利には本発明のフラッシュADUが使用される。この増幅度調整設定によってADUは今やもう一度、その増幅度が新たに切り換えられるまで固定の時間空間にわたって作動される。つまり制限された時間空間の間その都度有効に働いている増幅度列たるものが生じる。この増幅度列は平均値の周りで変化しかつ1つの周波数によって繰り返されるようにすることができる。
図3は本発明のA/D変換器による増幅度の変化を例として示している。増幅度の変化は本発明によればA/D変換器の通常の作動において、殊にA/D変換器の準備する調整設定のための調整過程の外側でも行うことができる。3つの線図には、ADUにおける一定の入力語に対して変換器の増幅度の変化により、量子化誤差の低減、ひいてはADUの分解能の向上がどのように実現されるかが図示されている。このためにデジタル出力値ADU_ausがアナログ入力電圧U_einに関してプロットされている。
図3aには平均増幅度に対するADUの特性曲線が例として図示されている。ADUのデジタル出力値ADU_ausがADUの入力電圧U_einに関してプロットされている。変換器のこの平均増幅度の場合、ADUは3つの異なっている入力電圧Ua,Ub,Ucに対して同じデジタル出力値(5)で以て応答する。
量子化しきい値間の距離が10%だけ短くなると、ADUの増幅度は相応に上昇する。結果生じる特性曲線は図3bに示されている。これらの特性曲線によればADUは入力電圧UaおよびUbに対してデジタル値5で応答しかつ入力値Ucに対してはデジタル値7で応答する。
図3cにはADUの僅かな増幅度に対する変換器特性曲線が図示されている。この場合量子化しきい値の距離は10%だけ拡大されている。ADUは入力電圧Uaに対してデジタル値3で応答しかつ入力値UbおよびUcに対してはデジタル値5で応答する。
そこで3つの種々の入力電圧(Ua,UbおよびUc)のそれぞれに対して相応のADU出力の平均値が形成されると、平均値はスクランブリングされた、すなわち適当な順序で変化されたADU増幅度に基づいて異なり(Ua:4.33、Ub:5およびUc:5.66)、これによりADUの平均量子化誤差が低減され、変換器の分解能が高められ、従って調整回路においてリミットサイクルを抑圧することができる。
ADUの入力信号がアナログ振動を表しかつこの振動のそれぞれの周期持続時間の間に一定の増幅度が調整設定されると、ADUの高い標本化レートによりゼロ通過を含む信号形状を識別することができる。複数の種々のADU増幅度を備えた複数の周期持続時間にわたる平均により、振幅に関する分解能が高められる。こうして発振器振幅の変化を早期に識別しかつ調整器の入力信号の一層早めの変化を引き起こし、調整器はリミットサイクルが生じる前に既に介入することができる。
本発明のA/D変換器の別の使用分野は以下に説明するようなデジタル追従同期PLLである。
ADUの種々異なっている増幅度が繰り返される頻度、つまり繰り返し周波数は、それがデジタル調整回路の帯域幅より上にあるように選定されなければならない。これにより、ADU増幅度のスクランブリングが調整すべき量に対して妨害作用することがないことが保証される。
本発明の別の形態は、図2に示されているように、ADU増幅度の繰り返し周波数がゼロを有している、調整すべきアナログ信号に対する増幅度スクランブリングの障害となる作用が低減されるようにするデジタルフィルタを調整器に使用することである。
本発明の別の実施例形態によれば、このフィルタのクロック周波数を調整すべきアナログ振動から導出し、これによりデジタルフィルタのゼロの周波数が自動的に増幅度の繰り返し周波数に整合されかつフィルタの、温度に関する、また寿命に関する作用も常に最適な状態を維持できる。このことは例えば、以下に説明するようにデジタルPLLに非常に申し分なく適している。
本発明の別の実施形態によれば、リミットサイクルを回避するために、ADUの増幅度は唯一の周波数を以てのみスクランブリングするようにはしない。ADU増幅度の振幅の時間的なシーケンスは、増幅度が種々異なっている周波数によって繰り返される種々のシーケンスを加算することによっても決定することができる。その場合結果生じる増幅度シーケンスは周波数合成された増幅度ということになる。これにより唯一の周波数を有するリミットサイクルの実現は一層困難になる。抑圧すべきリミットサイクルの障害振幅を1つの周波数に集中化する代わりに、障害は僅かな振幅を有する広範な周波数スペクトルに分配される。
次に本発明のA/D変換器ADUの実施例について説明する。図4は変化可能な参照電圧を有するコンパレータを有する本発明のA/D変換器の実施例を示している。
例示されているA/D変換器ADUは7つのコンパレータK1ないしK7から成っており、これらの負の入力側にそれぞれ、個別の参照電圧が加わるようになっている。これら参照電圧は、変換器の入力電圧U_einと比較される量子化しきい値である。参照電圧は次のように生成することができる。
真ん中のコンパレータK4の参照電圧が参照電圧源U_refによって用意される。抵抗R1ないしR6から成る抵抗回路網に電流が流れる。この電流は2つの部分電流I_biasおよびI_wuerfelから合成されている。これら電流は電流源によって用意され、これらは抵抗R1で取り出される。R6に接続されている2つの電流シンクI_biasおよびI_wuerfelは電流源から供給された電流をアースに導出する。従って例えばコンパレータK2の負の入力側に次の参照電圧が生じる:
U_refK2=U_ref+(I_bias+I_wuerfel)*(R2+R3)。
U_refK2=U_ref+(I_bias+I_wuerfel)*(R2+R3)。
パラメータU_ref、I_bias並びにすべての抵抗値が一定に保持されると、パラメータI_wuerfelを介して参照電圧、ひいてはADUの増幅度を意図的にスクランブリング(変化)することができる。このことは入力信号またはI_wuerfelに対するドライブ制御回路により実施することができる(図示されていない)。入力信号またはドライブ制御回路はタイミング制御することができる。図4に図示の、スクランブリング電流I_wuerfelを用いた参照電圧のスクランブリングに対して択一的に、同様にドライブ制御回路を用いて制御可能であるスイッチング可能な抵抗を使用することもできる。ADUの増幅度の所定のシーケンス後、増幅度はこの全体のシーケンスにわたって平均して固定の値をとることになる。
この回路原理は非常に簡単な実現性および非常に僅かな所要面積という特長を有している。更にこの回路原理は完全差動回路形態にも転用することができる。図5は完全差分式に変化可能な参照電圧を有するコンパレータを有する本発明のA/D変換器の実施例を示している。回路エレメントは図4と同じであり、ここに合うように動作する。
比較が行われる時点を確定するために、本発明のA/D変換器は図4および図5に例示されているように、フラッシュADUとして実現されていてよく、かつその場合従来技術において通例であるようにタイミング制御される(図示されていない)。
ADUの増幅度を変えるための別の形態は、ADUの参照分圧器における抵抗値を変えることである。このことは例えば電界効果トランジスタのような制御される抵抗の使用によって行うことができる。これも本発明の1つの、従って別の実施形態である。
本発明のA/D変換器の別の使用分野はデジタル追従同期PLLである。図6は本発明のA/D変換器を用いたデジタル位相調整器を略示している。フラッシュADU600はその入力側にアナログ振動の電圧信号650を捕捉する。位相調整回路PLLは更に、位相および周波数検知器610、ループフィルタ620、D/A変換器(DAU)および電圧制御発振器(VCO)並びに分圧器640を含んでいる。電圧制御発生器(VCO)はシステムクロック635を生成し、これは分圧器640において低周波のクロック信号645に逓降変換される。クロック信号645は位相調整回路PLLのコンパレータに供給される。フラッシュADU600はクロック信号645によってタイミングを取られ、その際クロック信号は標本化定理が充足されているように、電圧信号650より高い周波数を有している。
位相調整回路PLLはADUの入力側におけるアナログ振動の電圧信号650に基づいて同期している。図2で説明した低域通過フィルタのようなデジタルフィルタはPLLで導出されるシステムクロック635によって作動される。これにより(例えばゼロのような)すべてのフィルタ特性はアナログ振動650と一緒に変化する。
本発明のフラッシュADUは殊に、ドイツ連邦共和国公開公報DE10247996A1において公開されているような位相調整回路を構成するのに適している。
これ以外にさらに別の実施形態も考えられる。
Claims (8)
- アナログ入力信号(U_ein)と、
少なくとも1つの量子化しきい値と
を有しているA/D変換器において、
A/D変換器は少なくとも1つの量子化しきい値を変化するための手段を有している
ことを特徴とするA/D変換器。 - 少なくとも1つの量子化しきい値を変化するための手段は、少なくとも1つの量子化しきい値の変化が通常の作動状態において可能であるように構成されている
請求項1記載のA/D変換器。 - A/D変換器は少なくとも2つの量子化しきい値を有しかつ少なくとも1つの量子化しきい値を変えるための手段が、2つの量子化しきい値間の値の差が変化可能であるように構成されている
請求項1または2記載のA/D変換器。 - 少なくとも1つの量子化しきい値を変えるための手段は、量子化しきい値の所期の変化が平均値の周りに表されているように構成されている
請求項3記載のA/D変換器。 - A/D変換および/または少なくとも1つの量子化しきい値を変えるための手段はクロック(645)によって制御されるようになっている
請求項1または2記載のA/D変換器。 - A/D変換器のアナログ入力信号(U_ein)が周期的な信号を表しかつクロック(645)がこの周期的な信号に対して固定の位相関係を有している
請求項5記載のA/D変換器。 - しきい値スイッチとしてのコンパレータ(K1,…K7)装置と、
第1の参照電圧U_refと、該第1の参照電圧U_refから生成される、量子化しきい値を確定するための別の参照電圧を表示するための抵抗(R1,…R6)装置と
を備え、ここで少なくとも1つの量子化しきい値を変えるための手段は制御可能な抵抗(R1,…R6)として実現されている
請求項1から6までのいずれか1項記載のA/D変換器。 - しきい値スイッチとしてのコンパレータ(K1,…K7)装置と、
第1の参照電圧U_refと、該第1の参照電圧U_refから生成される、量子化しきい値を確定するための別の参照電圧を表示するための抵抗(R1,…R6)装置と
を備え、ここで少なくとも1つの量子化しきい値を変えるための手段は、抵抗(R1,…R6)装置に接続されている制御可能な電流源(I_wurfel)として実現されている
請求項1から7までのいずれか1項記載のA/D変換器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005001733A DE102005001733A1 (de) | 2005-01-14 | 2005-01-14 | Analog-Digital-Umsetzer |
PCT/EP2005/056670 WO2006074847A1 (de) | 2005-01-14 | 2005-12-12 | Analog-digital-umsetzer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008527869A true JP2008527869A (ja) | 2008-07-24 |
Family
ID=35645635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007550724A Pending JP2008527869A (ja) | 2005-01-14 | 2005-12-12 | A/d変換器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8188900B2 (ja) |
EP (1) | EP1842289B1 (ja) |
JP (1) | JP2008527869A (ja) |
DE (1) | DE102005001733A1 (ja) |
WO (1) | WO2006074847A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019169746A (ja) * | 2016-07-05 | 2019-10-03 | 旭化成エレクトロニクス株式会社 | Da変換装置、da変換方法、調整装置、および調整方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677343U (ja) * | 1993-04-01 | 1994-10-28 | 株式会社アドバンテスト | ディザー回路付きad変換回路 |
JP2002261610A (ja) * | 2001-02-28 | 2002-09-13 | Matsushita Electric Ind Co Ltd | A/d変換器 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3626306A (en) * | 1969-10-23 | 1971-12-07 | Gen Electric | Automatic baud synchronizer |
US3858200A (en) * | 1973-01-29 | 1974-12-31 | Motorola Inc | Variable threshold flash encoder analog-to-digital converter |
GB1604323A (en) * | 1977-05-20 | 1981-12-09 | Nippon Kogaku Kk | Display circuit |
US4246571A (en) * | 1978-03-23 | 1981-01-20 | The United States Of America As Represented By The Secretary Of The Navy | High resolution quantizer |
JPS572170A (en) | 1980-06-05 | 1982-01-07 | Nec Corp | Peripheral light depreciation compensation circuit for solid state pickup element |
US4395732A (en) * | 1981-08-19 | 1983-07-26 | Motorola Inc. | Statistically adaptive analog to digital converter |
FR2529043B1 (fr) | 1982-06-18 | 1986-04-25 | Thomson Csf | Procede et dispositif de conversion analogique-numerique d'un signal de television, appliques a un systeme de transmission de signaux de television |
US4831382A (en) * | 1987-05-26 | 1989-05-16 | American Telephone And Telegraph Company | Analog-to-digital converter with adaptable quantizing levels |
SU1571760A1 (ru) | 1988-01-19 | 1990-06-15 | Горьковский Политехнический Институт | Аналого-цифровой преобразователь |
US5343201A (en) * | 1988-04-07 | 1994-08-30 | Canon Kabushiki Kaisha | A-D converter |
JPH0219025A (ja) | 1988-07-06 | 1990-01-23 | Yokogawa Electric Corp | 位相同期ループ回路 |
JPH0522136A (ja) * | 1990-11-16 | 1993-01-29 | Hitachi Ltd | アナログ/デイジタル変換器 |
US5305005A (en) | 1991-06-27 | 1994-04-19 | Tdk Corporation | Analog to digital converter system |
JPH0677343A (ja) | 1992-08-26 | 1994-03-18 | Rohm Co Ltd | セラミック製回路基板における非貫通型スルーホールの形成方法 |
US5610604A (en) * | 1994-12-07 | 1997-03-11 | Panasonic Technologies, Inc. | Analog to digital converter providing varying digital resolution |
US5760729A (en) * | 1995-05-01 | 1998-06-02 | Thomson Consumer Electronics, Inc. | Flash analog-to-digital converter comparator reference arrangement |
DE19626599A1 (de) * | 1996-07-02 | 1998-01-15 | Siemens Ag | Schaltungsanordnung zur Verstärkungsregelung |
JP3450649B2 (ja) * | 1997-06-04 | 2003-09-29 | 株式会社東芝 | アナログ/デジタル変換装置 |
US5936566A (en) * | 1997-09-12 | 1999-08-10 | Conexant Systems, Inc. | Auto-reference pseudo-flash analog to digital converter |
US6198420B1 (en) * | 1998-12-14 | 2001-03-06 | Silicon Systems Research Limited | Multiple level quantizer |
WO2000044098A1 (en) * | 1999-01-19 | 2000-07-27 | Steensgaard Madsen Jesper | Residue-compensating a / d converter |
US6335698B1 (en) * | 1999-10-08 | 2002-01-01 | Industrial Technology Research Institute | Programmable analog-to-digital converter with programmable non-volatile memory cells |
US6617991B2 (en) * | 2001-04-11 | 2003-09-09 | International Business Machines Corporation | Structure for adjusting gain in a flash analog to digital converter |
US6473019B1 (en) * | 2001-06-21 | 2002-10-29 | Nokia Corporation | Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator |
CA2459180C (en) | 2002-07-05 | 2008-09-30 | Raytheon Company | Multi-bit delta-sigma analog-to-digital converter with error shaping |
DE102005015390B4 (de) * | 2005-04-04 | 2009-05-28 | Infineon Technologies Ag | Quantisierer in einem Multilevel-Sigma-Delta-Analog-Digital-Umsetzer |
-
2005
- 2005-01-14 DE DE102005001733A patent/DE102005001733A1/de not_active Withdrawn
- 2005-12-12 JP JP2007550724A patent/JP2008527869A/ja active Pending
- 2005-12-12 WO PCT/EP2005/056670 patent/WO2006074847A1/de active Application Filing
- 2005-12-12 EP EP05817220A patent/EP1842289B1/de active Active
- 2005-12-12 US US11/795,430 patent/US8188900B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677343U (ja) * | 1993-04-01 | 1994-10-28 | 株式会社アドバンテスト | ディザー回路付きad変換回路 |
JP2002261610A (ja) * | 2001-02-28 | 2002-09-13 | Matsushita Electric Ind Co Ltd | A/d変換器 |
Also Published As
Publication number | Publication date |
---|---|
WO2006074847A1 (de) | 2006-07-20 |
DE102005001733A1 (de) | 2006-07-27 |
EP1842289A1 (de) | 2007-10-10 |
EP1842289B1 (de) | 2013-03-13 |
US8188900B2 (en) | 2012-05-29 |
US20110102215A1 (en) | 2011-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8102197B1 (en) | Digital phase locked loop | |
US6456133B1 (en) | Duty cycle control loop | |
JP2010207022A (ja) | Dc−dcコンバータの制御回路、dc−dcコンバータ、dc−dcコンバータの制御方法 | |
US10048297B2 (en) | Method and apparatus for measuring a disturbed variable | |
US9300250B2 (en) | Signal level adjusting device and high-frequency apparatus | |
US9148135B2 (en) | Real time automatic and background calibration at embedded duty cycle correlation | |
KR20090067470A (ko) | 위상고정루프 및 그 제어방법 | |
US20140144233A1 (en) | Apparatus and method for automatic gain control of sensor, and sensor apparatus | |
US20060214725A1 (en) | Digital time constant tracking technique and apparatus | |
JP2008527869A (ja) | A/d変換器 | |
JP2004304960A (ja) | 電源装置及びその制御装置 | |
JP4181045B2 (ja) | オフセット補正システムおよび高利得信号チャネルのための方法 | |
US20130063194A1 (en) | Circuit for the Clocking of an FPGA | |
JP2013198253A (ja) | Dc/dcコンバータ | |
CN109842411B (zh) | 用于同步非恒定频率开关调节器的锁相回路校准 | |
US8416025B2 (en) | Reference assisted control system and method thereof | |
JP2005204091A (ja) | Pll回路 | |
US20220247415A1 (en) | Phase-locked loop capable of compensating power noise | |
KR101181193B1 (ko) | 출력 신호의 노이즈 보상 회로 및 노이즈 보상 회로의 동작방법 | |
JP2013016995A (ja) | Pll回路 | |
TWI462480B (zh) | 高性能數位控制轉換電路及其方法 | |
JP5928867B2 (ja) | スイッチング電源装置 | |
Zarei et al. | A novel method for estimation of the fundamental parameters of distorted single phase signals | |
US10256780B2 (en) | Duty cycle clipper | |
KR101751136B1 (ko) | 전압 보상 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100811 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110121 |