KR101181193B1 - 출력 신호의 노이즈 보상 회로 및 노이즈 보상 회로의 동작방법 - Google Patents

Abstract

출력 신호의 노이즈 보상회로 및 노이즈 보상회로의 동작방법이 개시된다. 개시된 노이즈 보상회로는 출력 신호의 노이즈를 보상하는 회로에 있어서, 제1 입력 펄스를 지연하여 제1 지연 펄스를 출력하는 제1 신호 지연부; 상기 제1 지연 펄스와 상기 출력 신호를 비교하는 비교부; 상기 비교 결과를 이용하여 지연 제어신호를 생성하는 지연 제어부; 상기 지연 제어신호를 이용하여 제2 입력 펄스를 지연하여 제2 지연 펄스를 출력하는 제2 신호 지연부; 및 상기 제1 지연 펄스와 상기 제2 지연 펄스를 이용하여 상기 노이즈 보상을 위한 보상 펄스를 생성하는 펄스 생성부를 포함한다.

Description

출력 신호의 노이즈 보상 회로 및 노이즈 보상 회로의 동작방법{noise of output signal correction circuit and driving method threof}

본 발명의 실시예들은 노이즈 보상 회로 및 노이즈 보상 회로의 동작방법에 관한 것으로서, 더욱 상세하게는 신호 지연을 이용하여 노이즈를 보상하는 회로와 노이즈 보상 회로의 동작방법에 관한 것이다.

일반적으로 출력장치에서 전원의 불안정 성으로 인한 노이즈가 발생할 수 있다. 예를 들어 클래스-D 앰프의 경우 수신된 오디오 신호를 펄스 폭 변조(PWM:Pulse Width Modulation) 방식을 이용하여 변조하고 변조된 오디오 신호를 스피커로 전송한다. 이때, 앰프에서 변조된 오디오 신호는(예컨데, PWM 신호)는 고주파 성분의 노이즈와 저주파 성분의 노이즈를 모두 포함한다. 특히 클래스 D 오디오 앰프에서 고주파 성분의 노이즈와 저주파 성분의 노이즈는 타이밍 지터(timing jitter)를 유발 시킬 수 있으며, 타이밍 지터는 변조된 오디오 신호의 위상을 왜곡하여 노이즈를 증가시킬 수 있다.

이러한 노이즈를 제거하기 위해 출력장치에서 피드백 된 출력과 입력을 보상하여 보상기에서 필요한 전압을 출력으로 만들어 내며 입력신호와 보상기의 출력을 비교하여 수정된 펄스 폭(pulse width)을 가지는 펄스를 재 생성해 내는 종래의 기술이 제안되어 있다.

하지만 이러한 기술은 보상하는 범위를 설정하기 위해서 적분기 내부의 소자인 저항과 커패시터의 값을 조절해야만 보상 값을 조절할 수 있었다.

상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 보상 값 조정이 용이한 노이즈 보상회로와 노이즈 보상회로의 동작방법을 제안하고자 한다.

상기한 목적을 달성하기 위해 본 발명의 바람직한 일실시예에 따르면, 출력 신호의 노이즈를 보상하는 회로에 있어서, 제1 입력 펄스를 지연하여 제1 지연 펄스를 출력하는 제1 신호 지연부; 상기 제1 지연 펄스와 상기 출력 신호를 비교하는 비교부; 상기 비교 결과를 이용하여 지연 제어신호를 생성하는 지연 제어부; 상기 지연 제어신호를 이용하여 제2 입력 펄스를 지연하여 제2 지연 펄스를 출력하는 제2 신호 지연부; 및 상기 제1 지연 펄스와 상기 제2 지연 펄스를 이용하여 상기 노이즈 보상을 위한 보상 펄스를 생성하는 펄스 생성부를 포함하는 것을 특징으로 하는 노이즈 보상회로가 제공된다.

상기 제1 지연 펄스는 상기 제1 신호 지연부의 기본 특성에 의해 지연된 신호이며 상기 제2 지연 펄스는 상기 제2 신호 지연부의 기본 특성에 의한 지연을 더 포함하는 신호일 수 있다.

상기 보상 펄스는 상기 출력장치를 거치며 발생하는 노이즈를 보상하여 상기 제1 입력 펄스 또는 제2 입력 펄스에 동기 시키고자 하는 신호일 수 있다.

상기 비교부는 상기 제1 지연 펄스를 적분하여 제1 적분 펄스를 출력하는 제1 적분기; 상기 출력 신호를 적분하여 제2 적분 펄스를 출력하는 제2 적분기; 및 상기 제1 적분 펄스와 상기 제2 적분 펄스를 비교하여 비교 결과를 출력하는 신호 비교부를 포함할 수 있다.

이어서, 상기 지연 제어부는 상기 비교 결과를 이용하여 업 또는 다운 신호를 출력하며 제1 적분 펄스와 제2 적분 펄스의 차이만큼의 펄스를 출력하는 위상 검출기; 상기 업 신호에는 상기 펄스의 전하량을 증가 시키고, 상기 다운 신호에는 상기 펄스의 전하량을 감소 시키는 전하 펌프; 및 상기 조절된 전하량을 저역 통과필터링 하여 지연 제어신호를 출력하는 저역통과 필터부를 포함할 수 있다.

상기 위상 검출기는 상기 출력 신호가 상기 제1 입력 펄스보다 작은 경우 상기 업 신호를 출력하며, 상기 출력 신호가 상기 제1 입력 펄스보다 큰 경우 상기 다운 신호를 출력할 수 있다.

상기 제2 신호 지연부는 상기 업 신호에 의한 지연 제어신호를 입력 받는 경우 상기 제2 입력 펄스의 지연 양을 늘려 상기 보상 펄스의 폭을 넓히며, 상기 다운 신호에 의한 지연 제어신호를 입력 받는 경우 상기 제2 입력 펄스의 지연 양을 줄여 상기 보상 펄스의 폭을 좁히는 것을 특징으로 할 수 있다.

상기 펄스 생성부는 상기 제1 지연 펄스의 포지티브 에지(positive edge)와 상기 제2 지연 펄스의 네거티브 에지(negative edge)를 이용하여 보상 펄스를 생성하는 것을 특징으로 할 수 있다.

또한, 본 발명의 또 다른 실시예에 따르면, 출력 신호의 노이즈를 보상하는 방법에 있어서, 제1 입력 펄스를 지연하여 제1 지연 펄스를 출력하는 단계; 상기 제1 지연 펄스와 상기 출력 신호를 비교하는 단계; 상기 비교 결과를 이용하여 지연 제어신호를 생성하는 단계; 상기 지연 제어신호를 통해 제2 입력 펄스를 지연하여 제2지연 펄스를 출력하는 단계; 상기 제1 지연 펄스와 상기 제2 지연 펄스를 이용하여 상기 노이즈 보상을 위한 보상 펄스를 생성하는 단계를 포함하는 것을 특징으로 하는 노이즈 보상회로의 동작방법이 제공된다.

본 발명에 따르면, 신호 지연기의 디지털 컨트롤을 이용하여 지연 값을 원하는 만큼 조절할 수 있으며. 이를 이용하여 정밀한 노이즈의 보상이 가능하다.

도 1은 본 발명의 일 실시예에 따른 노이즈 보상회로의 상세한 구성을 도시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 비교부의 상세한 구성을 도시한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 지연 제어부의 상세한 구성을 도시한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 펄스 생성부에서 보상 펄스를 생성하는 동작을 설명하기 위한 펄스의 파형을 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 신호 지연부의 회로도를 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 전하 펌프와 저역통과 필터부의 회로도를 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 노이즈 보상회로가 앰프에 연결된 경우의 일례를 도시한 도면이다.
도 8을 본 발명의 일 실시예에 따른 출력 신호의 노이즈를 보상하는 방법의 전체적인 흐름을 도시한 순서도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.

도 1은 본 발명의 일 실시예에 따른 노이즈 보상회로의 상세한 구성을 도시한 블록도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 노이즈 보상회로(100)는 제1 신호 지연부(101), 제2 신호 지연부(103), 비교부(105), 지연 제어부(107), 펄스 생성부(109), 출력장치(111)를 포함할 수 있다. 이하, 각 구성 요소 별로 그 기능을 상술하기로 한다.

제1 신호 지연부(101)는 데이터의 제1 입력 펄스를 지연시켜 제1 지연 펄스를 출력한다. 일례로서, 제1 신호 지연부(101)는 VCDL(Voltage Controlled Delay Line)을 이용할 수 있다.

제2 신호 지연부(103)는 제1 신호 지연부(101)와 동일한 구성을 가질 수 있으며 데이터의 제2 입력 펄스를 지연하여 제2 지연 펄스를 출력한다. 보다 상세하게는 제2 신호 지연부(103)는 아래에서 설명하는 바와 같이 지연 제어부(107)로부터 입력 받은 지연 제어신호에 따른 소정의 값만큼 제2 입력 펄스를 지연시켜 제2 지연 펄스를 출력한다.

본 발명의 일 실시예에 따르면, 신호 지연부(101,103)에서의 지연 값의 조정은 지연 제어신호(디지털 컨트롤)에 따라 조정할 수 있어 회로의 내부 소자인 저항과 커패시터의 값을 조절하지 않고도 원하는 만큼의 지연 값을 조정할 수 있다. 또한 지연 값의 조정에 지연 제어신호를 이용함으로써 지연 값의 조정의 정밀도를 높이고 속도를 조절할 수 있다.

본 발명의 일 실시예에 따르면, 데이터의 제1 입력 펄스와 제2 입력 펄스는 동일한 데이터 신호이다. 또한, 제1 신호 지연부(101)에서 지연되어 출력되는 제1 펄스 신호는 제1 신호 지연부(101) 자체 특성에 의한 노이즈에 의해 지연되는 신호이며, 제2 펄스 신호는 제2 신호 지연부(103)의 자체 특성에 의한 노이즈에 의해 지연됨과 동시에 지연 제어신호에 의해 지연되는 신호이다.

본 발명에서 의미하는 노이즈는 출력장치에서 전류 소모의 급격한 변화 등으로 전압의 전압 레벨이 안정된 상태를 유지할 수 없도록 하는 현상을 의미할 수 있다.

본 발명에서 제1 신호 지연부(101)와 제2 신호 지연부(103)의 자체 특성에 의한 노이즈에 의해 지연되는 값은 서로 동일한 것으로 가정한다.

비교부(105)는 제1 지연 펄스와 출력장치(111)에서 출력된 출력 신호를 입력 받아 비교한다.

지연 제어부(107)는 비교부(105)에서 제1 지연 펄스와 출력 신호를 비교한 결과를 이용하여 지연 제어신호를 생성한다.

펄스 생성부(109)는 제1 지연 펄스와 제2 지연 펄스를 이용하여 노이즈 보상을 위한 보상 펄스를 생성한다. 보상 펄스가 출력장치(111)을 통과하며 출력장치(111)에서 발생하는 노이즈가 합쳐지면 원래의 제1 입력 펄스 또는 제2 입력 펄스와 동일한 값을 가지게 된다.

본 발명의 일 실시예에 따르면, 보상 펄스는 출력장치(111)를 거치며 발생하는 노이즈를 보상하여 제1 입력 펄스 또는 제2 입력 펄스에 동기 시키고자 하는 신호인 것을 의미한다.

본 발명에서, 데이터의 입력 펄스가 아닌 제1 지연 펄스를 이용하여 출력 신호와 비교하고 비교 결과를 이용하여 지연 제어신호를 생성하는 이유는 제2 신호 지연부(103)의 자체 특성에 의한 신호 통과 시 발생하는 노이즈를 고려 하기 위함이다.

다시 말하면, 입력 펄스 마다 신호 지연부 통과 시 발생하는 노이즈 값이 달리 나타나므로 우선 제1 입력 펄스를 제1 신호 지연부(101)에 통과시켜 제1 신호 지연부(101) 자체 특성에 의한 노이즈가 포함된 제1 지연 펄스를 생성한다. 그 후, 제1 지연 펄스와 출력 신호를 비교하여 생성된 지연 제어신호를 이용하여 제1 입력 펄스와 동일한 제2 입력 펄스를 제2 신호 지연부(103)에 통과시켜 제2 지연 펄스를 생성한다.

제1 지연 펄스와 제2 지연 펄스를 이용하여 펄스를 생성하는 경우 상기 두 지연 펄스에 신호 지연부에 의한 노이즈가 모두 포함되어 있으므로, 지연 제어신호에 의한 지연만이 반영된 보상 펄스 신호를 생성할 수 있다.

출력장치(111)는 보상 펄스가 입력되는 장치를 의미하며, 출력장치(111)를 통과하는 신호에는 전원 노이즈가 포함될 수 있다. 일례로서 출력장치(111)가 앰프인 경우 앰프를 통과하는 신호에 나타나는 잡음 중 전원 노이즈가 큰 비중을 차지하며, 배터리의 경우 전원 출력부에서 불안정한 전압이 나타나는 현상도 노이즈로 볼 수 있다.

본 발명의 노이즈 보상회로(100)가 앰프에 연결되는 경우 노이즈 보상 회로로 사용될 수 있으며, 배터리에 이용되는 경우 DC 레귤레이터(regulator)로서 기능을 할 수 있을 것이다.

도 2는 본 발명의 일 실시예에 따른 비교부의 상세한 구성을 도시한 블록도이다.

도 2를 참조하면 비교부(105)는 제1 적분기(201), 제2 적분기(203), 신호 비교부(205)를 포함할 수 있다. 이하, 각 구성 요소 별로 그 기능을 상술하기로 한다.

제1 적분기(201)는 제1 입력 펄스가 제1 신호 지연기(101)를 통과하여 생성된 제1 지연 펄스를 적분하여 제1 적분 펄스를 출력한다.

제2 적분기(203)은 출력 장치(111)로부터 출력된 출력 신호를 적분하여 제2 적분 펄스를 출력한다.

신호 비교부(205)는 제1 적분기(201) 및 제2 적분기(203)에서 적분된 제1 적분 펄스와 제2 적분 펄스를 비교하여 비교 결과를 출력한다.

도 3은 본 발명의 일 실시예에 따른 지연 제어부의 상세한 구성을 도시한 블록도이다.

도 3을 참조하면, 지연 제어부(107)는 위상 검출기(301), 전하 펌프(303), 저역통과 필터부(305)를 포함할 수 있다. 이하, 각 구성 요소 별로 그 기능을 상술하기로 한다.

위상 검출기(301)는 신호 비교부(205)에서 입력 받은 비교 결과를 이용하여 업 또는 다운 신호를 출력하며 제1 적분 펄스와 제2 적분 펄스의 차이만큼의 펄스를 출력한다. 보다 상세하게는, 위상 검출기(301)는 출력 신호가 제1 입력 펄스보다 작은 경우 업 신호를 출력하며, 출력 신호가 제1 입력 펄스보다 큰 경우 다운 신호를 출력한다.

바람직하게, 위상 검출기(301)는 XOR 연산을 통해 위상 차이를 검출할 수 있다.

전하 펌프(303)는 위상 검출기(301)에 출력된 펄스가 업 신호인 경우에는 전하량을 증가시키고, 다운 신호에는 전하량을 감소시킨다.

조절된 전하량은 저역통과 필터부(305)에 의해 전압으로 변환된다.

저역통과 필터부(305)에서 출력된 전압신호가 본 발명에 따른 지연 제어신호가 된다.

본 발명의 일 실시예에 따르면, 제2 신호 지연부(103)는 업 신호에 의한 지연 제어신호를 입력 받는 경우 제2 입력 펄스의 지연 양을 늘려 펄스 생성부(109)에서 생성되는 보상 펄스의 폭을 넓히며, 다운 신호에 의한 지연 제어신호를 입력 받는 경우 제2 입력 펄스의 지연 양을 줄여 늘려 펄스 생성부(109)에서 생성되는 보상 펄스의 폭을 좁힌다.

다시 말하면, 출력 신호가 제1 입력 펄스 보다 작은 경우 제2 입력 펄스의 지연 양을 늘려 보상 펄스의 폭을 넓히며, 출력 신호가 제1 입력 펄스보다 큰 경우 제2 입력 펄스의 지연 양을 줄여 보상 펄스의 폭을 좁힌다.

도 4는 본 발명의 일 실시예에 따른 펄스 생성부에서 보상 펄스를 생성하는 동작을 설명하기 위한 펄스의 파형을 도시한 도면이다.

도 4를 참조하면, 펄스 생성부(109)는 제1 지연 펄스(401)와 제2 지연 펄스(403)를 이용하여 보상 펄스(405)를 생성한다.

제1 지연 펄스(401)는 제1 입력 펄스가 제1 신호 지연부(101)를 통과하며 제1 신호 지연부(101)의 기본 특성에 의해 지연된 신호이며 제2 지연 펄스(403)는 제2 입력 펄스가 제2 신호 지연부(103)를 통과하며 제2 신호 지연부(103)의 기본 특성 및 지연 제어신호에 의해 지연된 신호이다.

보상 펄스(405)는 제1 지연 펄스(401)의 포지티브 에지(positive edge)와 제2 지연 펄스(403)의 네거티브 에지(negative edge)를 이용하여 생성될 수 있다. 제1 지연 펄스(401)의 펄스 폭은 고정된 상태이므로 제2 지연 펄스의 지연 폭에 따라 보상 펄스의(405)의 폭이 결정된다.

또한, 제1 지연 펄스(401)와 제2 지연 펄스(403) 모두 신호 지연부(101,103)의 특성에 의한 지연이 포함되어 있으므로 지연 제어신호에 의한 지연만이 반영된 보상 펄스 신호를 생성할 수 있다.

도 5는 본 발명의 일 실시예에 따른 신호 지연부의 회로도를 도시한 도면이다.

도 5를 참조하면 제1 신호 지연부(101) 및 제2 신호 지연부(103)는 도 5의 회로도를 이용하여 구성될 수 있다.

도 6은 본 발명의 일 실시예에 따른 전하 펌프와 저역통과 필터부의 회로도를 도시한 도면이다.

도 6을 참조하면 전하 펌프(303) 및 저역통과 필터부(305)는 도 6의 회로도를 이용하여 구성될 수 있다.

도 7은 본 발명의 일 실시예에 따른 노이즈 보상회로가 앰프에 연결된 경우의 일례를 도시한 도면이다.

본 발명의 일 실시예에 따른 노이즈 보상회로(100)는 출력장치(111)인 앰프에 연결되고, 앰프의 출력 신호와 오디오 신호가 제1 신호 지연부(101)를 통과하며 지연된 제1 지연 신호가 적분기(201,203)을 통해 적분된다. 적분된 출력 신호와 오디오 신호는 비교부(205)를 통해 위상 검출기(301)로 입력되고 비교부(205)에서의 비교 결과를 이용하여 위상 검출기(301)는 적분된 출력 신호와 오디오 신호의 차이만큼의 출력 펄스와 업 또는 다운 신호를 출력한다. 출력 신호는 전하 펌프(303) 및 저역통과 필터를 통과하여 지연 제어신호로 변환되며, 지연 제어신호를 입력 받은 제2 신호 지연부(103)는 오디오 신호를 지연하여 제2 지연 신호를 출력한다. 제1 지연 신호와 제2 지연 신호는 펄스 생성부(109)에 입력되어 보상 펄스를 생성한다. 앰프를 통과하는 보상 펄스는 앰프에 의한 노이즈가 합쳐지게 되며 노이즈가 합쳐진 신호와 입력된 오디오 신호는 동일한 값을 가지게 된다.

도 8을 본 발명의 일 실시예에 따른 출력 신호의 노이즈를 보상하는 방법의 전체적인 흐름을 도시한 순서도이다. 이하, 도 8을 참조하여 각 단계 별로 수행되는 과정을 설명하기로 한다.

먼저, 단계(S801)에서는 제1 입력 펄스를 지연하여 제 1 지연 펄스를 출력한다. 보다 상세하게, 제1 입력 펄스는 제1 신호 지연부(101)의 기본 특성에 의해 지연된다.

단계(S803)에서는 제1 지연 펄스와 출력 신호를 비교한다. 본 발명의 일 실시예에 따르면, 단계(S803)에서는 제1 지연 펄스와 출력 신호를 적분하고 적분된 제1 적분 펄스 및 제2 적분 펄스를 이용하여 비교할 수 있다.

이어서, 단계(S805)에서는 비교 결과를 이용하여 지연 제어신호를 생성한다. 본 발명의 일 실시예에 따르면, 단계(S805)에서는 출력 신호가 제1 지연 펄스보다 작은 경우 업 신호를 출력 신호가 제1 지연 펄스보다 큰 경우 다운 신호를 출력하며, 출력 신호와 제1 지연 펄스의 차이만큼의 펄스를 이용하여 지연 제어신호를 생성할 수 있다.

단계(S807)에서는 지연 제어신호를 이용하여 제2 지연 펄스를 생성한다. 본 발명의 일 실시예에 따르면, 단계(S807)에서는 업 신호에 의한 지연 제어신호를 이용하는 경우 제2 입력 펄스의 지연 양을 늘리며, 다운 신호에 의한 지연 제어신호를 이용하는 경우 제2 입력 펄스의 지연 양을 줄일 수 있다.

마지막으로, 단계(S809)에서는 제1 지연 펄스 및 제2 지연 펄스를 이용하여 보상 펄스를 생성한다.

이에 따라, 출력장치(111)에서 발생하는 노이즈에 의한 왜곡을 보상할 수 있다.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

100 : 노이즈 보상회로101 : 제1 신호 지연부103 : 제2 신호 지연부105 : 비교부107 : 지연 제어부109 : 펄스 생성부111 : 출력장치
201 : 제1 적분기203 : 제2 적분기
205 : 신호 비교부
301 : 위상 검출기303 : 전하 펌프
305 : 저역통과 필터부
401 : 제1 지연 펄스403 : 제2 지연 펄스
405 : 보상 펄스

Claims (13)

1. 출력 신호의 노이즈를 보상하는 회로에 있어서,
   제1 입력 펄스를 지연하여 제1 지연 펄스를 출력하는 제1 신호 지연부;
   상기 제1 지연 펄스와 상기 출력 신호를 비교하는 비교부;
   상기 비교 결과를 이용하여 지연 제어신호를 생성하는 지연 제어부;
   상기 지연 제어신호를 이용하여 제2 입력 펄스를 지연하여 제2 지연 펄스를 출력하는 제2 신호 지연부; 및
   상기 제1 지연 펄스와 상기 제2 지연 펄스를 이용하여 상기 노이즈의 보상을 위한 보상 펄스를 생성하는 펄스 생성부
   를 포함하는 것을 특징으로 하는 노이즈 보상회로.
   
2. 삭제
3. 제1항에 있어서,
   상기 보상 펄스는 상기 출력 신호의 노이즈를 보상하여 상기 제1 입력 펄스 또는 제2 입력 펄스에 동기 시키고자 하는 신호인 것을 특징으로 하는 노이즈 보상회로.
4. 제1항에 있어서,
   상기 비교부는,
   상기 제1 지연 펄스를 적분하여 제1 적분 펄스를 출력하는 제1 적분기;
   상기 출력 신호를 적분하여 제2 적분 펄스를 출력하는 제2 적분기; 및
   상기 제1 적분 펄스와 상기 제2 적분 펄스를 비교하여 비교 결과를 출력하는 신호 비교부
   를 포함하는 것을 특징으로 하는 노이즈 보상회로.
5. 제4항에 있어서,
   상기 지연 제어부는,
   상기 비교 결과를 이용하여 업 또는 다운 신호를 출력하며 상기 제1 적분 펄스와 상기 제2 적분 펄스의 차이만큼의 펄스를 출력하는 위상 검출기;
   상기 업 신호에는 상기 펄스의 전하량을 증가 시키고, 상기 다운 신호에는 상기 펄스의 전하량을 감소 시키는 전하 펌프; 및
   상기 조절된 전하량을 저역 통과필터링 하여 지연 제어신호를 출력하는 저역통과 필터부
   를 포함하는 것을 특징으로 하는 노이즈 보상회로.
6. 제5항에 있어서,
   상기 위상 검출기는,
   상기 출력 신호가 상기 제1 입력 펄스보다 작은 경우 상기 업 신호를 출력하며,
   상기 출력 신호가 상기 제1 입력 펄스보다 큰 경우 상기 다운 신호를 출력하는 것을 특징으로 하는 노이즈 보상회로.
7. 제6항에 있어서,
   상기 제2 신호 지연부는,
   상기 업 신호에 의한 지연 제어신호를 입력 받는 경우 상기 제2 입력 펄스의 지연 양을 늘려 상기 보상 펄스의 폭을 넓히며,
   상기 다운 신호에 의한 지연 제어신호를 입력 받는 경우 상기 제2 입력 펄스의 지연 양을 줄여 상기 보상 펄스의 폭을 좁히는 것을 특징으로 하는 노이즈 보상회로.
8. 제1항에 있어서,
   상기 펄스 생성부는,
   상기 제1 지연 펄스의 포지티브 에지(positive edge)와 상기 제2 지연 펄스의 네거티브 에지(negative edge)를 이용하여 보상 펄스를 생성하는 것을 특징으로 하는 노이즈 보상회로.
9. 출력 신호의 노이즈를 보상하는 방법에 있어서,
   제1 입력 펄스를 지연하여 제1 지연 펄스를 출력하는 단계;
   상기 제1 지연 펄스와 상기 출력 신호를 비교하는 단계;
   상기 비교 결과를 이용하여 지연 제어신호를 생성하는 단계;
   상기 지연 제어신호를 통해 제2 입력 펄스를 지연하여 제2지연 펄스를 출력하는 단계; 및
   상기 제1 지연 펄스와 상기 제2 지연 펄스를 이용하여 상기 노이즈의 보상을 위한 보상 펄스를 생성하는 단계
   를 포함하는 것을 특징으로 하는 노이즈 보상회로의 동작방법.
10. 제9항에 있어서,
    상기 비교하는 단계는,
    상기 제1 지연 펄스를 적분하여 제1 적분 펄스를 출력하는 단계;
    상기 출력 신호를 적분하여 제2 적분 펄스를 출력하는 단계;
    상기 제1 적분 펄스와 상기 제2 적분 펄스를 비교하는 단계를 포함하는 것을 특징으로 하는 노이즈 보상회로의 동작방법.
11. 제9항에 있어서,
    상기 지연 제어신호를 생성하는 단계는,
    상기 비교 결과를 이용하여 업 또는 다운 신호를 출력하는 단계;
    상기 제1 지연 펄스와 상기 출력 신호의 차이만큼의 펄스를 출력하는 단계;
    상기 업 신호에는 상기 펄스의 전하량을 증가시키고, 상기 다운 신호에는 상기 펄스의 전하량을 감소시키는 단계; 및
    상기 조정된 전하량을 저역 통과 필터링하여 지연 제어신호를 출력하는 단계를
    포함하는 것을 특징으로 하는 노이즈 보상회로의 동작방법.
12. 제11항에 있어서,
    상기 업 또는 다운 신호를 출력하는 단계는,
    상기 출력 신호가 상기 제1 입력 펄스보다 작은 경우 상기 업 신호를 출력하며,
    상기 출력 신호가 상기 제1 입력 펄스보다 큰 경우 상기 다운 신호를 출력하는 것을 특징으로 하는 노이즈 보상회로의 동작방법.
13. 삭제

Images