KR101930324B1 - IoT 디바이스를 위한 듀티 보정 회로모듈 - Google Patents

IoT 디바이스를 위한 듀티 보정 회로모듈 Download PDF

Info

Publication number
KR101930324B1
KR101930324B1 KR1020180084181A KR20180084181A KR101930324B1 KR 101930324 B1 KR101930324 B1 KR 101930324B1 KR 1020180084181 A KR1020180084181 A KR 1020180084181A KR 20180084181 A KR20180084181 A KR 20180084181A KR 101930324 B1 KR101930324 B1 KR 101930324B1
Authority
KR
South Korea
Prior art keywords
duty cycle
sub
loop
module
loop module
Prior art date
Application number
KR1020180084181A
Other languages
English (en)
Inventor
이원영
Original Assignee
서울과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울과학기술대학교 산학협력단 filed Critical 서울과학기술대학교 산학협력단
Priority to KR1020180084181A priority Critical patent/KR101930324B1/ko
Application granted granted Critical
Publication of KR101930324B1 publication Critical patent/KR101930324B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명에서는 종래 IoT 디바이스의 유휴상태에서 불필요한 회로의 경우에, 히버네이션(Hibernation) 모드로 진입시키거나, 시스템 클럭 주파수를 낮추고, 사용 전원을 낮추는 방법 등을 통해 전체 전력 소모를 낮출 수 있는 방법을 사용할 때, 시스템의 일부 회로가 정상 동작으로 전환하는데 시간이 걸려, 유휴상태를 효율적으로 사용하는데 제한이 되는 문제점이 발생되는 것을 개선하고자, 메인루프모듈(100)와 서브루프모듈(200)을 갖는 이중루프구조와, 록 검출부(Lock Detector)(300)가 구성됨으로서, 메인루프모듈의 밴드폭이 서브루프모듈의 밴드폭보다 넓어서, 메인루프모듈의 응답속도를 서브루프모듈의 응답속도보다 빠르게 함으로서, IoT디바이스가 유휴상태에서 정상동작 상태로 상태변환하는데 걸리는 시간을, 기존에 비해 2배~4배 빠르게 상태 전환시킬 수 있고, 평상시에 메인루프모듈과 서브루프모듈을 전기적으로 분리시키다가, 록 검출부(Lock Detector)로부터 locking 상태에 따른 닫음신호를 전달받아, 메인루프모듈(main loop filter)과 서브루프필터링부(sub loop filter)가 합쳐지도록 유도시킬 수 있어, 정상동작상태에서 duty 보정 오프셋을 감소시킬 수 있으며, 외부 noise에 둔감한 IoT 디바이스를 위한 듀티 보정 회로모듈을 제공하는데 그 목적이 있다.

Description

IoT 디바이스를 위한 듀티 보정 회로모듈{DUTY CYCLE CORRECTOR}
본 발명에서는 메인루프모듈(100)과 서브루프모듈(200)을 갖는 이중루프구조와, 록 검출부(Lock Detector)(300)가 구성되어, 메인루프모듈의 밴드폭이 서브루프모듈의 밴드폭보다 넓어서, 메인루프모듈의 응답속도를 서브루프모듈의 응답속도보다 빠르게 함으로서, IoT디바이스가 유휴상태에서 정상동작 상태로 상태변환하는데 걸리는 시간을, 기존에 비해 2배~4배 빠르게 상태 전환시킬 수 있고, 외부 noise에 둔감한 IoT 디바이스를 위한 듀티 보정 회로모듈에 관한 것이다.
IoT 디바이스는 설치 및 사용 형태에 따라 AC전력을 사용하는 전력공급장치를 통해 전력을 공급받거나 배터리로부터 전력을 공급받게 된다.
배터리로부터 전원을 공급받는 경우, 전력 소모 관리가 필수적이다.
따라서, 저전력 시스템 설계를 하기 위해서는 유휴상태를 잘 이용해야 한다.
유휴상태에서 불필요한 회로의 경우에, 히버네이션(Hibernation) 모드로 진입시키거나, 시스템 클럭 주파수를 낮추고, 사용 전원을 낮추는 방법 등을 통해 전체 전력 소모를 낮출 수 있는 방법이 있다.
그러나 유휴상태를 사용하는 경우 시스템이 유휴상태에서 정상동작 상태로 빠르게 변화할 수 있어야 한다.
하지만, 시스템의 일부 회로가 정상 동작으로 전환하는데 시간이 걸린다면, 유휴상태를 효율적으로 사용하는데 제한이 되는 문제점이 발생된다.
국내공개특허공보 제10-2018-0063697호
상기의 문제점을 해결하기 위해 본 발명에서는 메인루프모듈의 밴드폭이 서브루프모듈의 밴드폭보다 넓어서, 메인루프모듈의 응답속도를 서브루프모듈의 응답속도보다 빠르게 할 수 있고, 평상시에 메인루프모듈과 서브루프모듈을 전기적으로 분리시키다가, 록 검출부(Lock Detector)로부터 locking 상태에 따른 닫음신호를 전달받아, 메인루프모듈과 서브루프필터링부(sub loop filter)가 합쳐져 루프이득 증가로 인한 오프셋 감소 특성을 얻을 수 있는 IoT 디바이스를 위한 듀티 보정 회로모듈을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위해 본 발명에 따른 IoT 디바이스를 위한 듀티 보정 회로모듈은
듀티사이클을 보정하고, 왜곡상태를 판단하여, 듀티사이클의 전압값을 저장시키는 메인루프모듈(100)과,
메인루프모듈로부터 듀티사이클의 전압값을 입력받아 에러 신호의 잡음을 걸러내고, 서브 피드백루프(feed back loop)를 보상하다가, 록 검출부(Lock Detector)로부터 locking 상태에 따른 닫음신호를 전달받아, 메인루프모듈과 합쳐지는 역할을 수행하는 서브루프모듈(200)과,
듀티 보정 회로모듈(Duty cycle corrector)의 locking 상태를 판단한 후, 서브루프모듈의 전송게이트(transmission gate)쪽으로 닫음신호를 보내어, 메인루프모듈과 서브루프필터링부(sub loop filter)가 합쳐지도록 제어시키는 록 검출부(Lock Detector)(300)로 구성됨으로서 달성된다.
이상에서 설명한 바와 같이, 본 발명에서는
첫째, 메인루프모듈의 밴드폭이 서브루프모듈의 밴드폭보다 넓어서, 메인루프모듈의 응답속도를 서브루프모듈의 응답속도보다 빠르게 함으로서, IoT디바이스가 유휴상태에서 정상동작 상태로 상태변환하는데 걸리는 시간을, 기존에 비해 2배~4배 빠르게 상태 전환시킬 수 있다.
둘째, 평상시에 메인루프모듈과 서브루프모듈을 전기적으로 분리시키다가, 록 검출부(Lock Detector)로부터 locking 상태에 따른 닫음신호를 전달받아, 메인루프모듈과 서브루프필터링부(sub loop filter)가 합쳐지도록 유도시킬 수 있어, 정상동작상태에서 duty 보정 오프셋을 감소시킬 수 있다.
도 1은 본 발명에 따른 IoT 디바이스를 위한 듀티 보정 회로모듈(1)의 구조를 도시한 구성도,
도 2는 본 발명에 따른 IoT 디바이스를 위한 듀티 보정 회로모듈(1)의 구성요소를 도시한 블럭도,
도 3은 본 발명에 따른 IoT 디바이스를 위한 듀티 보정 회로모듈(1)의 구성 중 메인루프모듈과 서브루프모듈의 구성요소를 도시한 구성도
도 4는 본 발명에 따른 듀티사이클 검출부의 구성요소를 도시한 블럭도,
도 5는 본 발명에 따른 메인루프 필터링부(Main Loop Filtering)가 한 개의 커패시터(C1)로 구성되는 것을 도시한 회로도,
도 6은 본 발명에 따른 유니티게인버퍼부(unity gain buffer)가 입력단자에 연산증폭기의 비반전단자에 인가되고,
출력단자와 반전단자는 같은 전위에 있도록 구성된 것을 회로도
도 7은 본 발명에 따른 유니티게인버퍼부(unity gain buffer)의 입력 및 출력파형을 도시한 파형도
도 8은 본 발명에 따른 서브루프 필터링부가 한개의 커패시터(C2)로 구성되는 것을 도시한 회로도,
도 9는 본 발명에 따른 록검출부를 통해 듀티 보정 회로모듈(Duty cycle corrector)의 locking 상태를 검출하는 것을 도시한 일실시예도,
도 10은 본 발명에 따른 IoT 디바이스를 위한 듀티 보정 회로모듈의 듀티사이클 왜곡보정특성을 검증한 결과를 도시한 그래프,
도 11은 본 발명에 따른 IoT 디바이스를 위한 듀티 보정 회로모듈의 응답특성을 검증한 결과를 도시한 그래프.
먼저, 본 발명에서 설명되는 듀티 보정 회로모듈(DCC)은 Chip-to-Chip 신호 전송에 있어서 채널의 SI(Signal Integrity), PI (Power Integrity), Signal Jitter, Device 내의 PowerNoise 등에 의한 신호 왜곡을 수신 단 Chip 내부에서 듀티 사이클을 보정하는 회로를 말한다.
이는 디지털 시스템의 보정회로, 전원회로에 사용되는 스위칭 레귤레이터(Switching Regulator) 또는 신호동기 시스템의 지연동기루프 등에서 가장 널리 사용되는 회로 중 하나로서, 내부 또는 외부 클럭신호의 듀티 사이클을 보정하여, 정확한 데이터가 전달되도록 에러율을 감소시키는 역할을 한다.
본 발명에서는 IoT디바이스가 유휴상태에서 정상동작 상태로 기존에 비해 2배~4배 빠르게 상태 전환이 가능하고, 정상동작상태에서 duty 보정 오프셋을 감소시킬 수 있는 듀티 보정 회로모듈(DCC)을 주요 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 첨부하여 설명한다.
도 1은 본 발명에 따른 IoT 디바이스를 위한 듀티 보정 회로모듈(1)의 구조를 도시한 구성도에 관한 것이고, 도 2는 본 발명에 따른 IoT 디바이스를 위한 듀티 보정 회로모듈(1)의 구성요소를 도시한 블럭도에 관한 것이며, 도 3은 본 발명에 따른 IoT 디바이스를 위한 듀티 보정 회로모듈(1)의 구성 중 메인루프모듈과 서브루프모듈의 구성요소를 도시한 구성도에 관한 것으로, 이는 메인루프모듈(100)와 서브루프모듈(200)을 갖는 이중루프구조와, 록 검출부(Lock Detector)(300)로 구성된다.
먼저, 본 발명에 따른 메인루프모듈(100)에 관해 설명한다.
상기 메인루프모듈(100)은 듀티사이클을 보정하고, 왜곡상태를 판단하여, 듀티사이클의 전압값을 저장시키는 역할을 한다.
이는 도 3에 도시한 바와 같이, 듀티사이클 조절부(Duty cycle adjuster)(110), 듀티사이클 검출부(Duty cycle detector)(120), 메인루프 필터링부(Main Loop Filtering)(130)로 구성된다.
첫째, 본 발명에 따른 듀티사이클 조절부(Duty cycle adjuster)(110)에 관해 설명한다.
상기 듀티사이클 조절부(Duty cycle adjuster)(110)는 듀티사이클을 보정하는 역할을 한다.
이는 조절 가능한 클럭을 생성시키도록 한다.
그리고, Control bit 에 따라 듀티 사이클 보정 회로(DCC)의 resolution 이 결정이 되는데, resolution을 높일수록, Control bit 수는 늘어나게 되고, 이에 따라 듀티 사이클보정 시간은 늘어나게 된다.
즉, Resolution 과 DCC Time 간에 Trade-off관계를 갖는다.
둘째, 본 발명에 따른 듀티사이클 검출부(Duty cycle detector)(120)에 관해 설명한다.
상기 듀티사이클 검출부(Duty cycle detector)(120)는 듀티사이클을 검출하여, 듀티사이클의 왜곡상태를 분석하고 판단하는 역할을 한다.
이는 전류조절방식 버퍼를 통해 디지털 아웃풋 클럭으로 변환시킨 듀티사이클을 검출하여, 듀티사이클의 왜곡상태를 분석하고 판단하도록 구성된다.
이로 인해, 듀티사이클의 조절된 값이 올바른 값인지 판단한다.
상기 듀티사이클 검출부(Duty cycle detector)(120)는 도 4에 도시한 바와 같이, 비교기(Comparator)(121)가 포함되어 구성된다.
상기 비교기(Comparator)(121)는 보정하고자 하는 위치에서의 클록 "High" 구간 "Low" 구간을 비교판단하는 역할을 한다.
이는 전압레벨을 기준으로, Up/Down을 판단한다.
또한, 본 발명에 따른 듀티사이클 검출부(Duty cycle detector)(120)는 도 4에 도시한 바와 같이, 감가산기(Up/Down-Counter)(122)가 포함되어 구성된다.
상기 감가산기(Up/Down-Counter)(122)는 비교기 결과를 피드백시키는 역할을 한다.
이는 비교기의 Up/Down 결과를 받아, 듀티 사이클 조절기의 Control bit를 정한다.
감가산기는 선형 방식으로 코드를 찾아가는 방식으로, 3bit의 경우, 최대 8 번의 비교 시간이 걸린다.
셋째, 본 발명에 따른 메인루프 필터링부(Main Loop Filtering)(130)에 관해 설명한다.
상기 메인루프 필터링부(Main Loop Filtering)(130)는 듀티사이클 검출부와 듀티 사이클 조절기(Duty Cycle Adjuster)사이에 위치되어, 듀티사이클 검출부에서 출력되는 에러 신호의 잡음을 걸러내고, 메인 피드백루프(feed back loop)를 보상하는 역할을 한다.
즉, 메인루프필터링부가 구성됨으로써 제어전압의 급격한 변화를 방지하고 잡음제거를 하며, 충분한 위상 마진을 확보함으로써, 메인 루프를 안정하게 한다.
본 발명에 따른 메인루프 필터링부(Main Loop Filtering)는 수동소자로 루프 필터를 구현하는데, 그 이유는 메인루프 필터링부(Main Loop Filtering)가 간단하고,가격이 낮으며,위상 잡음이 낮기 때문이다.
이 메인루프 필터링부(Main Loop Filtering)는 도 5에 도시한 바와 같이, 한 개의 커패시터(C1)로 구성되어 있다.
메인루프 필터링부(Main Loop Filtering)는 듀티사이클 검출부에서 출력되는 전하를 충전 또는 방전하여 컨트롤 전압을 생성하는 역할을 한다.
또한, 상기 메인루프 필터링부는 듀티사이클 검출부를 통해 분석하고 판단완료한 듀티사이클의 전압값을 저장시킨 후, 그 저장된 듀티사이클의 전압값을 듀티사이클 조절부(duty adjuster)과 서브루프모듈의 유니티게인버퍼부(unity gain buffer) 로 입력시키도록 구성된다.
다음으로, 본 발명에 따른 서브루프모듈(200)에 관해 설명한다.
상기 서브루프모듈(200)은 메인루프모듈로부터 듀티사이클의 전압값을 입력받아 에러 신호의 잡음을 걸러내고, 서브 피드백루프(feed back loop)를 보상하다가, 록 검출부(Lock Detector)로부터 locking 상태에 따른 닫음신호를 전달받아, 메인루프모듈과 합쳐지는 역할을 수행하는 역할을 한다.
이는 도 3에 도시한 바와 같이, 유니티게인버퍼부(unity gain buffer)(210), 서브루프 필터링부(Sub Loop Filtering)(220), 전송게이트(transmission gate)(230)로 구성된다.
첫째, 본 발명에 따른 유니티게인버퍼부(unity gain buffer)(210)에 관해 설명한다.
상기 유니티게인버퍼부(unity gain buffer)(210)는 메인루프 필터링부(Main Loop Filtering)로부터 듀티사이클의 전압값을 입력받아 서브 루프 필터링부로 전달시키는 역할을 한다.
이는 도 6에 도시한 바와 같이 입력단자에 연산증폭기의 비반전단자에 인가된다.
출력단자와 반전단자는 같은 전위에 있도록 구성된다.
도 6은 가상 접지 개념으로 인 버팅 터미널의 전압은 입력전압 Vin과 동일하게 설정된다.
즉, 반전단와 출력단자는 같은 전위에 있기 때문에 수학식 1과 같이 표현된다.
Figure 112018071542631-pat00001
따라서, 출력전압(Vo)은 입력전압(Vin)과 동일하다.
Vin이 증가하면 Vo도 증가한다.
Vin이 감소하면 Vo도 감소한다.
따라서, 출력은 입력을 따르므로 회로는 전압폴로워(voltage follower)라고 한다.
회로의 이득은 1이다.
입력 및 출력 파형은 도 7에 도시한 바와 같다.
본 발명에 따른 유니티게인버퍼부(unity gain buffer)는 높은 입력 임피던스, 낮은 출력 임피던스, 높은 대역폭, 출력은 위상 이동없이 입력을 따르는 특성을 가진다.
둘째, 본 발명에 따른 서브루프 필터링부(Sub Loop Filtering)(220)에 관해 설명한다.
상기 서브루프 필터링부(Sub Loop Filtering)(220)는 유니티게인버퍼부와 전송게이트(transmission gate)사이에 위치되어, 유니티게인버퍼부에서 출력되는 에러 신호의 잡음을 걸러내고, 서브 피드백루프(feed back loop)를 보상하는 역할을 한다.
본 발명에 따른 서브루프 필터링부는 수동소자로 루프 필터를 구현하는데, 그 이유는 서브루프 필터링부가 간단하고, 가격이 낮으며,위상 잡음이 낮기 때문이다.
상기 서브루프 필터링부는 도 8에 도시한 바와 같이, 한 개의 커패시터(C2)로 구성된다.
서브루프 필터링부는 유니티게인버퍼부에서 출력되는 전하를 충전 또는 방전하여 컨트롤 전압을 생성하는 역할을 한다.
또한, 본 발명에 따른 서브루프 필터링부는 유니티게인버퍼부(unity gain buffer)로 전달받은 듀티사이클의 전압값을 저장시키도록 구성된다.
셋째, 본 발명에 따른 전송게이트(transmission gate)(230)에 관해 설명한다.
상기 전송게이트(transmission gate)(230)는 평상시에 메인루프모듈과 서브루프모듈을 전기적으로 분리시키다가, 록 검출부(Lock Detector)로부터 locking 상태에 따른 닫음신호를 전달받아, 메인루프모듈과 서브루프필터링부(sub loop filter)가 합쳐지도록 유도시키는 역할을 한다.
이는 록 검출부(Lock Detector의 출력단자가 연결되어 구성된다.
다음으로, 본 발명에 따른 록 검출부(Lock Detector)(300)에 관해 설명한다.
상기 록 검출부(Lock Detector)(300)는 듀티 보정 회로모듈(Duty cycle corrector)의 locking 상태를 판단한 후, 서브루프모듈의 전송게이트(transmission gate)쪽으로 닫음신호를 보내어, 메인루프모듈과 서브루프필터링부(sub loop filter)가 합쳐지도록 제어시키는 역할을 한다.
이는 inCLK과 Corrected Clock의 90도~180도 위상차의 클럭에 록(Lock)시키도록 구성된다.
즉, 메인 딜레이 라인(main delay line)의 딜레이 셀(delay cell)과 같은 지연 특성을 가지거나, 리셋(reset) 기능을 갖는 리셋터블 딜레이 라인(resettable delay line)과 차동형 DFF(D Flip Flop)로 구성된다.
리셋터블 딜레이 라인(resettable delay line) 없이 90도 클럭과 DFF을 이용하여 듀티 보정 회로모듈(Duty cycle corrector)의 locking 상태를 검출한다.
리셋터블 딜레이 라인(resettable delay line)의 리셋신호는 리셋터블 딜레이 셀의 출력을 정해진 레벨로 강제로 리셋하는 역할을 한다.
리셋신호로 0도 클럭을 사용하며, 0도 클럭이 로우(low)로 되면 딜레이 셀의 출력은 리셋된다.
DFF은 0도 클럭의 폴링엣지(falling edge)에서 r90도의 레벨을 검출함으로써 듀티 보정 회로모듈(Duty cycle corrector)의 locking 상태를 판단하게 된다.
도 9의 (a)에 도시한 바와 같이, 정상 동작인 경우, 0도 클럭의 폴링엣지(falling edge)에서 r90도 클럭은 하이(High) 상태를 유지하므로, DFF의 출력은 하이(High)로 정상 동작임을 검출한다.
그러나, 도 9의 (b)에 도시한 바와 같이, 2차 검출인 경우, 리셋에 의해 r90도 클럭은 로우(low) 상태를 계속 유지하게 되므로, DFF의 출력은 로우(low)로서, 고조파(harmonic)상태임을 검출한다. 도 9의 (c)에 도시한 바와 같이, 4차 검출도 마찬가지로 검출한다.
이하, 본 발명에 따른 IoT 디바이스를 위한 듀티 보정 회로모듈의 구체적인 동작과정에 관해 설명한다.
먼저, 입력 클럭 신호가 듀티사이클 조절부(duty adjuster)를 지나 듀티사이클 검출부(duty detector)로 전달된다. 이때, 듀티사이클 조절부(duty adjuster)는 VCTRL의 초기값을 사용한다.
다음으로, 듀티사이클 검출부(Duty detector)는 듀티 사이클 왜곡(duty cycle distortion) 상태를 판단하여 이 결과를 메인루프 필터링부(Main Loop Filtering)에 저장한다.
여기서, 메인루프 필터링부(Main Loop Filtering)의 저장된 값은 듀티사이클 조절부(duty adjuster)뿐만 아니라, 서브루프모듈의 유니티게인버퍼부(unity gain buffer) 로도 입력된다.
다음으로, 유니티게인버퍼부(unity gain buffer)는 이 전압 값을 그대로 서브루프 필터링부(Sub Loop Filtering)로 전달한다.
이때, 서브루프 필터링부(Sub Loop Filtering)와 메인루프 필터링부(Main Loop Filtering)는 전송게이트(transmission gate)로 인해 전기적으로 분리된 상태이다. 즉, main loop와 sub loop은 독립적으로 동작한다.
끝으로, 록 검출부(Lock Detector)가 DCC lock을 판단하면, 서브루프모듈의 전송게이트(transmission gate)를 닫게 되어, 메인루프모듈과 서브루프필터링부(sub loop filter)가 합쳐진다.
즉, 메인루프모듈의 밴드폭(bandwidth)이 감소하게 된다.
이를 통해 정상 상태 동작에서 duty 보정 오프셋을 감소시키고, 외부 noise에 둔감한 특성을 얻게 된다.
도 10은 본 발명에 따른 IoT 디바이스를 위한 듀티 보정 회로모듈의 듀티사이클 왜곡보정특성을 검증한 결과를 도시한 그래프에 관한 것으로, InCLK의 듀티사이클이 20%인 경우에, 듀티 보정 회로모듈의 듀티사이클 왜곡보정을 통해 듀티사이클 50%로 보정하고, InCLK의 듀티사이클이 80%인 경우에, 듀티 보정 회로모듈의 듀티사이클 왜곡보정을 통해 듀티사이클 50%로 보정한 것을 알 수가 있다.
또한, 도 11은 본 발명에 따른 IoT 디바이스를 위한 듀티 보정 회로모듈의 응답특성을 검증한 결과를 도시한 그래프에 관한 것으로, 분홍색라인은 메인루프모듈만이 동작된 경우에, 빠른 응답과 큰 오프셋이 발생됨을 나타내고, 빨간색라인은 서브루프모듈만이 동작된 경우에, 느린 응답과 작은 오프셋이 발생됨을 나타내며, 연한블루색라인은 메인루프모듈과 서브루프모듈이 합쳐진 이중루프(Dual loop)로 동작된 경우에, 빠른 응답과 높은 정밀도가 발생됨을 나타낸다.
1 : 듀티 보정 회로모듈
100 : 메인루프모듈
110 : 듀티사이클 조절부(Duty cycle adjuster)
120 : 듀티사이클 검출부(Duty cycle detector)
130 : 메인루프 필터링부(Main Loop Filtering)
200 : 서브루프모듈
210 : 유니티게인버퍼부(unity gain buffer)
220 : 서브루프 필터링부(Sub Loop Filtering)
230 : 전송게이트(transmission gate)
300 : 록 검출부(Lock Detector)

Claims (5)

  1. 듀티사이클을 보정하고, 왜곡상태를 판단하여, 듀티사이클의 전압값을 저장시키는 메인루프모듈(100)과,
    메인루프모듈로부터 듀티사이클의 전압값을 입력받아 에러 신호의 잡음을 걸러내고, 서브 피드백루프(feed back loop)를 보상하다가, 록 검출부(Lock Detector)로부터 로킹(locking) 상태에 따른 닫음신호를 전달받아, 메인루프모듈과 이중루프(Dual loop)로 동작되도록 합쳐지고, 전체 루프 이득 증가를 통한 낮은 듀티사이클 에러를 얻기 위한 역할을 수행하는 서브루프모듈(200)과,
    듀티 보정 회로모듈(Duty cycle corrector)의 locking 상태를 판단한 후, 서브루프모듈의 전송게이트(transmission gate)쪽으로 닫음신호를 보내어, 메인루프모듈과 서브루프모듈이 합쳐진 이중루프(Dual loop)로 동작되도록 제어시키는 록 검출부(Lock Detector)(300)로 구성되는 것을 특징으로 하는 IoT 디바이스를 위한 듀티 보정 회로모듈.
  2. 제1항에 있어서, 상기 메인루프모듈(100)은
    듀티사이클을 보정하는 듀티사이클 조절부(Duty cycle adjuster)(110)와,
    듀티사이클을 검출하여, 듀티사이클의 왜곡상태를 분석하고 판단하는 듀티사이클 검출부(Duty cycle detector)(120)와,
    듀티사이클 검출부와 듀티 사이클 조절부(Duty Cycle Adjuster)사이에 위치되어, 듀티사이클 검출부에서 출력되는 에러 신호의 잡음을 걸러내고, 메인 피드백루프(feed back loop)를 보상하는 메인루프 필터링부(Main Loop Filtering)(130)로 구성되고;,
    상기 서브루프모듈(200)은
    메인루프모듈의 메인루프 필터링부(Main Loop Filtering)로부터 듀티사이클의 전압값을 입력받아 서브 루프 필터링부로 전달시키는 유니티게인버퍼부(unity gain buffer)(210)와,
    유니티게인버퍼부와 전송게이트(transmission gate)사이에 위치되어, 유니티게인버퍼부에서 출력되는 에러 신호의 잡음을 걸러내고, 서브 피드백루프(feed back loop)를 보상하는 서브루프 필터링부(Sub Loop Filtering)(220)와,
    평상시에 메인루프모듈과 서브루프모듈을 전기적으로 분리시키다가, 록 검출부(Lock Detector)로부터 locking 상태에 따른 닫음신호를 전달받아, 메인루프모듈과 서브루프모듈의 서브루프필터링부(sub loop filter)가 이중루프(Dual loop)의 동작으로 합쳐지도록 유도시키는 전송게이트(transmission gate)(230)로 구성되는 것을 특징으로 하는 IoT 디바이스를 위한 듀티 보정 회로모듈.
  3. 제2항에 있어서, 상기 듀티사이클 검출부(Duty cycle detector)(120)는
    보정하고자 하는 위치에서의 클록의 "High" 구간과 "Low" 구간을 비교판단하는 비교기(Comparator)(121)와,
    비교기(Comparator)를 통해 비교판단한 비교기 결과를 피드백시키는 감가산기(Up/Down-Counter)(122)가 더 포함되어 구성되는 것을 특징으로 하는 IoT 디바이스를 위한 듀티 보정 회로모듈.
  4. 삭제
  5. 삭제
KR1020180084181A 2018-07-19 2018-07-19 IoT 디바이스를 위한 듀티 보정 회로모듈 KR101930324B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180084181A KR101930324B1 (ko) 2018-07-19 2018-07-19 IoT 디바이스를 위한 듀티 보정 회로모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180084181A KR101930324B1 (ko) 2018-07-19 2018-07-19 IoT 디바이스를 위한 듀티 보정 회로모듈

Publications (1)

Publication Number Publication Date
KR101930324B1 true KR101930324B1 (ko) 2019-03-11

Family

ID=65758612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180084181A KR101930324B1 (ko) 2018-07-19 2018-07-19 IoT 디바이스를 위한 듀티 보정 회로모듈

Country Status (1)

Country Link
KR (1) KR101930324B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070104727A (ko) * 2006-04-24 2007-10-29 주식회사 하이닉스반도체 지연 고정 루프
KR20100081483A (ko) * 2009-01-06 2010-07-15 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
KR20180063697A (ko) 2016-12-02 2018-06-12 강원대학교산학협력단 듀티 사이클 보정회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070104727A (ko) * 2006-04-24 2007-10-29 주식회사 하이닉스반도체 지연 고정 루프
KR20100081483A (ko) * 2009-01-06 2010-07-15 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
KR20180063697A (ko) 2016-12-02 2018-06-12 강원대학교산학협력단 듀티 사이클 보정회로

Similar Documents

Publication Publication Date Title
KR100817081B1 (ko) 동기 실패를 방지하는 장치 및 그에 따른 지연 동기 루프
US7339438B2 (en) Phase and delay locked loops and semiconductor memory device having the same
US9190909B2 (en) Control device for multiphase interleaved DC-DC converter and control method thereof
US4857866A (en) Phase-locked loop having elongated time for charge and discharge
US6411142B1 (en) Common bias and differential structure based DLL with fast lockup circuit and current range calibration for process variation
US9575096B2 (en) Systems and methods to monitor current in switching converters
US8525713B2 (en) Voltage converter
KR100728301B1 (ko) 디지털로 제어 가능한 다중 위상 클럭 발생기
US20090219058A1 (en) Correlated double sampling circuit and sample hold circuit
KR950028348A (ko) 클록 재생 회로 및 이 클록 재생 회로등에 사용되는 소자들
KR20100022125A (ko) 지연 락 루프 초기화 회로
US10623005B2 (en) PLL circuit and CDR apparatus
US6859079B2 (en) Semiconductor device capable of accurately producing internal multi-phase clock signal
US7068195B1 (en) Accurate sampling technique for ADC
TWI465046B (zh) 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法
US8040167B1 (en) Method and apparatus for charge leakage compensation for charge pump
US7105797B2 (en) Optical receiving circuit
KR101309465B1 (ko) 듀티 사이클 보정장치
US7511645B1 (en) Apparatus and method for auto-zeroing a sampled comparator
US20080122544A1 (en) Jitter smoothing filter
US7603095B2 (en) Apparatus and method of switching intervals
KR101930324B1 (ko) IoT 디바이스를 위한 듀티 보정 회로모듈
US6614318B1 (en) Voltage controlled oscillator with jitter correction
JP2003533086A (ja) 差動位相ロックループ回路
JP5101058B2 (ja) 電源補償電圧および電流源