KR20180063697A - 듀티 사이클 보정회로 - Google Patents

듀티 사이클 보정회로 Download PDF

Info

Publication number
KR20180063697A
KR20180063697A KR1020160163783A KR20160163783A KR20180063697A KR 20180063697 A KR20180063697 A KR 20180063697A KR 1020160163783 A KR1020160163783 A KR 1020160163783A KR 20160163783 A KR20160163783 A KR 20160163783A KR 20180063697 A KR20180063697 A KR 20180063697A
Authority
KR
South Korea
Prior art keywords
duty
delay
duty cycle
dca
present
Prior art date
Application number
KR1020160163783A
Other languages
English (en)
Other versions
KR101942160B1 (ko
Inventor
황인철
이보현
배진희
Original Assignee
강원대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강원대학교산학협력단 filed Critical 강원대학교산학협력단
Priority to KR1020160163783A priority Critical patent/KR101942160B1/ko
Publication of KR20180063697A publication Critical patent/KR20180063697A/ko
Application granted granted Critical
Publication of KR101942160B1 publication Critical patent/KR101942160B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명의 일 실시예에 따른 듀티 사이클 보정회로는 듀티 제어부 및 듀티 사이클 조정부(Duty-Cycle Adjustor, DCA)를 포함하고, 듀티 사이클 조정부에서 제 1 단의 인버터(MP1 및 MN2) 사이에는 제 1 소자(MN1)가 연결됨에 따라 입력 신호(IN)에 지연이 발생되고 두 개의 신호들(VP1 및 VN1)로 분기되며, 제 2 단의 지연부(MP2 및 MN3) 사이에는 제 2 소자(MP5)가 연결되어 제 1 소자(MN1)에 의한 지연과 반대 형태의 지연이 발생되며, 듀티 사이클 조정부의 출력은 듀티 제어부로 피드백되어 입력될 수 있다.

Description

듀티 사이클 보정회로{THE DUTY CYCLE CORRECTOR}
본 발명은 듀티 사이클 보정회로에 관한 것으로, 더욱 상세하게는 듀티 제어부와 듀티 사이클 조정부(Duty-Cycle Adjustor, DCA)를 포함하는 듀티 사이클 보정회로에 관한 것이다.
듀티 사이클이란, 펄스 주기(T)에 대한 펄스폭(PW)의 비율을 나타내는 수치. PW/T로 나타내며 단위는 %이다. 다시 말해서, 듀티 사이클이란, 반도체 등의 전기적 소자에 전원이 인가된 상태의 유지 시간을 의미한다. 전자 장치나 시스템이 작동되는 동안의 시간 비율을 나타낸다. 그러므로 듀티(duty)란, 사용율, 부하 연속율, 가동율의 의미로도 사용되고 있다. 이러한 듀티를 전동기 제어에 이용한 것이 PWM(Pulse Width Modulation) 제어 방식이며, 듀티 사이클을 조정함으로써 전동기에 가해지는 전력을 제어되어, 모터의 속도를 희망 상태에 따라 제어할 수 있게 된다. 이러한 제어방식은 ON/OFF 동작에 의해서만 제어가 이루어지므로 제어에 의한 전력 손실이 없게 된다.
듀티의 제어를 위한 조정부 회로로써 다양한 형태의 회로가 사용될 수 있지만, 종래로부터 커패시터를 사용하는 회로 구현에 대한 연구가 활발히 이루어져 왔다 (예컨대, 대한민국 등록특허 제525080호, (2005년 10월 24일 등록)). 회로의 사용 목적 등에 따라 대용량의 커패시터가 사용되어야 하므로, 구현된 회로의 크기가 점차 커지는 등의 문제점이 대두되어 왔다.
1. 대한민국 등록특허 제525080호, (2005년 10월 24일 등록)
본 발명은 듀티 제어부와 듀티 사이클 조정부(DCA)가 포함된 듀티 사이클 보정회로에 관한 것으로, 기존 대비 새로운 구조의 듀티 사이클 조정부(DCA)를 통하여 입력을 버퍼링하는 과정에서 MOSFET을 추가하여 의도적으로 상승 시간(rising time)과 하강 시간(falling time)에 부정합(mismatch)을 발생시킴으로써 듀티를 제어하고자 한다. 또한, 출력 전압의 입력단으로의 피드백을 통하여 기준 전압과의 비교로써 듀티를 보정하고자 한다.
본 발명의 일 실시예로써, 듀티 사이클 보정회로가 제공될 수 있다.
본 발명의 일 실시예에 따른 듀티 사이클 보정회로는 듀티 제어부 및 듀티 사이클 조정부(Duty-Cycle Adjustor, DCA)를 포함하고, 듀티 사이클 조정부에서 제 1 단의 인버터(MP1 및 MN2) 사이에는 제 1 소자(MN1)가 연결됨에 따라 입력 신호(IN)에 지연이 발생되고 두 개의 신호들(VP1 및 VN1)로 분기되며, 제 2 단의 지연부(MP2 및 MN3) 사이에는 제 2 소자(MP5)가 연결되어 제 1 소자(MN1)에 의한 지연과 반대 형태의 지연이 발생되며, 듀티 사이클 조정부의 출력은 듀티 제어부로 피드백되어 입력될 수 있다.
본 발명의 일 실시예에 따르면 듀티 사이클 조정부(DCA)의 신호를 피드백을 통해 듀티 제어부에서 기준 전압과 비교하여 50%의 듀티로 맞추어갈 수 있다.
본 발명의 일 실시예에 따른 제 1 소자(MN1)는 N채널의 금속 산화막 반도체 전계 효과 트랜지스(MOSFET)이고, 제 2 소자(MP5)는 P채널의 금속 산화막 반도체 전계 효과 트랜지스(MOSFET)일 수 있다.
또한, 본 발명의 일 실시예에 따른 듀티 사이클 조정부(Duty-Cycle Adjustor, DCA)의 전단(front stage)에는 다이오드 연결 NMOSFET 부하를 이용하는 인버팅부가 연결될 수 있다.
본 발명의 일 실시예에 따른 듀티 제어부는 듀티 감지 증폭부와 게인 증폭부가 연결된 형태이고, 듀티 제어부의 출력단에 연결된 소자(CC)를 통하여 루프가 형성될 수 있다.
RF 주파수 합성기에서 IPN(In-band Phase Noise)의 개선을 위하여 doubler를 통해 기준 주파수를 높일 수 있는데, 이러한 경우 reference spur 문제를 해결하기 위해 본 발명의 일 실시예에 따른 듀티 사이클 보정회로를 이용하면 IPN을 획기적으로 감소시킬 수 있다.
또한, 듀티 제어를 위한 추가적인 커패시터의 사용이 없기 때문에 기존의 듀티 제어 방식에 비하여 적은 면적에서 저젼력으로 동작되는 회로의 구현이 가능하다.
또한, 아날로그 방식을 이용하므로, 디지털식의 기존의 듀티 제어 회로에 비하여 보다 정확한 듀티 출력을 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 듀티 사이클 보정회로의 예시적인 회로도이다.
도 2는 본 발명의 일 실시예에 따른 듀티 사이클 보정회로의 듀티 사이클 조정부(DCA)의 동작 파형을 나타낸다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 발명에 대해 구체적으로 설명하기로 한다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 또한, 명세서 전체에서 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, "그 중간에 다른 소자를 사이에 두고" 연결되어 있는 경우도 포함한다.
이하 첨부된 도면을 참고하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 듀티 사이클 보정회로의 예시적인 회로도이고, 도 2는 본 발명의 일 실시예에 따른 듀티 사이클 보정회로의 듀티 사이클 조정부(DCA)의 동작 파형을 나타낸다.
본 발명의 일 실시예에 따른 듀티 사이클 보정회로는 듀티 제어부 및 듀티 사이클 조정부(Duty-Cycle Adjustor, DCA)를 포함하고, 듀티 사이클 조정부에서 제 1 단의 인버터(MP1 및 MN2) 사이에는 제 1 소자(MN1)가 연결됨에 따라 입력 신호(IN)에 지연이 발생되고 두 개의 신호들(VP1 및 VN1)로 분기되며, 제 2 단의 지연부(MP2 및 MN3) 사이에는 제 2 소자(MP5)가 연결되어 제 1 소자(MN1)에 의한 지연과 반대 형태의 지연이 발생되며, 듀티 사이클 조정부의 출력은 듀티 제어부로 피드백되어 입력될 수 있다.
본 발명의 일 실시예에 따르면, 도 1에서와 같이 아날로그 타입의 듀티 사이클 보정회로가 제공될 수 있다. 본 발명의 일 실시예에 따른 듀티 사이클 보정회로는 듀티 제어부(Duty Controller) 및 듀티 사이클 조정부(Duty-Cycle Adjustor, DCA)로 구성될 수 있다. 듀티 사이클 조정부(DCA)의 출력은 듀티 제어부로 피드백되어 기준 전압과의 비교를 통해 50%의 듀티가 생성되도록 할 수 있다. 다시 말해서, 본 발명의 일 실시예에 따르면 듀티 사이클 조정부(DCA)의 신호를 피드백을 통해 듀티 제어부에서 기준 전압과 비교하여 50%의 듀티로 맞추어갈 수 있다.
본 발명의 일 실시예에 따른 제 1 소자(MN1)는 N채널의 금속 산화막 반도체 전계 효과 트랜지스(MOSFET)이고, 제 2 소자(MP5)는 P채널의 금속 산화막 반도체 전계 효과 트랜지스(MOSFET)일 수 있다.
또한, 본 발명의 일 실시예에 따른 듀티 사이클 조정부(Duty-Cycle Adjustor, DCA)의 전단(front stage)에는 다이오드 연결 NMOSFET 부하를 이용하는 인버팅부가 연결될 수 있다.
본 발명의 일 실시예에 따른 듀티 제어부는 듀티 감지 증폭부와 게인 증폭부가 연결된 형태이고, 듀티 제어부의 출력단에 연결된 소자(CC)를 통하여 루프가 형성될 수 있다.
도 2를 참조하면, 입력 pulse인 VIN이 회로에 인가되면 제 1 단의 인버터(MP1 및 MN2) 사이에 연결된 제 1 소자(MN1)에 의하여 입력 신호에 지연 효과가 발생하면서 두 개의 신호들(VP1 및 VN1)로 분기될 수 있다. VIN이 상승 시간(rising time)일 때는 VN1이 먼저 발생되고, 이후에 VP1이 발생될 수 있다. 또한, 이와 반대로 하강 시간(falling time)일 때는 VP1이 VN1보다 먼저 발생될 수 있다. VP1과 VP2의 왜곡된(skewed) 지연 특성은 제어 전압(Vcon)에 의하여 결정될 수 있다.
또한, 본 발명의 일 실시예에 따른 듀티 사이클 보정회로에서 제 2 단의 지연부(MP2 및 MN3)(delay cell) 사이에는 제 2 소자(MP5)가 연결되어 제 1 소자(MN1)에 의한 지연과 반대 형태의 지연이 발생될 수 있다. 이러한 제 2 소자(MP5)는 P채널의 금속 산화막 반도체 전계 효과 트랜지스(MOSFET)일 수 있고, 제어 전압(Vcon)에 따른 지연 효과가 제 1 소자(MN1)에 의한 지연과 반대로 나타날 수 있다. 이러한 지연 효과를 조절하기 위하여 다이오드가 연결된 NMOS 부하를 이용한 인버팅부가 본 발명의 일 실시예에 따른 듀티 사이클 조정부(Duty-Cycle Adjustor, DCA)의 전단(front stage)에 연결될 수 있다. 인버팅 스테이지가 DCA의 앞 단에 추가됨에 따라 제어 전압(Vcon)의 반전 신호를 만들고, 이를 통해 지연부 전체의 지연의 제어 이득을 조절할 수 있다. 또한, 제어 전압(Vcon)이 증가하면서 MP5의 Vgs가 Vth에 접근하여 제어 이득이 급격히 커지는 현상이 발생하는데, 이를 보상하기 위하여 NMOS가 회로 상에 배치될 수 있다. 이를 통해 제어 전압(Vcon)에 따른 제어 이득을 보상하면서도 동시에 제어 전압 범위를 넓히는 효과를 달성할 수 있다.
본 발명의 일 실시예에 따른 듀티 제어부(Duty Controller)는 듀티 감지 증폭부(duty-sense amp)와 게인 증폭부(gain amp)가 연결된 형태이고, 듀티 제어부의 출력단에 연결된 소자(CC)를 통하여 루프가 형성될 수 있다. 다시 말해서, 본 발명의 일 실시예에 따른 듀티 제어부는 첫 단에 듀티 감지 증폭부(duty-sense amp)와 게인 증폭부(gain amp)의 2 stage로 구성될 수 있고, 전체 loop의 안정화를 위하여 MOS 커패시턴스인 C C 를 추가하여 1차 loop로 구성될 수 있다. 듀티 감지 증폭부(duty-sense amp)를 통해 출력 pulse Vout을 1차 RC 필터링함으로써 평균 전압 값을 얻고, 이를 VDD/2에 해당되는 VREF와 비교할 수 있고, 듀티가 50%가 되었을 때, VSENS와 VREF는 같은 값을 갖게 되어 듀티 제어부가 안정화될 수 있다.
본 발명의 일 실시예에 따른 회로의 동작 방법과 관련하여서는 전술한 회로에 대한 내용이 적용될 수 있다. 따라서, 동작 방법과 관련하여, 전술한 회로에 대한 내용과 동일한 내용에 대하여는 설명을 생략하였다.
본 발명의 일 실시예는 컴퓨터에 의해 실행되는 프로그램 모듈과 같은 컴퓨터에 의해 실행가능한 명령어를 포함하는 기록 매체의 형태로도 구현될 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 가용 매체일 수 있고, 휘발성 및 비휘발성 매체, 분리형 및 비분리형 매체를 모두 포함한다. 또한, 컴퓨터 판독가능 매체는 컴퓨터 저장 매체를 모두 포함할 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성, 분리형 및 비분리형 매체를 모두 포함한다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (4)

  1. 듀티 사이클 보정회로로서,
    듀티 제어부(Duty Controller); 및
    듀티 사이클 조정부(Duty-Cycle Adjustor, DCA)를 포함하고,
    상기 듀티 사이클 조정부에서 제 1 단의 인버터(MP1 및 MN2) 사이에는 제 1 소자(MN1)가 연결됨에 따라 입력 신호(IN)에 지연이 발생되고 두 개의 신호들(VP1 및 VN1)로 분기되며, 제 2 단의 지연부(MP2 및 MN3) 사이에는 제 2 소자(MP5)가 연결되어 제 1 소자(MN1)에 의한 지연과 반대 형태의 지연이 발생되며,
    상기 듀티 사이클 조정부의 출력은 상기 듀티 제어부로 피드백되어 입력되는 것을 특징으로 하는 듀티 사이클 보정회로.
  2. 제 1 항에 있어서,
    상기 듀티 사이클 조정부(DCA)의 신호를 피드백을 통해 상기 듀티 제어부에서 기준 전압과 비교하여 50%의 듀티로 맞추어가는 것을 특징으로 하는 듀티 사이클 보정회로.
  3. 제 1 항에 있어서,
    상기 듀티 사이클 조정부(Duty-Cycle Adjustor, DCA)의 전단(front stage)에는 다이오드 연결 NMOSFET 부하를 이용하는 인버팅부가 연결되는 것을 특징으로 하는 듀티 사이클 보정회로.
  4. 제 1 항에 있어서,
    상기 듀티 제어부는 듀티 감지 증폭부와 게인 증폭부가 연결된 형태이고, 상기 듀티 제어부의 출력단에 연결된 소자(CC)를 통하여 루프가 형성되는 것을 특징으로 하는 듀티 사이클 보정회로.

KR1020160163783A 2016-12-02 2016-12-02 듀티 사이클 보정회로 KR101942160B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160163783A KR101942160B1 (ko) 2016-12-02 2016-12-02 듀티 사이클 보정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160163783A KR101942160B1 (ko) 2016-12-02 2016-12-02 듀티 사이클 보정회로

Publications (2)

Publication Number Publication Date
KR20180063697A true KR20180063697A (ko) 2018-06-12
KR101942160B1 KR101942160B1 (ko) 2019-01-24

Family

ID=62622158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160163783A KR101942160B1 (ko) 2016-12-02 2016-12-02 듀티 사이클 보정회로

Country Status (1)

Country Link
KR (1) KR101942160B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101930324B1 (ko) 2018-07-19 2019-03-11 서울과학기술대학교 산학협력단 IoT 디바이스를 위한 듀티 보정 회로모듈

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525080B1 (ko) 1999-02-05 2005-11-01 매그나칩 반도체 유한회사 평균 듀티 싸이클 교정기
JP2010035106A (ja) * 2008-07-31 2010-02-12 Hitachi Ltd 可変遅延回路
KR101242302B1 (ko) * 2012-07-20 2013-03-11 홍익대학교 산학협력단 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로 및 그 제어방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525080B1 (ko) 1999-02-05 2005-11-01 매그나칩 반도체 유한회사 평균 듀티 싸이클 교정기
JP2010035106A (ja) * 2008-07-31 2010-02-12 Hitachi Ltd 可変遅延回路
KR101242302B1 (ko) * 2012-07-20 2013-03-11 홍익대학교 산학협력단 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로 및 그 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101930324B1 (ko) 2018-07-19 2019-03-11 서울과학기술대학교 산학협력단 IoT 디바이스를 위한 듀티 보정 회로모듈

Also Published As

Publication number Publication date
KR101942160B1 (ko) 2019-01-24

Similar Documents

Publication Publication Date Title
US11962275B2 (en) Amplification systems and methods with distortion reductions
CN106896856B (zh) 放大电路及电压调节器
US7372324B2 (en) Digital amplifier
US9671805B2 (en) Linear voltage regulator utilizing a large range of bypass-capacitance
JP5343698B2 (ja) 電圧調整装置
US7741823B2 (en) Linear voltage regulator with improved large transient response
US20110080198A1 (en) Charge pump circuit, and method of controlling charge pump circuit
KR102255543B1 (ko) 볼티지 레귤레이터
US8008975B1 (en) Gate-boosted, variable voltage supply rail amplifier
CN110858083B (zh) 恒压电路
US11340643B2 (en) Linear regulator circuit and signal amplifier circuit having fast transient response
US10574221B2 (en) Comparator, integrated circuit, and method
CN108292906B (zh) 用于维持dc偏置的方法和设备
US20140266361A1 (en) Duty cycle correction circuit
KR20090048327A (ko) 볼티지 레귤레이터
JP2007128457A (ja) リップルフィルタ回路
KR101942160B1 (ko) 듀티 사이클 보정회로
JP2003177829A (ja) レギュレータ回路
US5739678A (en) Voltage-to-current converter with rail-to-rail input range
JP4814747B2 (ja) 定電圧回路
US7609084B2 (en) Output level stabilization circuit and CML circuit using the same
US6975100B2 (en) Circuit arrangement for regulating the duty cycle of electrical signal
JP2008059141A (ja) 複合型システム電源回路
US20140347026A1 (en) Circuit for voltage regulation
JP6549008B2 (ja) ボルテージレギュレータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)