JP2011519224A - パルス幅変調を制御するための方法及び制御回路 - Google Patents

パルス幅変調を制御するための方法及び制御回路 Download PDF

Info

Publication number
JP2011519224A
JP2011519224A JP2011506212A JP2011506212A JP2011519224A JP 2011519224 A JP2011519224 A JP 2011519224A JP 2011506212 A JP2011506212 A JP 2011506212A JP 2011506212 A JP2011506212 A JP 2011506212A JP 2011519224 A JP2011519224 A JP 2011519224A
Authority
JP
Japan
Prior art keywords
signal
pulse width
voltage level
width modulation
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011506212A
Other languages
English (en)
Other versions
JP5479458B2 (ja
Inventor
ブルーノ ジョアン ジョルジュ プッツェイ
Original Assignee
ハイペックス エレクトロニクス ベー ヴェー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ハイペックス エレクトロニクス ベー ヴェー filed Critical ハイペックス エレクトロニクス ベー ヴェー
Publication of JP2011519224A publication Critical patent/JP2011519224A/ja
Application granted granted Critical
Publication of JP5479458B2 publication Critical patent/JP5479458B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/08Duration or width modulation ; Duty cycle modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/03Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/351Pulse width modulation being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/372Noise reduction and elimination in amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/78A comparator being used in a controlling circuit of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Amplitude Modulation (AREA)

Abstract

【課題】
本発明は、入力信号と周期的な基準周波数を有する基準信号とに基づいてパルス幅変調信号を提供し、フィードバックしながらパルス幅を変調する方法および回路に関する。
【解決手段】 パルス幅変調信号は、入力信号と基準信号との比較に依存して、出力信号が第1の電圧レベルから第2の電圧レベルに切り替えられるように、基準信号の各周期につき少なくとも1回提供され、且つ、第2の電圧レベルから第1の電圧レベルに、基準信号の各周期における決められた時点にて少なくとも1回切り替えられる。さらに、パルス幅変調信号の第2の電圧レベルから第1の電圧レベルへの切り替えを補償するように、周期的な補正信号が加えられる。
【選択図】 図6

Description

本発明は、入力信号と基準周波数を有する周期的基準信号である基準信号とに基づいてパルス変調信号(パルス幅変調された信号)を提供するステップと、前記パルス幅変調信号を前記入力信号にフィードバックするステップと、少なくとも前記パルス幅変調信号をループフィルタによりフィルタリングするステップとを含む、パルス幅変調をもたらす方法に関する。
本発明は、さらに、上記の方法に用いるのに適した、パルス幅変調を制御するための制御回路に関する。
パルス幅変調は、アナログ信号を基準信号と比較することによりアナログ信号を2つの状態を有する信号(2値信号)に変換することができる技術である。パルス幅変調は、特に、音声用のD級増幅器に用いられる。D級増幅器は、電力効率が高く(電力損失が小さい)、且つ比較的簡単な回路であることで知られている。これらの増幅装置は、その機械的構造が単純なことにより、小さく小型に設計されることができる。D級増幅器は、入力音声信号が、立ち上がりエッジ及び立ち下りエッジを各周期に含む周期的基準信号と比較されるという原理に基づいている。ここでは切替型増幅が用いられ、接続された増幅器ユニットの出力信号は、前記音声信号の電圧値が基準信号の電圧値よりも低い場合には、第1の電圧レベルに切り替えられ、音声信号の電圧が基準信号の電圧よりも高い場合には、第2の電圧レベルに切り替えられる。
先行技術に従うD級増幅器のパルス幅変調のための標準的な制御回路が図1に概略的に示されている。図1は、切替型増幅器9をベースにした回路1を示す。入力信号3が回路に印加され、基準信号4と共に、入力7及び入力8を介して切替型増幅器9に提供される。切替型増幅器9は、入力7の電圧値と入力8の電圧値とを比較する。入力信号が基準信号(ここでは入力8を介して供給される)の電圧値よりも高い電圧値を有する場合、高電圧信号VH10が増幅器ユニットの出力にて提供される。しかし、入力8における基準電圧Vrefが、切替型増幅器回路の入力7における電圧値Vcよりも高い場合、低電圧レベルVL11が切替型増幅器9の出力にて生成される。切替型増幅器9が外乱項Veを出力信号に加えることが、図1に加算器ユニット15の形態で概略的に示されている。回路の出力18の出力信号はVoと示されている。
回路1は、さらに、出力電圧Voを回路の入力3にフィードバックして、これによりこの出力電圧Voを入力信号Viに加える(加算器ユニット21として概略的に表示されている)フィードバックループ20を含むことを特徴とする。出力電圧Voを回路の入力にフィードバックし、そして出力電圧Voを入力信号Viと結合させることは、様々な不完全性(特には、パワーステージにおけるタイミング及び位相に関する不完全性(集合的に外乱項Veと表す))を補正するために重要である。要素22が、回路の伝達関数H(s)を概略的に示している。これは、フォワードパスの伝達関数及びフィードバックパス(フィードバックフィルタ)の伝達関数の両方を含む。この要素を、本文以下、ループフィルタ22と称する。
フィードバックを有するパルス幅変調回路(例えば図1に示した回路1)の問題は、入力信号とフィードバック信号との相互変調である。出力信号Voは、以下にさらに詳細に論じるように、所望の平均出力電圧、外乱、及び、主要な切替残差(switching residue)から成り、従って、多くの高周波成分を含む。フィードバック信号は、完全なパルス幅変調信号Voから成る。フィードバック信号Voは、入力信号Viと結合され、ループフィルタ22を通過した後に、切替型コンパレータ増幅器9に信号Vcとして供給される。ループフィルタ22は、信号Vo+Viを線形変形させて、信号Vo+Viのスペクトル成分の位相及び/又は振幅を変える。こうして、規則的な直線状エッジを有する元の直線状波形は、増減しない傾斜角度を有する(湾曲した)ラインセクションを含むことになる。このとき、最初の導関数d(Vo+Vi)/dtは、コンパレータの領域にてもはや一定でなく、変調指数(デューティサイクル)に依存して変化する。切替型増幅器9は非線形変形をもたらす。すなわち、ループフィルタ22の線形変形による信号Vcの湾曲エッジの結果として高調波を加算する。
各周期にて切替型増幅器9の出力信号が第1の電圧レベル(例えばVH)から第2の電圧レベル(例えばVL)に切り替わる時点は、一方では基準電圧の相対的電圧レベルにより、また一方では入力信号の電圧により決定される。出力信号Voにおける2つの電圧レベル間の切替点(switch-over point)は、入力8の基準信号Vrefのエッジと切替型増幅器の入力7の信号Vcのエッジとの交差点に位置する。Vcは湾曲エッジを有し、このエッジは、理想モデルにおいては真直で且つ規則的であるはずである。従って、VcのエッジとVrefのエッジとの交差点は、これらの交差点が理想的には存在すべき位置にはない。従って、一方の電圧レベルから他方の電圧レベルへの切替時点は信号Vcにおける変形に依存することになり、すなわち、未知である。三角波信号が基準信号として用いられる場合(これは図1の場合とは違う)、第1の電圧レベルから第2の電圧レベルへの切替点、及び、第2の電圧レベルから第1の電圧レベルに戻る切替点は、共に未知となる。従って、最終的な出力信号Voも変形される。
回路の非線形動作は、出力信号Voのスペクトルが変調により連続的に変化するという事実により悪化する。出力信号Voのスペクトル特性を、以下のように説明することができる。入力信号Viが相対的に高い電圧レベルを有する場合、出力信号Voは、各周期における比較的短時間にわたり第2の電圧レベルになり、各周期の残りの時間にわたって第1の電圧レベルになる。一方、入力電圧Viの電圧値が相対的に低い場合、出力電圧Voは、各周期の比較的短い時間にわたり第1の電圧レベルになり、各周期の比較的長時間にわたり第2の電圧レベルになる。従って、出力信号がこれらの2つの電圧レベルの一方にある時間は入力信号の電圧値に強く依存する。これは、高調波を含む出力信号のスペクトルが、変調により著しく変化することを意味する。
非線形性の問題に対処するために、三角波基準信号を用いずに、代わりに、例えば、鋸歯状波信号を用いることが提案されてきた。実際、鋸歯状波信号を用いることは、基準信号のエッジの1つが非常に急激に降下(又は上昇)するため、切替型増幅器9の出力における、一方の電圧レベル(例えばVH)から他方の電圧レベル(例えばVL)への切替時点が実質的に画定されるという利点を有する。しかし、これは上記の問題を解決しない。なぜなら、出力信号のスペクトルが変調により変化することに対する解決を提示しないからである。
特許文献1は、以上に概説した問題を扱っており、また、鋸歯状波基準信号を用いた場合、周期信号の各周期のエッジの少なくとも1つ、すなわち急勾配のエッジが何らの情報も有さない結果となることを述べている。この状況を改善するために、上記の文献は、切替型増幅器ユニットに印加される入力信号に関し、人工的に生成された鋸歯状周波数信号(フィードバック信号とみなされる)を、切替型増幅器ユニットの上流にてこの入力信号に加えることを提示している。次いで、この複合信号は、フォワードパスの開始点(すなわちフィルタの上流)に、切替型増幅器ユニットにて処理される前にフィードバックされる。この切替型増幅器ユニットにおいて、入ってくるフィードバックされた複合信号は、ゼロ通路(zero passage)を決定するために「0」と比較される。各周期における、第1の電圧レベルから第2の電圧レベルへの切替点、及び、第2の電圧レベルから第1の電圧レベルに戻る切替点は、前記得られたフィードバックされた複合信号のゼロ通路から決定される。
この方法の効果は、パルス幅変調信号に記憶される情報の偏差(すなわち切替残差)が比較的一定であることである。その結果、フィルタが出力信号に与える影響は比較的小さい。しかし、この方法の主な欠点は、パルス幅変調回路の出力から入力信号にフィードバックされる予定の信号に対して推測が行われることである。このフィードバック信号はシミュレーション上の信号であり、また、切替型増幅器9及び出力フィルタ(図1には示されていないが、もし存在するならば)がこのフィードバック信号の発生に何らの役割も果たさない状態で入力信号に供給される。従って、最終的なパルス幅変調信号がフィードバックに用いられることはいかなる場合にも全くなく、また、このような方法は、切替型増幅器9、及び、切替型増幅器9にて生じるパルス幅変調が理想的である場合に新しい外乱が取り込まれないように実行できるだけである。しかし現実は異なる。すなわち、切替型増幅器9の動作は、図1に概略的に示されているようには理想的でなく、切替型増幅器9の出力信号に既に加えられた(加算器ユニット15)成分Veが、出力18における出力信号Vo中に存在する。この外乱成分Ve14が知られなければ、特許文献1に記載されている方法は、満足な結果をもたらすことはできない。
特許文献1に記載されている方法のさらなる問題は、この方法がフィードバック信号を提供するために切替型増幅器ユニットの直前に鋸歯状波発生器を用いることにより、実行が容易でないことである。純粋な鋸歯状波を発生させることは簡単ではなく、それゆえ、特許文献1においてデジタル式鋸歯状波発生器が用いられているのである。
国際特許出願WO/2006/030373
本発明の目的は、簡単な構造で(必要であれば、完全にアナログであり得る)、且つ、処理される入力信号を可能な限り妨害しないパルス幅変調ループを提供することにある。
この目的のために、本発明は、入力信号と基準周波数を有する周期的基準信号である基準信号とに基づいてパルス幅変調信号を提供するステップと、前記パルス幅変調信号を前記入力信号にフィードバックするステップと、少なくとも前記パルス幅変調信号をループフィルタによりフィルタリングするステップとを含む、パルス幅変調をもたらす方法を提供する。前記パルス幅変調信号を提供する前記ステップは、前記パルス幅変調信号を、前記入力信号と前記基準信号との比較に依存して、第1の電圧レベルから第2の電圧レベルに、前記基準信号の各周期につき少なくとも1回切り替えるステップと、前記パルス幅変調信号を、前記第2の電圧レベルから前記第1の電圧レベルに、前記基準信号の各周期における決められた時点にて少なくとも1回切り替えるステップとを含む。前記方法は、さらに、周期的な補正信号を、前記補正信号の動作周波数が前記基準周波数に同調されるように加えるステップを含む。また、前記補正信号は電圧段差を含み、前記電圧段差は、前記パルス幅変調信号の前記第2の電圧レベルから前記第1の電圧レベルへの切り替えの少なくとも一部を補償するように、前記切り替えに合致し、且つ前記切り替えに対して逆向きにされている。
本発明は、前記パルス幅変調された出力信号の、前記第2の電圧レベルから前記第1の電圧レベルへの切り替え(各周期中の決められた時点で生じ、従って何らの情報も含まない)が、前記第2の電圧レベルから前記第1の電圧レベルへの電圧段差(voltage step)に対して逆向きで且つ前記電圧段差に合致する補償電圧段差を含む補正信号を印加することにより、前記パルス幅変調信号から除去されることができるという洞察に基づいている。前記パルス幅変調信号から、情報を全く含まないこの電圧段差を除去することにより、パルス幅変調信号のスペクトルが小さくされ、同時に、情報を全く含まない電圧段差に関連する信号成分がキャンセルされる。この結果、前記フィードバック信号のスペクトルの高周波部分の可変性がかなり低くなり、これが前記基準信号と前記フィードバック信号の前記高周波部分との相互変調の量の低減として現れ、従って、外乱が生じにくくなる。
この方法のさらなる利点は、前記入力信号に加えられる前記フィードバック信号が、実際のパルス幅変調信号(すなわち、情報を有さない電圧段差が既に補正された信号)を含むことである。従って、前記入力に印加される前記フィードバック信号は、回路の出力に由来する「真の」フィードバック信号であり、何らかの方法で理想化されてはいない。この方法は、一定にされた切替残差を提供し、且つ、フィルタが切替残差に与える影響の程度をかなり低減させ、それにより、出力信号の質を著しく改善する。
この改善は、前記周期的補正信号の振幅が前記第1の電圧レベルと第2の電圧レベルとの差に同調される場合に最も重要である。実際、このような方法で、前記第2の電圧レベルから前記第1の電圧レベルへの切替点における情報を全く含まない電圧段差を完全に補償し、且つ、前記電圧段差を前記フィードバック信号から除去することが可能である。
好ましくは、及び、さらなる実施形態に従えば、前記補正信号は鋸歯状波信号も含む。この利点は、鋸歯状波信号の傾斜エッジが、前記第2の電圧レベルから第1の電圧レベルへのエッジの補償により生じた出力信号のオフセット(ずれ)を補償することができ、それにより、前記出力信号が定常的に(例えば、ほぼ平衡電圧で)変化することができることである。ここで用いられている用語「オフセット」は、前記出力信号の、望ましい平衡電圧からの偏差(ずれ)を意味する。パルス幅変調信号における電圧段差(すなわち、情報を有さない電圧段差)が補償されるならば、前記出力信号は、原理上「一方向」(例えば、上向きの電圧方向)の、前記第1の電圧レベルと前記第2の電圧レベルとの電圧差と等しい電圧差を有する電圧段差のみを含むことになる。そして、信号(例えば、電圧値が(理論的に)より高くなる、階段状の信号)が発生する。これは、鋸歯状波信号を補正信号として用いて、鋸歯状波信号の傾斜エッジが出力信号の電圧値を徐々に第1の電圧レベルに戻すことにより補償されることができる。
補正信号は、回路に、例えば、パルス幅変調ループにおける切替型増幅器ユニットの直後に印加され得る。これは、理想上の状態においては良好な開始点であろう。なぜなら、情報を含まないパルス幅変調信号のエッジが切替型増幅器ユニットの直後に除去されることが可能であり、これらのエッジが、回路の動作に残りの回路又はフィードバックループの伝達関数の結果として影響を与えることがないからである。しかし、大抵の場合は、他の部品、例えば、パルス幅変調ループの出力と切替型増幅器の出力との間に配置された出力フィルタが存在する。補正信号が切替型増幅器の直後に印加される場合、補正信号から生じるノイズを、パルス幅変調信号に既に存在するどのようなノイズからも出力フィルタにて区別することはもはや不可能であろう。出力フィルタが、フィードバック信号におけるノイズの量を最小化しようとするため、補正信号に存在するノイズは、パルス幅変調された出力信号にミラー形態で存在することになる。
従って、或いは、補正信号を、パルス幅変調信号に、例えば、出力フィルタの後例えばフィードバックループに加えることも可能である。しかし、これは、補正信号が出力フィルタの伝達関数に関して補償される場合のみ成功するであろう。この原理は出力フィルタのみにあてはまるだけでなく、切替型増幅器の出力と補正信号が加えられる位置との間のフィードバックループ又はフォワードパスに存在する部品の他の全ての伝達関数にもあてはまる。このようして、補正信号は、切替型増幅器ユニットの出力とフィードバックループにおける加算点との間に位置する部品の伝達関数により生じる歪みを補償されるならば、回路のいずれの位置にも加えられ得る。
従って、好ましい実施形態に従えば、本発明は、1以上の動作部品を含む回路により実行される方法を提供し、補正信号は、前記部品の少なくとも1つの伝達関数により生じた歪みを補償される。このようにして、補正信号は、フィードバックループにおいて、出力フィルタの後にフォワードパスの入力にて加えられることができる。これが可能な条件は、補正信号が加えられると同時に、フィードバックループの伝達関数の補償が切替型増幅器の信号入力にて行われること、それ以前の(すなわち、切替型増幅器の出力から、出力フィルタに沿ってフィードバックループを経由しフォワードパスを超えて切替型増幅器の入力に達するまで)の伝達関数の全てに補償が行われることなどである。
本発明に関する重要な認識は、補正信号が、基準信号を供給するために用いられる切替型増幅器ユニットの反転入力にも供給され得ることである。この場合の補正信号は、出力フィルタ、フィードバックループ及びフォワードパスの全ての伝達関数を補償されなければならないだけでなく、反転もされなければならない。この認識の重要性は、パルス幅変調ループ(例えばD級増幅器)のパルス幅変調出力信号の質が、基準信号が補正信号により「妨害される」という点で実質的に改善されることができることである。このようにして既に「妨害された」基準信号を切替型増幅器ユニットの基準入力に供給することは、基準信号が標準的なパルス幅変調回路で機能することを可能にする。この認識により、本発明は、基準信号を適合させること、及び、追加の部品(例えば、従来技術にて用いられていたような部品)を用いることを必要とせずに、アナログ回路において直接実行されることができる。基準信号は、いわば、回路にて非理想上の状態に予め適合されており、従って、これらの状態はパルス幅変調信号にほとんど影響を与えない。
本発明は、パルス幅変調信号が、周期中に生じる時点が固定的に明確な、若しくは、決定できる、又は知られる鋭エッジ又は電圧段差を含む限りにおいて、原理上、どのようなパルス幅変調回路にも適用され得る。この利点は、簡単な方法で(例えば、第1の電圧レベルから第2の電圧レベルへの固定切替点を有する基準信号(例えば鋸歯状波信号)を用いることにより)達成され得る。他の可能な基準信号も、同一の効果を有する限り用いられ得る。当業者は、この説明に基づいて、基準信号として用いられ得る類似の適切な信号を識別することができるであろう。
本発明を、基準信号及び補正信号を用いることに関して以上に記載した。上記の実施形態のように、補正信号が、基準信号も印加される切替型増幅器ユニットの入力に直接印加される場合、及び、基準信号が補正信号と組み合わされる場合、補正信号と基準信号との間に厳格な分離がもはやないことは明らかであろう。この場合、それは、パルス幅変調信号における固定切替点の補償を伴う、パルス幅変調ループの伝達関数を考慮した、基準信号の適切な補正ともみなされ得る。
上記の内容は、単一の基準信号を有する単一の回路に基づいたものである。或いは、基準信号は、複数の基準信号成分から構成されて、基準信号成分の各々が適切な補正信号成分と関連づけられてもよい。従って、本発明は、基準信号が複数の基準信号成分の組合せで、且つ補正信号が複数の補正信号成分の組合せである実施形態も含む。この場合、基準信号成分の個数は補正信号成分の個数と等しくてよい。
本発明の第2の態様に従えば、本発明は、第1の態様に従う方法にて用いられるのに適したパルス幅変調のための変調回路を提供する。この変調回路は、パルス幅変調信号を提供するために第1の電圧レベルと第2の電圧レベルとを入力信号と基準信号との比較に基づいて切り替えるための切替型増幅器と、前記入力信号を受信するための信号入力と、前記パルス幅変調信号を提供するための信号出力と、周期的な基準信号を受信するための基準入力と、前記信号出力と前記信号入力との間のフィードバックループと、ループフィルタとを含み、前記変調回路は、前記パルス幅変調信号を、前記第2の電圧レベルから前記第1の電圧レベルに、前記基準信号の各周期における決められた時点にて少なくとも1回切り替えるように設計され、また、前記変調回路は、さらに、各周期における前記決められた時点で行われる前記パルス幅変調信号の前記切り替えの補償のための補正信号を受信するように設計されている。
以下に、本発明を、本発明の特定の実施形態及び添付図面を参照しつつ詳細に記載する。
図1は、先行技術に従うパルス幅変調回路の図である。 図2は、本発明に従うパルス幅変調のための方法及び回路の動作原理を概略的に示す。 図3は、本発明に従うパルス幅変調回路における、本発明に従う方法の実施のための可能な実施形態を示す。 図4は、本発明に従うパルス幅変調のための回路における、本発明に従う方法のさらなる実施例を示す。 図5は、本発明に従うパルス幅変調のための回路にて実行される、本発明に従う方法のさらなる実施形態を示す。 図6は、本発明に従う方法及び回路を示す。
異なる図面において、同一の又は同等の部品又はユニットには、可能な限り同一の参照番号を付した。従って、図面は互いに容易に比較されることができる。
図2は、入力信号Viが回路に入るように印加される信号入力3を含む回路25を示す。信号Vc(以下にさらに詳細に説明する)の成分である入力信号Viが、切替型増幅器9に、切替型増幅器9の入力7を介して供給される。基準信号入力4を通って回路に入る基準信号Vrが、切替型増幅器9の反転入力8に印加される。ここで、パルス幅変調信号Voが、切替型増幅器9の出力にて生成され、出力18に伝送される。当業者は、図2の回路が理想化された回路を示していることを理解するであろう。出力フィルタ及び他の可能な部品は、本発明の動作原理を明確にするために示されていない。
出力信号Voは、フィードバックループ20を介して回路の入力部3にフィードバックされ、そこで、出力信号Voは加算器ユニット21にて入力信号Viに加算される。図2における周期的な基準信号4は鋸歯状波信号である。鋸歯状の波形を基準信号として選択したのは、鋸歯状波形が各周期ごとに1つの鋭エッジを有し、従って、パルス幅変調信号Vo18における一方の電圧レベルから他方の電圧レベルへの切替点の少なくとも1つが基準信号4の鋭エッジと合致するからである。パルス幅変調信号における他方の切替点の位置は、切替型増幅器9の入力部7に供給される信号Vcの、入力8の基準信号Vr4の電圧値に対する相対的電圧値により決定される。入力7における信号Vcは、フィードバックループ20を介してフィードバック信号が既に加えられた入力信号Viから構成されている。この複合信号は、信号Vcを増幅器ユニット9の入力7に提供するために、ループフィルタ22(通常は積分フィルタ)によりフィルタリングされる。
本発明に従えば、フィードバックループ20及びループフィルタ22の動作は、パルス幅変調信号における第1の電圧レベルから第2の電圧レベルへ電圧の切り替え(入力4の基準信号Vrの固定鋭エッジ(fixed sharp edge)から生じる)が補正信号により補正されるという点で実質的に改善される。すなわち、等値であるが反対方向の電圧段差が補正信号に、パルス幅変調信号Vo18における第1の電圧レベルから第2の電圧レベルへの切替点の位置にて印加されることで、元の電圧段差を補償することになる。従って、理想的な場合におけるこの補正電圧段差の値は、パルス幅変調信号Vo18の第1の電圧レベルと第2の電圧レベルとの電圧の差と等しい。
電圧段差は基準信号の鋭エッジと毎回合致し、また、基準信号と同一の周波数を有するため、補正信号は、単純に元の基準信号Vr4に基づいていてよい。これが図2に概略的に示されており、すなわち、切替型増幅器9の反転入力8に印加される基準信号Vrが、同時に補正信号としてフィードバックループ20のフィードバック信号に加算器ユニット28により加えられ、それにより複合信号Vfを提供する。ここで、動作原理を明確にするために、パルス幅変調信号Voにおける電圧段差の段差幅が基準信号Vr4における鋭エッジの段差幅と等しいと仮定すると、Vo18における上昇段差はVr4における降下段差により完全に補償される。
ここで、複合信号Vf(Voと等しいフィードバック信号とVrに基づいた補正信号とから成る)がフィードバック信号として、入力3に入ってくる信号Viに加算器ユニット21により加えられる。その後、この信号はループフィルタ22にてフィルタリングされる。このようにして切替型増幅器9の入力7に提供された信号、すなわち信号Vcは、図2の右側の最下部に示されているような波形を有する。この動作の結果、信号Vcの、反転基準信号Vrに対する方向の係数の差は、基準信号Vrの傾斜エッジ上でのこれらの2つの信号の交差点領域にて毎回一定である。これにより、極めて線形のフィードバックルールが生成される。さらに、得られた複合信号Vf+Viの高周波成分は実質的に可変でない。それは、基準信号Vr4の鋭エッジと合致するパルス幅変調信号Vo18の固定エッジ(fixed edge)が除去されていることによる。その結果、基準信号と増幅器ユニット9の複合信号vf+viのこの高周波成分との間に相互変調が殆ど全くなく、従って、低周波障害がほとんど起こらないことになる。パルス幅変調出力信号Vo18の質は、このように提供された補正信号によりかなり向上される。
図2に概略的に示した状況は、回路のフォワードパス又はフィードバックパスのいずれにも存在し得る他のいずれの成分の伝達関数も全く考慮していない理想上の状況である。図3は、本発明の別の実施形態を示す。図3に、出力フィルタ33が切替型増幅器9と回路の出力18との間に配置されている様子が概略的に示されている。前記回路は、さらに、フィードバックパス20のみに存在するフィルタ部品であるフィードバックフィルタ39を含む。この実施形態においても、フィルタユニット22は、図2にも存在した積分フィルタである。
図2に示した実施形態と同様に、補正信号がフィードバックパス20にてフィードバック信号に加えられる。これは加算器ユニット38にて行われる。切替型増幅器9と回路の出力18との間に出力フィルタ33がある。図2に示した回路と同様に、基準信号4が切替型増幅器9の反転入力に印加され、この同じ基準信号4が、加算器ユニット38にてフィードバック信号と結合される補正信号34の基礎として非反転形態で用いられる。しかし、補正信号は、フィードバック信号に加えられる前に出力フィルタ33の伝達関数を補正されるべきである。この目的のために、すなわち、補正信号を、出力フィルタ33が回路の出力18の出力信号Voにもたらす作用に関して補償するために、フィルタ要素35が加えられる。増幅器ユニット9におけるVHとVLの電圧差が補正信号の鋭エッジの電圧段差から逸脱する場合は、さらに、補正信号をVHとVLの電圧差に適合させるべきである。要素39が、フィードバックパス20の伝達関数(詳細には、通常は位相補償)を示す。
加算器ユニット21において、補正信号と結合されてフィルタ要素39の伝達関数H3によりフィルタリングされたフィードバック信号が、ここで回路の入力3における入力信号と結合され、そして、伝達関数H1を有する積分フィルタ22に供給される。積分フィルタ22の出力は、切替型増幅器9の出力にてパルス幅変調信号を提供するために切替型増幅器9の入力7に接続されている。
図4の回路における補正信号の入力点は、図3の回路と同様に加算器ユニット21に移動されている。図4もまた、入力信号Viがパルス幅変調のための回路に向けて印加される入力3を示す。パルス幅変調信号を提供するために、入力信号は、積分フィルタ、及び、切替型増幅器9の入力を介して、増幅器ユニットの反転入力8に存在する基準信号と比較される。増幅器ユニット9のパルス幅変調信号は、回路の出力18にて出力信号Voを提供するために出力フィルタ33によりフィルタリングされる。前記出力信号Voは、フィードバックライン20を介して加算器ユニット21にフィードバックされる。フィードバックライン20に存在する要素39が、フィードバックライン20の伝達関数H3を表す。補正信号がライン40及び加算器ユニット21を介して入力信号に加えられることができる前に、補正信号は、ここで、まず、出力フィルタ33の伝達関数H2及びフィードバックフィルタ39の伝達関数H3を補償されなければならない。これがフィルタ要素42として概略的に示されている。入力3から入ってくる入力信号Viと、フィードバックライン20から出てくる出力信号Voと、補正信号とが、ライン43にて加算器ユニット21により結合され、そしてフィルタユニット22に供給される。フィルタユニット22は、通常、積分フィルタであり、このフィルタの出力が、入力7を通して切替型増幅器9に伝送される。この出力は、この切替型増幅器9において、パルス幅変調信号を提供するために、反転入力8に存在する基準信号Vrと比較される。
図5は、回路のさらなる変型例を示す。この変型例において、入力4の基準信号Vrに由来し、且つ切替型増幅器ユニットの反転入力8に供給される補正信号が、ライン45を介して、出力フィルタ33、位相補償フィードバックフィルタ39、及び積分フィルタ22の伝達関数を補償される。これが、伝達関数H1,H2及びH3を表すフィルタ要素47として概略的に示されている。前記補正信号は、積分フィルタ22から入ってくる信号に、ライン48及び加算器ユニット50を介して加えられ、そして、切替型増幅器の入力7に供給される。回路の出力信号Voは、ライン20及び加算器ユニット21を介して、入力3を通して入ってくる入力信号Viに既に加えられている。切替型増幅器9の入力7における信号に、ライン48及び加算器ユニット50を介して最終的に加えられる補正信号は、このように、図5の回路に存在する全ての要素の伝達関数を既に補正されている。
図6に示されている実施形態は特別な実施形態である。図6の回路も、回路のための入力信号VIが印加される入力3を有する。信号は、パルス幅変調信号を提供するために、伝達関数H1を有する積分フィルタ22、及び、切替型増幅器9への入力7を介して伝送される。パルス幅変調信号は、切替型増幅器9から出て、伝達関数H2を有する出力フィルタを通って回路の出力18に伝送され、出力信号Voを提供する。出力信号Voは、ライン20、及び、伝達関数H3を有する位相補償フィードバックフィルタ39を介して回路の入力3にフィードバックされ、そこで、加算器ユニット21にて入力信号Viに加えられる。そして、この複合信号が、伝達関数H1を有する積分フィルタ22を通過して、切替型増幅器9の入力7に伝送される。この信号は、パルス幅変調信号を提供するために、この切替型増幅器9において、上記の実施形態に関して記載した方法で基準信号と比較される。
図6に示した実施形態は、補正信号(図5においては、ライン48及び加算器ユニット50を介して切替型増幅器ユニットの入力7に加えられた)が、回路図にて切替型増幅器ユニット9の反転入力8に移動されているという特別な特徴を有する。この実施形態は、補正信号がパルス幅変調のための回路のいずれの場所にも(従って、通常は基準信号のみが供給される反転入力側にも)加えられ得るという認識に基づいている。この移動により、実際、補正信号による基準信号の補正が、基準信号が切替型増幅器9の反転入力を介して切替型増幅器9に印加される前に行われることになる。基準信号の補正は、伝達関数(1−H1*H3*H2’)を有するフィルタユニット52により行われる。数学的には、(−H1*H3*H2’)*Vrに等しい補正信号が、基準信号の入力4の基準信号Vr(鋸歯状波)にフィルタ要素52にて加えられる。こうして得られた信号Vrcorrは、実際、補正された基準信号そのものであり、すなわち、パルス幅変調のための回路に存在する要素の全ての伝達関数が補正され、そしてさらに、増幅器ユニット9のゲート8における反転のために補正されている。この補正された基準信号Vrcorrを切替型増幅器ユニット9の反転入力8に印加すると、上記の図3、図4及び図5の回路と同じ結果が得られる。こうして得られた回路、及び、パルス幅変調を実行する方法は、特に安定した切替残差をもたらし、且つ、回路の積分フィルタ22の非線形性による影響が非常に少ない。
以上に示して論じた、補正信号により補正される回路は、回路の非線形性を排除し、非常に容易に実行される。
当業者は、補正時間を加えるときに、パルス幅変調段階における伝搬遅延も考慮しなければならないことを理解するであろう。変調段階における様々な時点での補正項の追加においては位相差が考慮されなければならない。
当業者は、本発明が、本発明の動作原理及び利点から逸脱せずに多くの方法で実行されることができることを理解するであろう。従って、本発明の範囲は、添付の特許請求の範囲のみにより制限される。
1 回路
3 入力
4 基準信号
7 入力
8 入力
9 切替型増幅器
15 加算器ユニット
18 出力
20 フィードバックループ
21 加算器ユニット
22 ループフィルタ(積分フィルタ)
25 回路
33 出力フィルタ
38 加算器ユニット
39 フィードバックフィルタ
42 フィルタ要素
47 フィルタ要素
52 フィルタ要素

Claims (14)

  1. 入力信号と基準周波数を有する周期的基準信号である基準信号とに基づいてパルス幅変調信号を提供するステップと、前記パルス幅変調信号を前記入力信号にフィードバックするステップと、少なくとも前記パルス幅変調信号をループフィルタによりフィルタリングするステップとを含むパルス幅変調をもたらす方法であって、
    前記パルス幅変調信号を提供する前記ステップが、前記パルス幅変調信号を、前記入力信号と前記基準信号との比較に依存して、第1の電圧レベルから第2の電圧レベルに、前記基準信号の各周期につき少なくとも1回切り替えるステップと、前記パルス幅変調信号を、前記第2の電圧レベルから前記第1の電圧レベルに、前記基準信号の各周期における決められた時点にて少なくとも1回切り替えるステップとを含み、
    パルス幅変調をもたらす方法は、さらに、周期的な補正信号を、前記補正信号の動作周波数が前記基準周波数に同調されるように加えるステップを含み、且つ、前記補正信号が電圧段差を含み、前記電圧段差が、前記パルス幅変調信号の前記第2の電圧レベルから前記第1の電圧レベルへの切り替えの少なくとも一部を補償するように前記切り替えに合致し、且つ前記切り替えに対して逆向きであることを特徴とするパルス幅変調をもたらす方法。
  2. 前記周期的補正信号の振幅が、前記第1電圧レベルと前記第2の電圧レベルとの差に同調される請求項1に記載の方法。
  3. 前記補正信号が鋸歯状波信号を含む請求項1又は2に記載の方法。
  4. 前記方法が、1以上の動作部品を含む回路により実行され、且つ、前記補正信号が、前記部品の少なくとも1つの伝達関数により生じた歪みを補償される請求項1〜3のいずれか一項に記載の方法。
  5. 前記補正信号が、入力信号及び基準信号に基づいてパルス幅変調信号を提供する前記ステップの後に加えられる請求項1〜4のいずれか一項に記載の方法。
  6. 前記回路が出力フィルタを含み、前記補正信号が、前記出力フィルタの伝達関数により生じた歪みを補償される請求項4及び5に記載の方法。
  7. 前記補正信号が前記フィードバックループにて加えられ、且つ、前記補正信号が、前記フィードバックループの伝達関数により生じた歪みを補償される請求項4及び5に記載の、又は請求項6に記載の方法。
  8. 前記補正信号が前記ループフィルタの後に加えられ、且つ、前記補正信号が、前記ループフィルタの伝達関数により生じた歪みを補償される請求項4及び5に記載の、又は、請求項6若しくは7のいずれか一項に記載の方法。
  9. 補正された基準信号を提供するために、前記補正信号が、前記基準信号と組み合わされる請求項1〜8のいずれか一項に記載の方法。
  10. 前記基準信号が各周期において、前記パルス幅変調信号の前記第2の電圧レベルから前記第1の電圧レベルへの前記周期の前記決められた時点における切り替えをもたらすために少なくとも1つの電圧段差を含む請求項1〜9のいずれか一項に記載の方法。
  11. 前記基準信号が鋸歯状波信号を含む請求項10に記載の方法。
  12. 前記基準信号が複数の基準信号成分の組合せであり、前記補正信号が、複数の補正信号成分の組合せであり、且つ、前記基準信号成分の個数が前記補正信号成分の個数と等しい請求項1〜11のいずれか一項に記載の方法。
  13. 請求項1〜12のいずれか一項に記載の方法にて用いるのに適したパルス幅変調のための変調回路であって、パルス幅変調信号を提供するために、入力信号と基準信号との比較に基づいて第1の電圧レベルと前記第2の電圧レベルとを切り替えるための切替型増幅器ユニットと、前記入力信号を受信するための信号入力と、前記パルス幅変調信号を提供するための信号出力と、周期的な基準信号を受信するための基準入力と、前記信号出力と前記信号入力との間のフィードバックループと、ループフィルタとを含み、前記パルス幅変調信号を前記第2の電圧レベルから前記第1の電圧レベルに、前記基準信号の各周期における決められた時点にて少なくとも1回切り替えるように設計されており、且つ、各周期における前記決められた時点で行われる前記パルス幅変調信号の前記切り替えの補償のための補正信号を受信するように設計されていることを特徴とする変調回路。
  14. 前記補正信号を加えるための手段をさらに含む請求項13に記載の変調回路。
JP2011506212A 2008-04-23 2009-04-22 パルス幅変調を制御するための方法及び制御回路 Active JP5479458B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL1035333A NL1035333C2 (nl) 2008-04-23 2008-04-23 Werkwijze en stuurschakeling voor het sturen van pulsbreedtemodulatie.
NL1035333 2008-04-23
PCT/NL2009/000100 WO2009131440A1 (en) 2008-04-23 2009-04-22 Method and control circuit for controlling pulse width modulation

Publications (2)

Publication Number Publication Date
JP2011519224A true JP2011519224A (ja) 2011-06-30
JP5479458B2 JP5479458B2 (ja) 2014-04-23

Family

ID=39720182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011506212A Active JP5479458B2 (ja) 2008-04-23 2009-04-22 パルス幅変調を制御するための方法及び制御回路

Country Status (7)

Country Link
US (1) US8289097B2 (ja)
EP (1) EP2269302B1 (ja)
JP (1) JP5479458B2 (ja)
CN (1) CN102017401B (ja)
HK (1) HK1156443A1 (ja)
NL (1) NL1035333C2 (ja)
WO (1) WO2009131440A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830219B2 (en) * 2007-06-24 2010-11-09 Ludwig Lester F Variable pulse-width modulation with zero D.C. average in each period
CN101895225B (zh) * 2010-03-24 2013-06-19 北京华浩森淮安科技有限公司 脉冲电源脉冲方向的控制方法
JP2013009178A (ja) * 2011-06-24 2013-01-10 Asahi Kasei Electronics Co Ltd 駆動用ドライバ、駆動用アンプおよび情報機器
CN102427349A (zh) * 2011-09-30 2012-04-25 清华大学 采用fpga的pwm脉宽调制电路
EP2845315A4 (en) * 2012-04-30 2016-06-22 Indice Semiconductor Inc PULSE GENERATOR CIRCUIT FOR AUDIO FREQUENCY AMPLIFIERS AND REGULATED POWER SUPPLIES
US9086707B2 (en) * 2013-01-09 2015-07-21 Nvidia Corporation System and method for modulating a duty cycle of a switching mode power supply
CN105071793B (zh) * 2015-09-22 2018-07-03 中联重科股份有限公司 脉宽调制信号的生成方法及装置
DE102019133633A1 (de) * 2019-12-10 2021-06-10 Bayerische Motoren Werke Aktiengesellschaft Vorrichtung und Verfahren zum Erzeugen eines periodischen Ausgangssignals für einen elektrischen Verbraucher
US11575354B2 (en) * 2020-08-25 2023-02-07 Rgb Systems, Inc. Class D amplifier with current mode control

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109590A (ja) * 2003-09-26 2005-04-21 Thine Electronics Inc スイッチング増幅回路及びオーディオ機器用d級増幅装置
JP2007067554A (ja) * 2005-08-29 2007-03-15 Victor Co Of Japan Ltd Dクラスアンプ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58130617A (ja) 1982-01-29 1983-08-04 Nippon Gakki Seizo Kk パルス幅変調回路
GB9103777D0 (en) 1991-02-22 1991-04-10 B & W Loudspeakers Analogue and digital convertors
US5898340A (en) 1996-11-20 1999-04-27 Chatterjee; Manjirnath A. High power efficiency audio amplifier with digital audio and volume inputs
US5933453A (en) 1997-04-29 1999-08-03 Hewlett-Packard Company Delta-sigma pulse width modulator control circuit
FI107659B (fi) 1999-11-26 2001-09-14 Nokia Mobile Phones Ltd Signaalin laadun parantaminen
US6414613B1 (en) 2000-01-05 2002-07-02 Motorola, Inc. Apparatus for noise shaping a pulse width modulation (PWM) signal and method therefor
US6339360B1 (en) * 2000-05-09 2002-01-15 Peavey Electronics Corporation Digital amplifier with pulse insertion circuit
US6342822B1 (en) * 2000-11-28 2002-01-29 Fairchild Semiconductor Corporation Method and apparatus for implementing improved pulse width modulation
EP1374394B1 (en) 2001-03-26 2006-05-31 Harman International Industries, Incorporated Digital signal processor enhanced pulse width modulation amplifier
WO2003030373A1 (fr) 2001-09-28 2003-04-10 Sony Corporation Appareil de modulation delta-sigma et appareil d'amplification de signaux
AU2003272025A1 (en) 2002-11-22 2004-06-18 Koninklijke Philips Electronics N.V. Pulse width-modulated noise shaper
US7002406B2 (en) * 2003-05-16 2006-02-21 Texas Instruments Incorporated Loop filter for class D amplifiers
US7271650B2 (en) * 2004-03-26 2007-09-18 Asp Technologies PWM digital amplifier with high-order loop filter
GB0420508D0 (en) * 2004-09-15 2004-10-20 Koninkl Philips Electronics Nv Pulse width modulated noise shaper and related method
CN1829058A (zh) * 2006-03-16 2006-09-06 复旦大学 一种实现自适应电压调整技术的dc/dc控制器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109590A (ja) * 2003-09-26 2005-04-21 Thine Electronics Inc スイッチング増幅回路及びオーディオ機器用d級増幅装置
JP2007067554A (ja) * 2005-08-29 2007-03-15 Victor Co Of Japan Ltd Dクラスアンプ

Also Published As

Publication number Publication date
WO2009131440A8 (en) 2010-12-02
CN102017401B (zh) 2015-03-25
EP2269302B1 (en) 2017-02-22
NL1035333C2 (nl) 2009-10-26
CN102017401A (zh) 2011-04-13
EP2269302A1 (en) 2011-01-05
JP5479458B2 (ja) 2014-04-23
WO2009131440A1 (en) 2009-10-29
US8289097B2 (en) 2012-10-16
HK1156443A1 (en) 2012-06-08
US20110095836A1 (en) 2011-04-28

Similar Documents

Publication Publication Date Title
JP5479458B2 (ja) パルス幅変調を制御するための方法及び制御回路
US10164577B2 (en) Linearization circuits and methods for multilevel power amplifier systems
KR100822536B1 (ko) D급 증폭기
JP2019110590A (ja) マルチレベル電力増幅器システムのための線形化回路および方法
US20050231281A1 (en) Class D amplifier
US7372324B2 (en) Digital amplifier
CN100542039C (zh) 增益补偿设备和方法
JP2001517393A (ja) パルス変調信号の強化されたパワー増幅用パルス基準制御方法
JP2000228623A (ja) 信号増幅回路
JP4660778B2 (ja) Pwm信号生成器、pwm信号生成装置およびデジタルアンプ
JP2010514285A (ja) 特に増幅のための、低歪み信号変換装置
US6404280B1 (en) Method and system for low-distortion power amplification
US8339917B1 (en) Supplementary timing recovery
JP6509726B2 (ja) 可変の供給電圧のためのスイッチング増幅器
JP2008028746A (ja) 歪み補償装置
WO2006079960A1 (en) Arrangement for amplifying a pwm input signal
WO2002050997A1 (fr) Amplificateur a correction precursive, appareil de communication, procede d'amplification a correction precursive, programme et procede
CN100533960C (zh) 放大pwm输入信号的装置和接收采样的pwm输入信号的装置
US9628305B2 (en) Systems and methods to compensate for memory effects using enhanced memory polynomials
US10270217B2 (en) De-emphasis with separate edge control
JP2002237727A (ja) フィードフォワード増幅器、通信装置、フィードフォワード増幅方法、プログラム、および媒体
JP2003032054A (ja) 低ひずみ電力増幅方法及びそのシステム
KR101181193B1 (ko) 출력 신호의 노이즈 보상 회로 및 노이즈 보상 회로의 동작방법
JPH10150582A (ja) 輪郭補正回路
JP2004040663A (ja) 非線形歪補償回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140212

R150 Certificate of patent or registration of utility model

Ref document number: 5479458

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250