发明内容
本发明设法克服现有技术PWM放大器装置的缺陷,因此依据本发明的装置特征在于整形装置从PWM输入信号导出宽度调制三角波,在零误差校正信号处,其零交叉基本上与PWM输入信号边沿一致,以及三角波信号和误差校正信号驱动传送所述整形PWM信号的比较器。利用宽度调制三角波的改进显著扩大了最大可能误差校正。
可以以多种方式实施依据本发明的装置。例如三角波和误差校正信号可被施加至差动比较器的不同输入,或者它们可以首先被组合进入加法器或减法器中,并且两种信号的组合然后可被施加至单输入比较器,用于产生整形PWM信号。
通过模拟装置或通过数字装置也可以获得本发明的装置。然而,优选地,该装置特征在于:通过模拟装置实现包括D类输出级、误差校正发生器和比较器的控制回路,同时整个或部分地通过数字装置实现三角波的产生。控制回路的模拟实现避免了通过该回路产生(附加的)量化噪声。另一方面,通过数字计数器优选获得需要用以精确产生三角波的定时电路。
通过增加和减小数字计数器可以做到三角波的产生,同时从PWM输入信号的边沿事先计算增加相位和减小相位之间的过渡。计数器的输出然后被DA转换,以便获得应用于模拟控制回路的三角波。以该方式,三角波实际上是楼梯三角形,其再次基本上增加了量化噪声。为了避免该噪声,依据本发明的装置可以进一步地特征在于:整形装置包括脉冲宽度调节器,该脉冲宽度调节器接收PWM输入信号,产生修改的PWM信号,其边沿基本上位于PWM输入信号的边沿之间的中部,并通过DA转换器供给修改的PWM信号至模拟积分器,该模拟积分器提供修改的PWM信号的完全积分。
该新提出的装置基于完全计分,而非现有技术文献的受限制的积分。对边沿处在初始PWM输入信号的边沿之间的中途的修改的PWM信号进行完全积分。这导致具有零交叉的三角波,该零交叉与初始PWM输入信号的零交叉一致。随后,将低通滤波的误差校正信号与三角波组合,并且三角波和校正信号的组合被供给至比较器,以便产生应用于D类输出级的输入的整形PWM信号。
为了产生修改的PWM信号,输入信号的正和负脉冲的脉冲宽度不得不是已知的。如果PWM输入信号是采样信号,这可以方便地做到。在这种情况中,脉冲宽度调节器优选被设置为通过在所述采样过程中计数,存储因此获得的计数以及以两倍采样的速率减计数所述计数,而确定宽度调制脉冲的中部。脉冲宽度调节器的另一实施例被设置为通过在所述采样过程中计数,存储因此获得的计数,用2除所述计数,并以采样的速率减计数被除的计数,而确定宽度调制脉冲的中部。
当PWM输入信号的脉冲具有偶数个采样时,可以精确确定脉冲的中部。在脉冲的第一半中采样的数目等于第二半中采样的数目。然而,当采样的数目是非偶数时,这将再也不是这种情况,并且在修改的PWM信号的形成中将出现误差。当装置包括用于两倍被施加至脉冲宽度调节器的PWM输入信号的采样的向上采样器时,可以将其避免。通过对输入信号的采样速率加倍,每一个脉冲将具有偶数个采样,并且可以精确确定每一个脉冲的中部。
避免输入信号的向上采样的另一个解决方法特征在于脉冲宽度调节器被设置成提供在+1和-1值之间变化的被修改的PWM信号,特征在于:提供分路器,以将存储的计数分成整数部分和0.5的分数部分,并且提供装置,以便当被乘的分数部分是0.5时,利用分数部分,将被修改的PWM信号设置为零。在这种情况中,被修改的PWM-脉冲将具有三个电平(+1,0和-1)。当对该三个电平的脉冲进行完全积分时,将在具有奇数个采样的脉冲过程中产生具有平坦顶部的宽度调制三角形。
在与三角波组合之前,由D类输出级的PWM输入信号和PWM输出信号之间的减法产生的误差校正信号通过低通滤波器。如果低通滤波器包括(或由...组成)积分器,在两个信号的组合之后,用于误差校正信号的积分器和用于三角波的积分器可被单个积分器所替代。然后事实上,被调节的PWM信号和未被充分滤波的误差校正信号首先组合,并且然后积分该组合。节省了一个模拟积分器,并且减小了通过积分器引起的误差,因为用于三角波的积分器现在在控制回路中。在这种情况中,三角波出现在与误差校正信号的组合的积分器之后。
具体实施方式
图1的现有技术装置包括PWM输入信号VI被施加至的输入端J。在该例子中,输入信号是模拟PWM信号。在整形单元U中处理该信号,其中进行PWM输入信号的校正,并且在下面解释其操作。该单元的输出信号驱动D类输出级A,该D类输出级A的输出O可以例如通过标准类D低通滤波器被耦合至一个或多个扬声器(未示出)。为了减小在该输出级中出现的振幅和/或定时误差的效应,将放大器A的PWM输出信号V0施加至误差校正信号发生器G,其中通过衰减器B首先衰减输出信号V0,并且随后被供给至减法器S。在该减法器中,从被衰减的输出信号V0减去输入信号VI。利用转移函数H(s)在低通滤波器H中滤波这两个PWM信号之间的差,以便产生误差校正信号VE。在输出O和减法器S之间的引线中的衰减器B用于补偿放大器A的放大系数K,从而使减法器S中的两个PWM信号具有近似相等的振幅。
积分器/比较器单元u具有PWM输入信号被施加至的受限积分器1,并且其传送受限的积分PWM-信号VL。该信号具有比输入信号较小陡峭的边沿。受限的积分信号VL的斜率从输入信号的边沿的开始,并后来以固定时间τ结束。在图2中描述信号VI和VL。在减法器P中,从受限的积分PWM-信号VL减去误差信号VE。并将差施加至比较器C的输入。比较器的输出信号VC是PWM信号,其边沿关于输入信号VI的边沿移位,以便补偿输出级A的定时误差和振幅误差。如图2中所述的,在当受限的积分PWM信号VL和误差信号VE相等,也就是当减法器P的输出是零时的瞬时处显现误差信号VE的边沿。从图2的信号曲线显而易见,不能在大于受限的积分信号VL的斜率周期τ的周期上改变信号VC的边沿,并且不能使斜率周期τ大于输入信号中的最小脉冲宽度。因此,现有技术装置的控制范围是严格受限制的。
在图3中,具有图1的那些元件的对应元件已给出相同的参考。该图的装置接收被施加至脉冲宽度调节器M的采样PMW输入信号V’I。该单元M通过DA转换器D2传送具有关于V’I的固定延迟的PMW信号VI至减法器S。信号VI充当至脉冲宽度调节器M的一部分和误差校正信号发生器G的输入信号。脉冲宽度调节器(M)产生被调节的PMW信号VM,该被调节的PMW信号VM的边沿与输入信号VI的脉冲的中部一致。这通过在图4中的VI和VM的波形描述。在该图中,信号VM的向下边沿与信号VI的正脉冲的中部一致,并且信号VM的向上边沿与信号VI的负脉冲的中部一致,将参照附图的图5和6描述脉冲宽度调节器M的结构的例子。
将被调节的PWM信号VM供给至DA-转换器D1,并随后将被调节的PWM信号VA供给至完全积分器I,如图4中的粗曲线所示,该完全积分器I将被调节的PWM信号VA转换成三角波VT。需要指出,信号VT是宽度被调制的三角波,其零交叉与PWM输入信号VI的零交叉一致。三角波VT在减法器P中与误差校正信号VE组合,并且日次被组合的信号被供给至比较器C的输入,以便获得校正的PWM信号VC。这些操作与参照图1解释的那些相同,并且不在图4中对它们进行进一步的描述。关于图1的装置的重要差别是三角波VT的斜率比图2的受限的积分信号VL的斜率占据更大的时间跨度,并且图3的装置的误差校正范围可以因此比图1的现有技术装置的大得多。
图5示出了用于图3的装置的脉冲宽度调节器M的例子。将输入信号V’I施加至边沿检测器1。该边沿检测器可以包括单采样延迟器和对输入信号和单采样的延迟输入信号进行异或的XOR门。XOR门传送“零”,只要输入采样等于之前的输入采样。当PWM输入信号中的边沿出现时,实际输入采样不等于之前的输入采样,并且XOR门传送“一”。通过采样时钟CL时钟控制计数器2,并且具有连接至边沿检测器1的输出的复位输入2a。当检测到边沿时,计数器被复位至值1,并且之后计数接收的采样,直至检测到第二边沿。计数的值被供给至单采样延迟器3,该单采样延迟器3用于当计数器2被复位时保持最后的计数。因此,当边沿检测器1检测到新的边沿时,被存储于单采样延迟器3中的计数表示刚好被完成的脉冲的采样的数值。具有数据输入4a和上弹输入(pop-input)4b的缓冲器4根据来自它的上弹输入4b处的边沿检测器1的脉冲的接收存储来自单采样延迟器3的计数。
在合适的延迟器5中延迟PWM输入信号V’I,以便获得施加至图3的DA转换器D2的PWM信号VI。该延迟的信号VI也被施加至第二边沿检测器6。当该第二边沿检测器检测到延迟输入信号V1中的边沿时,它发送脉冲至缓冲器4的下弹输入(pop-out input)4c,结果是在缓冲器的输出4d处输出包括在缓冲器中的计数。该计数在除法器7中被分成两个,并且如此被分配的计数在减计数器(down-counter)8的输入8a处可获得。第二边沿检测器的脉冲也被应用至减计数器的上弹输入8b,并且允许分开的计数存储于减计数器中。随后,减计数器以时钟脉冲CL的速率减计数,并且因为计数器的值是缓冲器4中初始计数的值的一半,将在脉冲的一半周期中完成减计数操作。减计数器8的输出被施加至比较器9。当在(延迟)输入信号VI的脉冲的中部中的情况中,减计数器是空的时,该比较器在它的输出处产生“一”。比较器9的输出和延迟的PWM输入信号VI被供给至XOR门10,以便产生修改的PWM信号VM。
可以观察到,延迟器5将大于最大可能的脉冲宽度,或正或负,以避免在读出缓冲器4时仍包括之前脉冲的计数。另一方面,当缓冲器可以仅存储一个计数时,延迟将小于最小可能的脉冲周期,也就是两个连续脉冲的宽度的和,一个正脉冲和一个负脉冲,以避免在读出缓冲器时,它已经包括下一个脉冲的计数。因此,脉冲周期将是恒定的。另一方面,如果缓冲器4可以包括多个计数值,并基于先进先出而被组织,也可以处理具有可变脉冲周期的PWM信号,比如PWM噪声整形信号。在这种情况中,延迟不得不大于最大可能的脉冲宽度和缓冲器尺寸,也就是在缓冲器中可被存储的计数的数值,不得不大于被最小可能的脉冲周期除的延迟的两倍。
当PWM输入信号的每一个脉冲具有偶数的采样时,图5的脉冲宽度调节器正好正确工作。在这种情况中,脉冲宽度调节器的输出脉冲VM的每一个边沿精确地位于PWM输入信号的脉冲的中部中,输入脉冲的一半采样位于所述边沿之前,并且另一半采样位于所述边沿之后。然而,具有奇数个采样的输入信号的每一个脉冲导致脉冲宽度调节器的输出信号中的误差,并且也导致从那里获得的三角波中的误差。
在图6中示出对于该问题的解决方法。在依据该图的装置中,在装置之前插入具有2的向上采样速率的向上采样器F,以使输入信号的全部脉冲的采样的数目被加倍,并且避免具有奇数个采样的任何脉冲,同时全部脉冲的相互关系保持不变。
图6的装置也描述了通过利用差动比较器C可以检测图6的装置的减法器P。比较器C的一个输入可以用于三角信号VT,并且另一个输入用于误差校正信号VE。
如果图6中的向上采样器6的使用引起不可接受或不期望的高采样频率,利用图7的脉冲宽度调节器可以解决脉冲中奇数个采样的问题。在该图中,对应于图5的那些的元件具有相同的参考数字,并且不需要进一步的解释。
在该脉冲宽度调节器中,除法器7的输出被应用至分路器11,该分路器11将被除的计数分成整数部分和分数部分。以如图5的脉冲调节器中相同的方式,整数部分被应用至减计数器8的输入8a。分数部分,当计数脉冲具有偶数个采样时等于0,并当脉冲具有奇数个采样时等于0.5,被施加至乘以2的乘法器12,并因此基于脉冲计数分别是否是偶数或奇数,传送单个比特0或1。该单个比特被施加至AND门13的一个输入。该AND门的另一个输入连接至第三边沿检测器14,该第三边沿检测器14检测XOR门10的输出VM中的边沿。因此AND门13的输出V’M常常是零,除了当边沿检测器14检测到修改的输出信号VM中的边沿,并且被除的计数的分数部分不是零时。两个单个信号VM和V’M控制两个比特DA转换器,其替代图3和6的一个比特DA转换器D1。两个比特DA转换器被设计成该DA-转换器的输出信号VA是:
1如果VM=1并且V’M=0
-1如果VM=0并且V’M=0
0如果V’M=1
图8示出了两个比特DA转换器D1的输入信号VI,输出信号VA,以及积分器I的输出VT。在该图中,假定输入信号的3rd和4th相位具有奇数个采样,同时,1st,2nd和5th相位具有偶数个采样。
图9的装置对应于图3的装置,除了积分器I取代进入它的+输入引线而被连接进入减法器P的输出引线中。因此假定在图3中用于低通滤波误差校正信号的低通滤波器H包括至少一个积分器部分。该积分器部分和图3的积分器I然后可被减法器P的输出引线中的单个积分器替代。图9的低通滤波器H’等于图3的低通滤波器减去一个积分器部分。减法器P从修改的PWM信号VA减去充分地低通滤波的误差校正信号V’E,并且积分器I供给三角波VT和充分地低通滤波的误差校正信号VE的组合至比较器C的输入。
在附图中示出和在上描述的本发明的实施例试图考虑为描述性而非限制性的意义。本领域的普通技术人员可以对这些实施例进行各种修改,只要不脱离如在附加权利要求中限定的本发明的范围。例如当在图3中的装置时,衰减器B对信号V0取反,然后组合器S和P将取代减法器而变成加法器。