JPS59219033A - 自動等化器 - Google Patents

自動等化器

Info

Publication number
JPS59219033A
JPS59219033A JP9308283A JP9308283A JPS59219033A JP S59219033 A JPS59219033 A JP S59219033A JP 9308283 A JP9308283 A JP 9308283A JP 9308283 A JP9308283 A JP 9308283A JP S59219033 A JPS59219033 A JP S59219033A
Authority
JP
Japan
Prior art keywords
waveform
peak position
input
circuit
input waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9308283A
Other languages
English (en)
Other versions
JPH0462212B2 (ja
Inventor
Junzo Murakami
村上 純造
Masaharu Obara
小原 正晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Broadcasting Corp
Original Assignee
Toshiba Corp
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Toshiba Corp
Priority to JP9308283A priority Critical patent/JPS59219033A/ja
Publication of JPS59219033A publication Critical patent/JPS59219033A/ja
Publication of JPH0462212B2 publication Critical patent/JPH0462212B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、タップ利得可変のトランスパーサルフィルタ
を用いて受信信号波形を等化する等化器に係シ、特に受
信信号中に周期的に存在する助定形状の波形を利用して
伝送系の線形歪を受16側でl″ll動的去する自動等
比容に関する。
〔冗明の技術的背景とその問題点〕
自動等化器の一つの応用ψ1」として、テレビジョン受
像機におけるゴースト消去装置が知られている。第1図
はタッグ利得可変のトランスパーサルフィルタを用いた
ゴースト消去装置の公知例を示したもので、コ8−スト
検知のための基準信号としてビデオ信号中に含まれる垂
直同期パルスの前線(第3ラインから第4ラインに移る
部分)を用いたものである(参照文献:村上ほか「ディ
ジタル化コゝ−スト自動消去装置」電子通信学会技術研
究報告EMCJ 78−37.1978年11月)。
第1図において、20はタッグ利得可変のトランスバー
サルフィルタでアシ、タッグ付遅延素子21と荷重回路
22および加昇回路23よりなる。クツf+1遅延素子
21のタッグ間の遅延時111 Tは、入力ビデオ信号
の最筒周波数の2倍の%Qより小さい値、例えば0.1
μsに選ぶ。
り、fの総数は消去しようとするゴーストの遅れ(進み
)時間の範囲に応じて決定する。例えばタップ総数を1
00とすれば、10/lSの時間範囲をカバーすること
ができる。各夕、fのうち最大の荷重値(タ、ニア’利
得)が設定されたタップを主タップと称し、これより遅
れ時間の旬いタッグを前方タ、f1遅れ時間の長いタッ
プを後方タッグと称する。100個のタップのうち、例
えば20番目のタッグを主タッグに選べば、2μsまで
の進みコゝ−ストと8μS−iでの遅れゴーストが消去
可能ということになる。各タッグに付いている荷重回路
22は掛算回路で、その係数がタップ利得である。主タ
ップのタッグ利得をC6と表わし、前方タッグのタップ
利イ4)をC−ウ〜c、11、後方タッグのタッグ利イ
ヒをC0〜翰で表わすことにする。coij:通常1程
度の値でろ逆、その他のタッグ利得Ci (+−yi〜
N)の賊は絶対値がC6↓シ小さり。
このよりなトランスバーザルフィルタ20において、タ
ップ利得(cl)(c−ヤ〜eo−藷)系列を(cl)
と表わす)を適切な値に設定すれば、入力端子10にお
いて存在したコゝ−スト成分(フィルタ等で生ずる波形
歪を含む)が、出力端子30においては実質的に消去さ
れる。このタッグ第1」得を自動制御して、結果的に出
力のコ8−スト成分を最小にするには次のようにすれば
よい。
寸ず、入力端子10に印加された入力ビデオ信号から、
タイミング回路44の制’1ii4+のもとに、4・′
イ目する垂直同期・々シス前縁部の所定の長さ分だけを
抽出し、これを微分回路40を経由して人力波フ杉メモ
リ41に記憶する。一方、同時刻における出力端子3θ
の出力ビデオ信号の所定の長さ分だけを抽出し、微分回
路42および基イ看波形引方回路43を経由して、誤差
波形メモリ46に記憶する。ことにおいて、基準波形弓
l痩−回路43に供給される基準波形は、タイミング回
路44の制御のもとに基準波形発生回路45で作成され
たものである。このようにして入力波形メ七IJ 47
に記憶されプこ波形を、サンプ1ノング間隔0,1μs
(トランスバーザルフィルタ20のタッグ間隔に同じ)
@−のサンプル佃系列として(Xk)と表記する。同様
にして微分回路42の出力波形を(yk)、基準波形発
生回路45で発生した基準波形を(rk)、引算回路4
3の出力である誤差波形を(ek) (ek= yk−
rk)と表記する。すなわち誤差波形メモリ46には誤
差波形(ek)が記憶されることになる。
次に、これら各波形メモリ4j、46から適当な周波数
のクロックで(ズk)および(ek)を読み出して1 、で表、わされる相関演算を行う。ここで相関範囲CP
、Q)は通常、P−−2M、Q=2Nイ琵度の値にとる
。diの物理的意味は、遅れ時間】T(Tはタッグ間隔
)のゴーストのおおよその大きさである。
一方、タッグ利得メモリ48には各タッグのタッグ利得
(C1)が記憶されているが、その初期イi?jバ・i
c = 1 、 c−1〜 c−7=o、c、〜cN=
o である。
第1式の演算がi=−M−Nのうちの−っのiについて
終るたびに、タッグ利得メモリ48がらタッグ利’r4
)C1を読み出し、とれに対してcj、new = C
i、old  ” di      ”’(2)(aは
正の微少値) で表わされる修正を施した後、再びタッグ利得メモリ4
8に戻す。第(1)式と第(2)式で表わされる酸シー
を1フイールドの間にすべての1(i=ニーM〜N)に
ついて行なうが、これを実行するのがタッグ利得修正演
算回路47である。
上記演智−を新たに基準波形が受信されるたびに(すな
わち、1フイールドに1回)繰返す。
これを続けることによって、誤差波形(ek)は次第に
Oに近づく(すなわち、出力波形(yk)が基準波形(
rk)に近づく)。最終的に(ct)はある値[C3)
。ptに収束するが、このときの出力波形(yk)は、 E−Σ(ykrk)2=13) k+=p で定義される残留誤差を最小にするものになっている(
前記文献参照)。
ここまでの説明では、左から数えて第(M+1)番目の
タップを主タップとして、初期状態もそのように設定し
た。しかし、タッグ利得修正制御が収束した状態の(c
l)。ptにおいてもやは9、第(M+1)番目のタッ
グが主タップ0であるためには、第(M+1.)番目の
タッグ0についてはタップ利得を1に、それ以外のタッ
プについてはタップ利得を0に設定した初3t13状態
においての出力波形(yk)oのピーク位にか、基準波
形(rk)のピーク位置((rk)は急峻なインパルス
状の波形)に一致していなければならない。これがずれ
ていると、タップ利得修正fD!I御の進行と共に主タ
ップの位置は次第にずれて行き、収束状態での出力波形
(yk)■のピーク位jムが基準波形(rk)のピーク
位置に一致する状態に落1%’f <。
すなわち、収束状態における主タップがどのタップにな
るかは、専ら基準波形(yk)の発生タイミングで決ま
る。この発生タイミングを決定するのは、タイミング回
路44の役目である。
トランスパーサルフィルタ20のハードウェアが理想的
で、ダイナミックレンジに制限がなく、タップ利得メモ
リ48の精度にも制限が々いものとすれは、何番目のタ
ッグが主タップになるかということは、さして重要な問
題ではない。仮に初期設定にずれがあったとしても、こ
のずれはタップ利得修正制御の進行と共に解消される。
ずなわぢ、すべてのタップが主タップとなりうる同等の
資格をもっていることになる。
しかし現実には、トランスパーサルフィルタ20を例え
ばCOD (電荷結合素子)で実現しようとすると、S
N比が有限なので、少しでも高SN比の出力信号を得る
ためには第2図のような構成に変更することが好ましい
。すなわち、荷重回路を含めて一体化したCCDトラン
スパーサルフィルタ20のほかに遅れ時間(M+1)T
の固定遅延素子50を並列d配置し、加算回路51で両
者の和をとったものを出力端子3θに供幻するものであ
る。それ以外の部分の構成、および動作は第1図と同じ
なので説明を省略する。
第2図のような構成では、主タ、プ位置は固定遅延素子
50の遅れ時間(M+1)Tに対応して固定となシ、そ
の主タップのタップ利得は1 + (!oとなる。また
C8は他のタッノ利イqc1と同じように正負いずれの
値もとシつるが、その絶対値は他のeiと同様に]よシ
小さい。消去可能なゴーストの大きさをどのレベルに設
定するかにもよるが、通常はIc11(i=0を含めて
)の上限を05程度に設定する(これはDU比6dBの
コ8−ストまで対処可能ということを意味する)。その
場合、第1図の構成ではいずれのタッグも主タップにな
れるようにし、かつそのときの主タップのタッグ利得の
可変範囲を上記と同じ1±0.5にとろうとすると、1
c11の」−眼は1.5にする必要がある。これに対し
第2図の構成をとれば、タップ利得の可変範囲を第1図
の構成の場合にくらべて/3に正編てきるわけである。
このことは、タップ利得メモリ48がディノタルメモリ
で構成されている場合には、ハードウェアの構成上大き
なメリットとなる。
・ 1 タップ利得可変範囲か/3で済むということは、タッグ
利得の要求精度を一定としたとき、タップ利得メモリ4
8のビット数が各タッグについて1〜2ビット分ずつ少
なくて済み、メモリ全体としての容量を大きく節約でき
るからである。
また第2図の構成によれば、第1図の構成に比べてCC
D z子で発生する雑音の出力への寄与が1/3になる
ので、SN比が約10dB向上する。
第2図のように主タッグ位置を固定した自動等仕儀の構
成は上記の利点をもっている反面、次のような問題点も
ある。すなわち、主タップの位置が固定であるから、基
準波形(rk)の発生タイミングをすべての可変タップ
のタッグ利得を0としたときの出力波形(yk)。のタ
イミングに正確に同期させる((rk)と(yk)。の
両者のピーク位置を一致させる)必要がある。これがず
れていると、固定タッグ以外のタッグが主タップになら
なければな、らないが、先に述べたように第2図の構成
では可変タップのタッグ利得の可変範囲は−0,5〜0
5なので、主タップにはなシ得ない。つまシタツノ利得
は、いつ壕でたっても望ましい値に達することができな
い。
ところが、(rk)の発生タイミングを(yk)。に正
確に同期させることは実際にはかなシ困難で、殊に入力
信号のSN比が低いときには信号のピークと雑音とが区
別がつかないために、両者の正確な同期は従来不可能で
あった。換言すれば、主タップ位置固定の自動等化器は
従来、SN比の低い場合には本来の性能を発揮すること
ができなかったシ、動作が不安定になったシするという
問題があった。
〔発明の目的〕
この発明の目的は、主タッグ位餘を固定した場合に、S
N比が低いときでも十分な等化機能を発揮できる自@等
化器を提供することにある。
〔発明の概要〕
本発明は、入力波形を巡回積分することによってSN比
を改善した状態で入力波形メモリに記憶し、この入力波
形メモリの内容を参照することによって入力波形のピー
ク位置を検出し、このピーク位置を時m」基準として基
準波形が所定の入力波形に対応するトランスバーサルフ
ィルタの出力波形に同期するように、すなわち入力波形
のピーク位置よシ主タップの遅れ時間分だけ後に、基準
波形のピーク位置が来るように、基準波形の発生タイミ
ングを調整することによって、主タップを除く可変タッ
プのタップ利得がすべて0のときの出力波形のピーク位
置と、発生した基準波形のピーク位置とを一致せしめる
ようにしたことを特徴としている。
〔発明の効果〕
本発明によれば、受信信号のSN比が低い場合において
も、基準波形の発生タイミングを常に正確に制御するこ
とができるので、主タッグ位置が本来の位置からずれる
ことがなく、その結呆、主タップ位置固定の自動等化器
においてもSN比の広い範囲にわたって等化性能の向上
、動作の安定化を図ること瀘できる。
〔発明の実施例〕
本発明の一実施例を第3図に示す。第3図において、巡
回積分回路60は入力波形メモリ4ノ、α倍係数面路6
1、(1−α)倍係数回路62、および加算回路63よ
構成るもので、入力波形1xk)をフィールド周期で巡
回積分することによって、SN比を改善した状態で入力
波形メモリ4ノに取シ込むためのものである。
この巡回積分回路60の動作をより詳細に説明する。
今、入力波形メモリ41の初期状態は全Oにクリアされ
ているものとする。第1のフィールドでは入力波形メモ
リ41には入力波形(xk)(垂直同期パルス前線部の
微分波形)がα倍(αは1よシ小さい正の定数)され、
(αxk)の形で保持される。第2フイールドでは入力
波形メモリ4ノから(αxk)が読み出されてβ(=1
−α)倍されたものに、再び入力波形(xk)のα倍さ
れたものが加算されて、(α(1+β)xk)の形で入
力波形メモリ4ノに保持さノ1.る。同様にして第3フ
イールドでは入力波形メモリ4ノの内容は(α(1+β
十β2)xk)となる。
これをP−r、眼に繰返すと、入力波形メモリ41の内
容は(αXk/(1−β))、すなわち(xk)になる
以上は入力波形(xk)に雑音が重畳していない場合で
あるが、(Xk)に雑音が重畳して(xl(+nl()
となっている場合は次のようになる。
このときxkの部分は毎フィールド同じ波形であるが、
雑音nl(の部分はフィールド毎にランダムに変動する
。従って、xkの部分については電圧加算で考えればよ
いが、nkの部分については電力加算で考えなければな
らない。すなわちXkについては電圧でα/(1−β)
倍になるが、nl(については゛電力でα2/(1−β
2)倍になる。
であるから、入力波形メモリ41に収納された入力波形
(讐k)は、もとの入力波形(xk)に比してSN比(
電力)で約/。倍に改善される。
上記のような入力波形、の巡回積分が効果的に行われる
ためには、フィールド毎の入力波形取込みタイミングが
一定している必要がある。このタイミングを決定するの
はタイミング回路44であるが、この回路44は入力ビ
デオ信号中のカラーバーストに同期したカラーサブキャ
リアを再生し、これをもとにしてフィールド周期の入力
波形取込み開始信号(以7’ to信号と呼ぶ)を作っ
ている。従ってt。信号は、組直同期パルスとの時間関
係は一義的には定まらないものの、フィールド毎のジッ
タは全く含まない。この意味でt。信号のタイミングは
一定している。(xk)はt。から数え始めて’ xO
yXl・・・となる。
次に、ピーク位置検出回路64iIi入力波形メモリ4
ノに収納された巡回積分入力波形(’ik)を読み出し
て、(マk)のうちのピークはkがどの値のときに起っ
ているがを判定する。とのときのkの値をpとする。(
デk)はSN比を改善した結果の波形であり、しかも(
テk)を読み出すクロック速度は任意に遅くすることが
できるので、(マk)のピーク位置を見つけることは比
較的容易である。メモリに収納されている波形から、そ
のピーク位置を判別する技術については、神々の方式が
周知であるので、具体的な説明は省略する。
タイミングυ1整回路65は、タイミング回路44から
のt。信号をpクロック周期(時間にしてpT)だけ遅
らせたt8信号を作る。t8信号の発生時刻はそのとき
の(Tck)のピーク位置に連動して平行移動するわけ
である。
基準波形発生回路45はts倍信号時間基準として、こ
れよシ時間(M十t )T、すなわち、主タッグの遅れ
時間分だけ後に基準波形(rk)のピークがくるように
基準波形(rk)を発生する。
初期状態における出力波形(yk)のピーク位置は、t
oから測って(1)+M+1)Tなる時刻に山塊する。
また基準波形(rk)のピーク位置もt。から測って(
p+M+1)Tなる時刻に山男する。よって両者のピー
ク位置は、pの値のいかんにかかわらず正確、に一致す
る。従って主タップ位置は常に遅れ時間(M+1)Tの
ところにあシ、タイミング回路44におけるt。信号の
発生時刻には一切左右されない。すなわち遅れ時間(M
+1)Tの位置に固定した主タッグは、タイミング回路
44におけるt。信号の発生時刻のずれには無関係に、
常に主タッグであp続ける。
第3図の構成において、上述した部分以外の動作は、第
1図あるいは第2図について説明したのと同様なので、
説明を省略する。
上述のように、第3図の構成によれば、受信信号のSN
比が低い場合においても基準波形の発圧タイミングを常
に正確に制御することができるので1主タッグ位置がも
ともと意図した本来の位置からずれることがなく、SN
比の広い範囲にわたって等化性能に優れ、動作安定な王
タップ位置固定の自動等信器を実現することができる。
なお、第3図の構成において人力成形メモリ41や誤差
波形メモリ46は、CCD (’に荷結合素子)のよう
なアナログ素子で実現することもできるし、丑だシフト
レジスタのようなディジタル素子で実現することもでき
る。ただし、後者の場合には、いずれかの場所にA/D
変換器を挿入して、アナログ信号をディノタル信号に変
換しなければならない。A/D変換器の挿入場所の一例
は、入力波形メモリ41に関連しては微分回路40の後
、誤差波形メモリ46に関連しては微分回路42の後で
ある。
同様にタップ利得修正演算回路47も、アナログ系子に
よってもディジタル素子によっても実m ’i」J能で
ある。入力波形メモリ41および誤差波形メモリ46が
アナログ素子で、タッグ利得修正演算回路47がディジ
タル素子で実現されている場合には、両波形メモリ41
.46の出力側にA/D変換器が必要である。
史に、遅延素子21.50をディジタル素子で実現する
ことも可能であって、その場合には入力端子10の直後
にA/D変換器が挿入される。
尚、微分回路40および42は、着目する波形が垂直同
期・ぐシス前縁部のようなステ、7″状波形であるがゆ
えに必要なのであって、その波形が元々インパルス状波
形として送信されていれば不要なものでるり、必須のも
のではない。
また、第3図においてトランスパーサルフィルタ20は
タップ付き遅延線の各タップ出力に重みづけを与える出
力荷重形を例示したが、入力荷重形と呼ばれる並列入力
タッグの各々に重みづけを与える形式のトランスパーサ
ルフィルタでるって4−向に差支えなン、。
第4図は本発明の他の実施例を示すもので、第3図中の
入力波形巡回積分回路60の別の実現方法を提供するも
のでめる。それ以外のぷ;分の構成は第3図の実施例と
全く同じである。第4図において、入力波形メモリ41
はディジタルメモリでアシ、その内容は1フイールドに
1回、基準時刻t。を起点として読み出され、D/A変
換器66によってアナログ波形にvkされる。
この波形を(仝k)とする。微分回路40からは、やけ
、9t。を起点とした入力波形(xk)が到来し、差回
路67で両者の差(Xk−仝、)が作られる。
判定回路68では(Xk4 )の正負が判定され、△ (Xk−Xklが正であれば△(正の一定値で、ディジ
タルメモリの1量子化レベルに相当する)が、負であれ
ば一△が出力される。加算回路69はディジタル加昇器
で、入力波形メモリ41のディジタル出力(xk)に判
定回路68の出力である士△を加算する。その結果の(
ik±△)カ豊ひ入力波形メモリ41に収納される。
このような構成によれば、入力波形メモリ4ノの内容は
入力波形(Xk)を士△の誤差範囲でA/D変換したも
のになる。(xk)が雑音を含む場合であっても、(”
iklは(xk)の真値のまわりに士△のオーダしか変
動しないので、△を十分小さくとることによって、(’
k)のSN比はf xk)のそれにくらべて格段に改善
され、第3図における入力波形巡回積分回路6θと同様
の効果が得られる。
第5図は本発明のさらに別の実施例を示すもので、基準
波形発生回路45、差回路43および誤差波形メモリ4
6よシなる部分の構成法のみに変更を加え、他の部分は
第3図の構成(第4図の場合を含む)の場合と同一であ
る。第5図において微分回路42よシの出力(yk)は
スイッチ7θを介して出力波形メモリ46′に収#Ij
される。そして誤差波形(e′k)を生成するには、出
力波形メモリ46′から読み出した波形(y’k)から
差回路4,9によって基準波形(r’k)を減算する。
ここで(y′k)および〔r′k)は実時間波形ではな
く、任意のクロック速度に時間軸変換した波形である。
このとき基準波形発生回路45の動作開始は、出力波形
メモリ46からの読み出し開始よりpクロック周期だけ
遅らせることによって、基準波形(r′k)のピーク位
置と、初期状態出力波形(y′k)のピーク位置とを一
致させる。差回路43で生成した誤差波形(e’k)は
スイッチ70を介して再び出力波形メモリ46′に入力
され、以後は第3図における誤差波形メモリ46と同じ
働きをする。
第5図においては誤差波形の生成を1回たけ行って、結
果を出力波形メモリ46に収納するようにしたが、別の
方法として、差回路43を出力波形メモリ46とタッグ
利得修正演算回路47との間に挿入することによって、
出力波形メモリ46から(y’k)を読み出すたびに(
r’k)を減算するようにしてもよい。
なお、第3図〜第5図の実施例では、入力波形巡回積分
回路6oまたFi60’や差回路43は、あたかも具体
的なハードウェアであるがのごとぐに説明したが、これ
は単に説明の便宜のためであって、入力波形メモリ4ノ
および出方波形メモリ46′をハードウェアとして備え
、毎フィールドの入出力波形を、それぞれのメモリに取
り込むようにしておけば、入力波形の巡回積分、ピーク
位置検出、出力波形からの基準波形の減算等は、マイク
ロノロセッサ等を用いること釦よってすべてソフトウェ
アで処理することも可能でおる。この場合においても、
入力波形を巡回積分した結果から、そのピーク位置を検
出し、それによって、出力波形、から減算すべき基準波
形のタイミングを決定するという不発明の趣旨は変らな
い。
また、タッグ利得イー正演算を第(1)式および1番(
2)式に従って行うことも、単に一つの例であって、こ
のttかにも第(1)式の代シにdi=ei     
                         
      ・・・ (4ンのように、出力波形のサン
プル1龍を直接用いて、タップ利得を修正することも可
能である。この場合でも、(yk)。のピーク位置と【
rk)のピーク位置を正確に合わせることの必要性は同
じで、本発明が有効であることに変シはない。
第6図は本発明のもう一つの実施例を示すもので、第3
図におけるトランスバーサルフィルタ20、固定タップ
用遅延素子50および加算回路51の部分を、主タッグ
以降については巡回形構成に変更したものである。この
部分以外の構成法は第3図(第4図、第5図を宮む)の
ものと同一なので説明を省略する。第6図においては、
タップ付き遅延線は2つの部分2,1aおよび21bに
分れ、前者は(M+1)個の可変タップ22aを、後者
はN個の可変タップ22bを有している。前者の最終タ
ッグは荷重回路22a(タップ利得c。)を経由すると
共に、1t1−接加算回路51′へも導かれて、タップ
利得(1+C6)の主タッグを形成している。後者のタ
ッグ付き遅延線21bは荷重回路22b1加葬回路23
bと共に、1個のトランスバーサルフィルタを構成し、
その入力端子は加算回路51′の出力端子に、その出力
端子は加算回路51′の入力端子の1つに接続されて、
巡回形フィルタを形成している。
このようにトランスパーサルフィルタが巡回形フィルタ
を含む構成の場合は、必然的に主タッグ位置は固定にせ
ざるを得ないがら、タップ利得c−ッ〜cNを0にした
ときの出力成形(y+c)。
と、基準波形(rk)とのタイミング合わせは、タップ
利得のダイナミックレンジとは無関係に京女である。こ
のような場合にも、本発明によれは、基準成形の発生タ
イミングを常に正確に1tfll 御することができる
ので、主タッグ位置がもともと意図した本来の位置から
ずれることがなく、SN比の広い範囲にわたって、等化
性能に優れ、動作が安定な主タップ位置固定の自動等信
器を実現することができる。
以上の説明ではテレビ受像機における波形等化を例にと
ったが、本発明はテレビ受像(aにおける自動等化器に
限定されるわけではなく、周期的な基準波形に基いて自
動的に波形等化を行う形式の自動等化器すべてに適用可
能である。
【図面の簡単な説明】
第1図は従来の自iII等化器の構成例を示す図、第2
図は従来の自動等化器の別の構成例を示す図、第3図は
本発明の一実施例に係る自動等化器の構成を示す図、第
4図〜第6図は本発明の他の実施例の要部の構成を示す
図である。 20・・・トランスパーサルフィルタ、4)・・・入力
波形メモリ、45・・・基準波形発生回路、46゜46
′・・・誤差波形メモ+)、60.60’・・・巡回積
分回路、64・・・ピーク位置検出回路、65・・・タ
イミング調整回路。

Claims (2)

    【特許請求の範囲】
  1. (1)  タッグ利得可変のトランスパーサルフィルタ
    を用いて受信信号波形を等化する自動等化器であって、
    前記受信信号中に周期的に存在する所定形状の入力波形
    を抽出して記憶する入力波形メモリと、この入力波形に
    対応した所定形状の基準波形を発生する基準波形発生手
    段と、この基準波形に対する前記トランスバーサルフィ
    ルタの出力波形の誤差波形を演算する誤差波形演算手段
    と、この誤差波形に基いて前記誤差波形が最小となるよ
    うに前記トランスパーサルフィルタのタップ利得を制御
    する回路とを有する自動等化器において、前記入力波形
    メモリの内容を新たに受信信号から抽出した入力波形を
    用いて補正することによシ前記入力波形を巡回的に積分
    する巡回積分手段と、この積分された人力波形のピーク
    位置を検出するピーク位置検出手段と、このピーク位置
    を時間基型として前記基準波形発生手段の基準波形発生
    タイミングをこの基準波形が前記入力波形に対応する前
    記トランスパーサルフィルタの出力波形に同期するよう
    に調整するタイミング調整手段とを備えたことを特徴と
    する自動等化器。
  2. (2)  )ランスバーサルフィルタは、主タッグ(タ
    ップ利得が最大となるタラf)の位置が固定されたもの
    であフ、タイミング調整6叔はピーク位置検出手段が検
    出したピーク位置よシ基準波形のピーク位置がトランス
    ノぐ−サルフィルタの上記主タップの遅れ時間分だけ遅
    れるように基準波形発生j1段の基準波形発生タイミン
    グを調整するもの′であることを特徴とする特許紡求の
    範囲第1項記載の自動等化器。
JP9308283A 1983-05-26 1983-05-26 自動等化器 Granted JPS59219033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9308283A JPS59219033A (ja) 1983-05-26 1983-05-26 自動等化器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9308283A JPS59219033A (ja) 1983-05-26 1983-05-26 自動等化器

Publications (2)

Publication Number Publication Date
JPS59219033A true JPS59219033A (ja) 1984-12-10
JPH0462212B2 JPH0462212B2 (ja) 1992-10-05

Family

ID=14072598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9308283A Granted JPS59219033A (ja) 1983-05-26 1983-05-26 自動等化器

Country Status (1)

Country Link
JP (1) JPS59219033A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200610A (ja) * 1987-02-17 1988-08-18 Radio Res Lab 周波数適応型トランスバ−サルフイルタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200610A (ja) * 1987-02-17 1988-08-18 Radio Res Lab 周波数適応型トランスバ−サルフイルタ

Also Published As

Publication number Publication date
JPH0462212B2 (ja) 1992-10-05

Similar Documents

Publication Publication Date Title
JPH09511118A (ja) シンボルタイミング復旧回路及び方法
JP2612438B2 (ja) ビデオ信号処理装置
JP2843690B2 (ja) 波形等化回路
JPS59219033A (ja) 自動等化器
JPS62292079A (ja) 自動波形等化器
JPH0446468A (ja) 波形歪の検出回路
JPS6259950B2 (ja)
JP2532935B2 (ja) ゴ―スト除去装置
JPS61152169A (ja) デイジタル化ゴ−スト除去装置
JPH07107335A (ja) 波形等化装置
JP2848987B2 (ja) 波形等化回路
JPH04115614A (ja) 自動等化器
JPS59219034A (ja) 自動等化器
JP3011422B2 (ja) 波形等化装置および波形等化方法
JPH0757010B2 (ja) ゴースト除去装置
JPH0888783A (ja) 波形等化器の制御方法
JP2001275014A (ja) 映像信号処理装置
JPH04322569A (ja) 波形等化回路
JPS605103B2 (ja) テレビ信号の直流電位補償方法
JPH02274071A (ja) ゴースト除去方法
JPS63128873A (ja) ゴ−スト除去装置
JPH02226968A (ja) ゴースト除去装置
JPS59214386A (ja) ゴ−スト除去装置
JPH04286473A (ja) 自動等化器
JPS6083473A (ja) ゴ−スト除去装置