JP4859644B2 - D級増幅方法およびd級増幅器 - Google Patents
D級増幅方法およびd級増幅器 Download PDFInfo
- Publication number
- JP4859644B2 JP4859644B2 JP2006325173A JP2006325173A JP4859644B2 JP 4859644 B2 JP4859644 B2 JP 4859644B2 JP 2006325173 A JP2006325173 A JP 2006325173A JP 2006325173 A JP2006325173 A JP 2006325173A JP 4859644 B2 JP4859644 B2 JP 4859644B2
- Authority
- JP
- Japan
- Prior art keywords
- duty data
- duty
- rising
- data
- falling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
松本倫 著、「D級パワー・アンプの動作原理と設計/製作」、パワーMOSFETの実践活用法、170−117頁、CQ出版、2000年12月
請求項2にかかる発明は、請求項1に記載のD級増幅方法において、前記立上りDutyデータと前記入力Dutyデータとの差分に対して、前回得られた前記立上り帰還Dutyデータを加味した値を、前記立上り帰還Dutyデータとし、前記立下りDutyデータと前記入力Dutyデータとの差分に対して、前回得られた前記立下り帰還Dutyデータを加味した値を、前記立下り帰還Dutyデータとする、ことを特徴とする。
請求項3にかかる発明は、請求項1又は2に記載のD級増幅方法において、前記サンプリングクロックを44.1kHz又は48kHzとし、前記入力Dutyデータをクロック数で表すとき、該クロックの周波数として、44.1kHzと48kHzの最小公倍数の整数倍の周波数のクロックを使用することを特徴とする。
請求項4にかかる発明のD級増幅器は、サンプリングクロックの1/2周期当りのパルス幅を示す入力Dutyデータに基づき該入力Dutyデータの2倍に相当するパルス幅を有するPWM信号を生成するDuty−PWM変換器と、該Duty−PWM変換器で得られた前記PWM信号に応じて、サンプリングクロックの1/2周期の時点を中心として前後に連続するH側信号又はL側信号をもつドライブパルスをスイッチングにより生成するスイッチング回路と、該スイッチング回路で生成されたドライブパルスをアナログ信号に復調するLCフィルタ回路とを備えたD級増幅器であって、前記ドライブパルスの立上り時点および立下り時点を検出する遷移検出器と、該遷移検出器で検出した立上り時点から前記サンプリングクロックの1/2周期の時点までのパルス幅を立上りDutyデータとして算出し、前記サンプリングクロックの1/2周期の時点から前記遷移検出器で検出した立下り時点までのパルス幅を立下りDutyデータとして算出するDuty算出器と、該Duty算出器で算出した立上りDutyデータと前記入力Dutyデータとの差分に応じて立上り帰還Dutyデータを作成すると共に、前記立下りDutyデータと前記入力Dutyデータとの差分に応じて立下り帰還Dutyデータを作成する第1の加算器と、該第1の加算器で得られた前記立上り帰還Dutyデータおよび前記立下り帰還Dutyデータを格納するメモリと、前記入力Dutyデータから前記メモリより読み出した前記立上り帰還Dutyデータを減算して前記Duty−PWM変換器に送り、前記入力Dutyデータから前記メモリより読み出した前記立下り帰還Dutyデータを減算して前記Duty−PWM変換器に送る第2の加算器と、を備えることを特徴とする。
請求項5にかかる発明は、請求項4に記載のD級増幅器において、前記第1の加算器が、前記Duty算出器で算出した立上りDutyデータと前記入力Dutyデータとの差分に対して、前記メモリから読み出した前回の立上り帰還Dutyデータを加算して、次回用の立上り帰還Dutyデータを作成すると共に、前記Duty算出器で算出した立下りDutyデータと前記入力Dutyデータとの差分に対して、前記メモリから読み出した前回の立下り帰還Dutyデータを加算して、次回用の立上り帰還Dutyデータを作成する、ことを特徴とする。
200:スイッチング回路
300:LCフィルタ回路
400:スピーカ
500,500A,500B:補正回路
Claims (5)
- サンプリングクロックの1/2周期当りのパルス幅を示す入力Dutyデータの2倍に相当するパルス幅を有するPWM信号を生成し、該PWM信号に応じて、サンプリングクロックの1/2周期の時点を中心として前後に連続するH側信号又はL側信号をもつドライブパルスをスイッチングにより生成し、該ドライブパルスをフィルタリングしてアナログ信号に復調するD級増幅方法であって、
前記ドライブパルスの立上り時点から前記サンプリングクロックの1/2周期の時点までの立上りDutyデータと前記入力Dutyデータとの差分に応じた立上り帰還Dutyデータにより、前記入力Dutyデータを補正して、次回の前記PWM信号の立上りパルス幅の生成用とすると共に、前記サンプリングクロックの1/2周期の時点から前記ドライブパルスの立下り時点までの立下りDutyデータと前記入力Dutyデータとの差分に応じた立下り帰還Dutyデータにより、前記入力Dutyデータを補正して、次回の前記PWM信号の立下りパルス幅の生成用とし、
前記立上り帰還Dutyデータおよび前記立下り帰還Dutyデータに応じて、前記PWM信号のパルス幅の中心の時点を前記サンプリングクロックの1/2周期の時点から前方又は後方にずらすことで、前記ドライブパルスのH側期間又はL側期間の中心を前記サンプリングクロックの1/2周期の時点に揃えることを特徴とするD級増幅方法。 - 請求項1に記載のD級増幅方法において、
前記立上りDutyデータと前記入力Dutyデータとの差分に対して、前回得られた前記立上り帰還Dutyデータを加味した値を、前記立上り帰還Dutyデータとし、
前記立下りDutyデータと前記入力Dutyデータとの差分に対して、前回得られた前記立下り帰還Dutyデータを加味した値を、前記立下り帰還Dutyデータとする、
ことを特徴とするD級増幅方法。 - 請求項1又は2に記載のD級増幅方法において、
前記サンプリングクロックを44.1kHz又は48kHzとし、前記入力Dutyデータをクロック数で表すとき、該クロックの周波数として、44.1kHzと48kHzの最小公倍数の整数倍の周波数のクロックを使用することを特徴とするD級増幅方法。 - サンプリングクロックの1/2周期当りのパルス幅を示す入力Dutyデータに基づき該入力Dutyデータの2倍に相当するパルス幅を有するPWM信号を生成するDuty−PWM変換器と、該Duty−PWM変換器で得られた前記PWM信号に応じて、サンプリングクロックの1/2周期の時点を中心として前後に連続するH側信号又はL側信号をもつドライブパルスをスイッチングにより生成するスイッチング回路と、該スイッチング回路で生成されたドライブパルスをアナログ信号に復調するLCフィルタ回路とを備えたD級増幅器であって、
前記ドライブパルスの立上り時点および立下り時点を検出する遷移検出器と、
該遷移検出器で検出した立上り時点から前記サンプリングクロックの1/2周期の時点までのパルス幅を立上りDutyデータとして算出し、前記サンプリングクロックの1/2周期の時点から前記遷移検出器で検出した立下り時点までのパルス幅を立下りDutyデータとして算出するDuty算出器と、
該Duty算出器で算出した立上りDutyデータと前記入力Dutyデータとの差分に応じて立上り帰還Dutyデータを作成すると共に、前記立下りDutyデータと前記入力Dutyデータとの差分に応じて立下り帰還Dutyデータを作成する第1の加算器と、
該第1の加算器で得られた前記立上り帰還Dutyデータおよび前記立下り帰還Dutyデータを格納するメモリと、
前記入力Dutyデータから前記メモリより読み出した前記立上り帰還Dutyデータを減算して前記Duty−PWM変換器に送り、前記入力Dutyデータから前記メモリより読み出した前記立下り帰還Dutyデータを減算して前記Duty−PWM変換器に送る第2の加算器と、
を備えることを特徴とするD級増幅器。 - 請求項4に記載のD級増幅器において、
前記第1の加算器は、前記Duty算出器で算出した立上りDutyデータと前記入力Dutyデータとの差分に対して、前記メモリから読み出した前回の立上り帰還Dutyデータを加算して、次回用の立上り帰還Dutyデータを作成すると共に、前記Duty算出器で算出した立下りDutyデータと前記入力Dutyデータとの差分に対して、前記メモリから読み出した前回の立下り帰還Dutyデータを加算して、次回用の立上り帰還Dutyデータを作成する、
ことを特徴とするD級増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006325173A JP4859644B2 (ja) | 2006-12-01 | 2006-12-01 | D級増幅方法およびd級増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006325173A JP4859644B2 (ja) | 2006-12-01 | 2006-12-01 | D級増幅方法およびd級増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008141447A JP2008141447A (ja) | 2008-06-19 |
JP4859644B2 true JP4859644B2 (ja) | 2012-01-25 |
Family
ID=39602468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006325173A Expired - Fee Related JP4859644B2 (ja) | 2006-12-01 | 2006-12-01 | D級増幅方法およびd級増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4859644B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021131847A1 (ja) * | 2019-12-24 | 2021-07-01 | ソニーグループ株式会社 | 信号処理装置、増幅装置、及び再生装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6466087B2 (en) * | 2000-12-28 | 2002-10-15 | Nokia Mobile Phones, Ltd. | Method and apparatus providing digital error correction for a class D power stage |
JP2003110376A (ja) * | 2001-09-28 | 2003-04-11 | Sony Corp | 信号増幅装置 |
JP3776392B2 (ja) * | 2002-10-03 | 2006-05-17 | 三菱電機株式会社 | D級増幅器 |
EP1429454A1 (en) * | 2002-12-11 | 2004-06-16 | Dialog Semiconductor GmbH | Center of gravity compensation of class-D amplifier |
US7515072B2 (en) * | 2003-09-25 | 2009-04-07 | International Rectifier Corporation | Method and apparatus for converting PCM to PWM |
-
2006
- 2006-12-01 JP JP2006325173A patent/JP4859644B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008141447A (ja) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU721526B2 (en) | Conversion of a PCM signal into a UPWM signal | |
US10826478B2 (en) | Pulse-width modulation | |
KR100890346B1 (ko) | 디지털 보정 기능을 갖는 스위칭 증폭기 및 그에 대한 방법 | |
TWI272765B (en) | Audio reproducing apparatus and method | |
JPWO2003030373A1 (ja) | デルタシグマ変調装置及び信号増幅装置 | |
JP4835012B2 (ja) | D級増幅器 | |
US7656946B2 (en) | Pulse width modulation amplifier | |
CN107276549A (zh) | 音频放大器系统 | |
JP2004274712A (ja) | ディジタル・フィードバック付きd級増幅器 | |
JP2003110376A (ja) | 信号増幅装置 | |
US20080224788A1 (en) | Method and Apparatus for Pulse width Modulation in a Switching Amplifier | |
JP4859644B2 (ja) | D級増幅方法およびd級増幅器 | |
JP2006191250A (ja) | 増幅器およびボリューム機能付き増幅器 | |
CN100386963C (zh) | 音频再生装置及方法 | |
CN101142740B (zh) | 用于对pwm输入信号进行放大的设备 | |
CN103856170B (zh) | 用于h桥式数字d类功放的功率级电源噪声误差消除方法 | |
EP2629417A1 (en) | Switching amplifier system and method for suppressing signal distortion thereof | |
JP2004032095A (ja) | パルス幅変調器 | |
US8477581B1 (en) | Asymmetry compensation system | |
CN102823128B (zh) | 数字放大器 | |
JP4985380B2 (ja) | 信号生成装置およびd級増幅装置 | |
KR100540152B1 (ko) | Pcm입력신호를upwm출력신호로변환하는신호변환기및pcm입력신호를upwm출력신호로변환하는신호변환방법 | |
JP2005236928A (ja) | パルス幅変調信号発生器 | |
JP2002162985A (ja) | 音声再生装置および方法 | |
JPH0537379A (ja) | デジタル/アナログ変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4859644 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |