JP4985380B2 - 信号生成装置およびd級増幅装置 - Google Patents
信号生成装置およびd級増幅装置 Download PDFInfo
- Publication number
- JP4985380B2 JP4985380B2 JP2007328273A JP2007328273A JP4985380B2 JP 4985380 B2 JP4985380 B2 JP 4985380B2 JP 2007328273 A JP2007328273 A JP 2007328273A JP 2007328273 A JP2007328273 A JP 2007328273A JP 4985380 B2 JP4985380 B2 JP 4985380B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- unit period
- correction
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Description
図1は、本発明の第1実施形態に係るD級増幅装置100の構成を示すブロック図である。図1に示すように、D級増幅装置100は、信号生成装置10と駆動装置50とを具備する。信号生成装置10は、上位装置から供給されるデータ系列DTaに基づいてパルス幅変調信号Sを生成する電子回路(DSP(Digital Signal Processor)である。データ系列DTaは、収音機器で収音された音響(音声や楽音)の時間軸上の波形をサンプリング周期Tsで採取したデータXAの時系列である。
Di=(Gi・XB[i])/(T0+TSS[i]) ……(1)
(Gi・XB[i])/(T0+TSS[i])=XB[i]/T0
∴ Gi=(T0+TSS[i])/T0 ……(2)
式(2)に示すように、補正値Giは、周期制御部30が決定した時間長TUi(TUi=T0+TSS[i])を基礎値T0で除算した数値である。したがって、図1に示すように、時間長TUiに対して基礎値T0の逆数を乗算する乗算器が補正値算定部142として好適に採用される。
次に、本発明の第2実施形態について説明する。なお、本形態において作用や機能が第1実施形態と同様である要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
なお、以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下に例示する態様を組合わせてもよい。
以上の各形態においては周期制御部30の第2設定部32として乱数発生器を採用したが、時間長TUを単位期間U毎に可変に制御するための具体的な構成は適宜に変更される。例えば、所定の周期で計数値を順次に増加(または減少)させるとともに所定個の単位期間毎に計数値を初期化するカウンタ回路が第2設定部32として採用される。各単位期間Uの時間長TUは所定個の単位期間Uを周期として順次に増加(または減少)する。以上のように単位期間Uの時間長TUが変化する構成であれば、時間長TUの変化の態様に拘わらず、単位期間Uの時間長が固定された構成と比較してパルス幅変調信号Sの周波数成分は広い周波数帯域に拡散されるから、パルス幅変調信号Sに起因した電磁干渉を抑制するという所期の効果は奏される。また、基礎値T0を設定する第1設定部31は以上の各形態において必須ではない。例えば、第2設定部32が可変に設定した拡散係数TSS[i]を時間長TUiとしてパルス幅変調部20や補正部14に指定する構成も採用される。
単位期間Uの時間長TUの変化に起因したパルス幅変調信号Sのデューティ比の変化が実用(音響の再生)のうえで特段の問題とならない場合には補正部14は省略される。負荷回路55から出力される音響の歪(データ系列DTaが表す音響との相違)が聴感上において知覚されない程度の変化幅で単位期間Uの時間長TUを変化させた場合であってもパルス幅変調信号Sに起因した電磁干渉が適度に抑制されるのであれば、補正部14を省略することで信号生成装置10の構成を簡素化することが可能である。
第2実施形態の補間部18として採用したFIRフィルタの総ての係数を信号生成装置10に保持する構成では、係数を記憶するために膨大な容量の記憶装置が必要となる。そこで、FIRフィルタに使用される複数の係数を補間で算定する構成も好適である。すなわち、FIRフィルタで使用される多数の係数から選択された所定個の係数のみを記憶装置に格納しておき、補間部18が、記憶装置に格納された各係数からFIRフィルタの総ての係数を補間する。すなわち、補間部18は、係数の補間とデータXBの補間という複数の補間を実行する。以上の構成によれば、FIRフィルタの係数を保持する記憶装置の容量が削減されるという利点がある。もっとも、FIRフィルタは補間部18の例示に過ぎない。すなわち、パルス幅変調部20から指定された時点tiのデータXB[i]をデータ系列DTaの複数のデータXAから補間で算定する任意の手段が補間部18として採用される。
以上の各形態においてはパルス幅変調信号Sの各パルスPを負パルス(負極性パルス)としたが、パルスPを正パルス(正極性パルス)とした構成も採用される。パルスPの極性は、駆動装置50の構成に応じて適宜に選定される。
Claims (3)
- 各単位期間の時間長を可変に制御する周期制御手段と、
順次に供給される複数のデータの各々を補正する補正手段と、
前記各単位期間内で計数値を変化させる計数手段と、
前記補正手段による補正後の各データを単位期間毎に保持する保持手段と、
前記保持手段が保持するデータの数値と前記計数値との大小が反転する時点を縁部とするパルスを前記単位期間毎に配置したパルス幅変調信号を生成する波形生成手段と
を具備し、
前記周期制御手段は、
前記各単位期間について共通する基礎値を設定する第1設定手段と、
前記単位期間毎に拡散係数を可変に設定する第2設定手段と、
前記基礎値と前記拡散係数との加算に基づいて前記各単位期間の時間長を算定する演算手段とを含み、
前記補正手段は、
前記基礎値に対する前記単位期間の時間長の相対比を当該単位期間の補正値として算定する補正値算定手段と、
前記複数のデータの各々に前記補正値を乗算する補正演算手段とを含む
信号生成装置。 - 前記各単位期間の始点におけるデータを補間によって算定する補間手段を具備し、
前記保持手段は、前記補間手段による補間後のデータを保持する
請求項1の信号生成装置。 - 請求項1または請求項2の信号生成装置と、
負荷回路に対する電力の供給を前記パルス幅変調信号に応じて制御する駆動手段と
を具備するD級増幅装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328273A JP4985380B2 (ja) | 2007-12-20 | 2007-12-20 | 信号生成装置およびd級増幅装置 |
US12/317,207 US7795964B2 (en) | 2007-12-20 | 2008-12-19 | Signal generating apparatus and class-D amplifying apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328273A JP4985380B2 (ja) | 2007-12-20 | 2007-12-20 | 信号生成装置およびd級増幅装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009152819A JP2009152819A (ja) | 2009-07-09 |
JP4985380B2 true JP4985380B2 (ja) | 2012-07-25 |
Family
ID=40787847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007328273A Expired - Fee Related JP4985380B2 (ja) | 2007-12-20 | 2007-12-20 | 信号生成装置およびd級増幅装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7795964B2 (ja) |
JP (1) | JP4985380B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5483409B2 (ja) * | 2009-07-15 | 2014-05-07 | 四国電力株式会社 | 通電負荷平準化方法および装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69123191T2 (de) * | 1990-07-25 | 1997-06-12 | Whitaker Corp | System zum Festlegen von Datenübertragungsprotokollen in einer Multiplexanlage |
US5337230A (en) * | 1992-04-30 | 1994-08-09 | Hewlett-Packard Company | Signal processing circuits with digital programmability |
US5615228A (en) * | 1995-03-23 | 1997-03-25 | Texas Instruments Incorporated | Apparatus and method to decode a pulse width modulated serial data stream |
WO2002091565A2 (en) * | 2001-05-04 | 2002-11-14 | Ok-Sang Jin | Signal amplifying method, signal amplifier and devices related therewith |
US7130346B2 (en) * | 2004-05-14 | 2006-10-31 | Freescale Semiconductor, Inc. | Method and apparatus having a digital PWM signal generator with integral noise shaping |
JP4622423B2 (ja) * | 2004-09-29 | 2011-02-02 | 日本テキサス・インスツルメンツ株式会社 | パルス幅変調信号発生回路 |
JP4882353B2 (ja) * | 2004-12-28 | 2012-02-22 | ヤマハ株式会社 | パルス幅変調増幅器 |
JP4835012B2 (ja) | 2005-03-18 | 2011-12-14 | ヤマハ株式会社 | D級増幅器 |
JP2007266908A (ja) * | 2006-03-28 | 2007-10-11 | Aisin Seiki Co Ltd | パルス信号生成回路 |
EP2074694B1 (en) * | 2007-05-07 | 2011-11-02 | Harman International Industries, Inc. | Automatic zero voltage switching mode controller |
-
2007
- 2007-12-20 JP JP2007328273A patent/JP4985380B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-19 US US12/317,207 patent/US7795964B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090160513A1 (en) | 2009-06-25 |
JP2009152819A (ja) | 2009-07-09 |
US7795964B2 (en) | 2010-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4802765B2 (ja) | D級増幅器 | |
JP4950223B2 (ja) | 入力音声信号に超音波信号を加えることによってデジタルアンプの性能を改善するためのシステム及び方法 | |
JP4835012B2 (ja) | D級増幅器 | |
US8306106B2 (en) | Multi-edge pulse width modulator with non-stationary residue assignment | |
EP3229371B1 (en) | Audio amplifier system | |
CN111418159B (zh) | 脉冲宽度调制器 | |
US8315302B2 (en) | Pulse width modulator using interpolator | |
JP4882353B2 (ja) | パルス幅変調増幅器 | |
JP2009522881A (ja) | シミュレーションベースのフィードバックを有するディジタルpwmアンプ | |
JP2000507759A (ja) | Pcm信号のupwm信号への変換方法 | |
TW200822536A (en) | Class D audio amplifier | |
CN104272687A (zh) | 信号转换系统及方法 | |
JP4985380B2 (ja) | 信号生成装置およびd級増幅装置 | |
JP2006191250A (ja) | 増幅器およびボリューム機能付き増幅器 | |
EP1642387B1 (en) | Method of establishing a pwm-modulated output signal representation | |
JPWO2006132115A1 (ja) | 撮像装置 | |
JP5141182B2 (ja) | 信号生成装置およびd級増幅装置 | |
JPS6249639B2 (ja) | ||
JP4859644B2 (ja) | D級増幅方法およびd級増幅器 | |
US20140044272A1 (en) | Method and system for improving quality of audio sound | |
JP7455500B2 (ja) | 音響装置 | |
CN102823128A (zh) | 数字放大器 | |
JP3920879B2 (ja) | 標本化関数発生装置およびデジタル−アナログ変換器 | |
JP2010026044A (ja) | 残響付与装置およびプログラム | |
KR100540152B1 (ko) | Pcm입력신호를upwm출력신호로변환하는신호변환기및pcm입력신호를upwm출력신호로변환하는신호변환방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4985380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |