JP3920879B2 - 標本化関数発生装置およびデジタル−アナログ変換器 - Google Patents

Description

本発明は、音声データのオーバーサンプリング処理等に用いられる標本化関数発生装置およびデジタル−アナログ変換器に関する。なお、本明細書においては、関数の値が局所的な領域で０以外の有限の値を有し、それ以外の領域で０となる場合を「有限台」と称して説明を行うものとする。

従来、デジタル信号をアナログ信号に変換して再生する際にはシャノンの標本化定理に基づいて導出されたシャノンの標本化関数が広く用いられてきた。しかしながら、シャノンの標本化関数は、その振動が無限に続くため実現不可能であって有限の範囲のみを用いると打ち切り誤差が発生するという問題や、再生されるアナログ信号が帯域制限されてしまうという問題があった。このような不都合を回避するために、打ち切り誤差がなく、しかも、高次の帯域成分までも再生可能な、有限の範囲で収束する標本化関数が考え出されている（例えば、特許文献１参照。）。この標本化関数は、原点から前後２個先の標本点で０に収束するため、少ない計算量で信号再生を行うことができ、しかも、高周波まで帯域を有することが確かめられている。また、この標本化関数を用いたデジタル−アナログ変換器が知られている（例えば、特許文献２参照。）。
国際公開第９９／４４１５０号パンフレット（第５−１３頁、図１−１３） 国際公開第９９／４４２９０号パンフレット（第６−１７頁、図１−１５）

ところで、上述した特許文献１や特許文献２に開示された標本化関数を用いることにより、高周波までの帯域成分を再生することができ、この高周波成分が音質向上に寄与していることはわかっているが、人間の聴覚等に対してどのような影響を与えるかは現時点で十分に研究が進んでいるとはいえない。しかし、特許文献１等に開示された標本化関数では、標本化関数の形状が決まっているため、基本周波成分に対する高周波成分の形状も決まってしまい、再生周波数特性を調整することができないという問題があった。

本発明は、このような点に鑑みて創作されたものであり、その目的は、周波数特性を調整することができる標本化関数発生装置およびデジタル−アナログ変換器を提供することにある。

上述した課題を解決するために、本発明の標本化関数発生装置は、標本間隔τよりも広い局所的な範囲に対応して０以外の信号レベルを有し、それ以外の範囲の信号レベルが０となる少なくとも１回以上の有限回微分可能な波形を有する信号を連続的に発生する信号発生手段と、信号発生手段によって発生した信号を遅延させることにより、所定の遅延量に対応する複数の信号を生成する遅延手段と、複数の信号の信号レベルを所定の利得で調整する利得調整手段と、遅延手段による遅延量を可変に設定する遅延量設定手段と、遅延量設定手段によって設定される遅延量に応じて利得調整手段の各利得を設定する利得設定手段と、遅延手段および利得調整手段を通して出力される複数の信号を合成して標本化関数波形として出力する合成手段とを備えている。これにより、複数の信号波形をずらして合成することにより標本化関数波形を生成する際に、それぞれの信号波形をずらす量（遅延量）を可変することにより標本化関数波形の形状を変更することが可能になり、この標本化関数を用いてデータ補間等を行った場合の周波数特性を調整することが可能になる。

また、上述した信号発生手段によって発生する信号は、３階Ｂスプライン関数に対応する波形を有することが望ましい。これにより、なだらかに信号レベルが変化する標本化関数波形を得ることが可能になる。

また、上述した信号発生手段によって発生する信号は、全範囲で１回だけ微分可能な凸形状の波形を有することが望ましい。これにより、十分に自然現象を近似できると考えられる滑らかに変化する標本化関数波形を生成することが可能になる。

また、上述した局所的な範囲は、標本間隔τの２倍以上３倍以下の幅Ｗに対応する範囲であり、遅延手段による遅延量は、（４τ−Ｗ）／２と同じかそれ以下の時間であることが望ましい。これにより、中央位置を挟んで前後２つずつの標本位置と同じかそれよりも狭い範囲において標本化関数波形の信号レベルを０に収束させることが可能になるため、この標本化関数を用いてデータ補間等を行う際に、着目位置の前後２つずつ（合計４つ）のデータを用いるだけでよくなり、処理負担の軽減が可能になる。

また、上述した遅延手段を用いて生成される信号は３つであり、出力順番が最初の信号に対する２番目の信号の遅延量と、この２番目の信号に対する３番目の信号の遅延量とが等しい関係を維持しながら、遅延量設定手段による遅延量の可変設定が行われることが望ましい。さらに。上述した遅延手段を用いて生成される３つの信号の中の出力順番が最初と３番目の信号に対応する利得調整手段の利得は同じであって、２番目の信号に対応する利得調整手段の利得に対して符号が反対となる関係を維持しながら、遅延量設定手段による遅延量の可変設定が行われることが望ましい。これにより、標本化関数波形を左右対称形状にすることが可能になり、この標本化関数を用いたデータ補間等において発生するひずみを低減することができる。

また、上述した遅延量設定手段による遅延量の設定は、標本化関数を用いて行われるデータ補間処理によって得られるデータの周波数特性を調整するシフトパラメータの値を可変設定することにより行うことが望ましい。あるいは、上述したシフトパラメータの値に応じて遅延量設定手段による遅延量の設定と利得調整手段による利得調整を行うことにより、標本化関数を用いて行われるデータ補間処理によって得られるデータの周波数特性を調整することが望ましい。

また、本発明のデジタル−アナログ変換器は、複数の上述した標本化関数発生装置と、標本間隔τと同じ時間間隔で一つずつ入力されるデジタルデータを所定個数分保持し、同時に保持された所定個数分のデジタルデータを並行して出力するとともに、デジタルデータが入力される毎に保持対象となる所定個数分のデジタルデータの組み合わせを更新するデータ保持手段と、データ保持手段からのデジタルデータの出力タイミングに合わせてこのデジタルデータに対応する標本化関数発生装置に対して標本化関数波形の出力タイミングを指示する発生タイミング制御手段と、標本化関数発生装置から出力される標本化関数波形の信号を、この標本化関数発生装置に対応してデータ保持手段から出力されたデジタルデータの値に応じて設定された利得で増幅する増幅手段と、データ保持手段から並行して出力される所定個数のデジタルデータのそれぞれに対応して増幅手段で増幅された信号をアナログ的に加算する加算手段とを備えている。これにより、フィルタ等の特別な付加構成を追加することなくデジタル−アナログ変換器の周波数特性を可変することが可能になる。

また、上述した発生タイミング制御手段は、データ保持手段からデジタルデータの出力が開始されてから、対応する標本化関数発生装置から０以外の信号レベルを有する標本化関数波形の出力を開始するまでの時間を、遅延量設定手段によって設定される遅延量に応じて可変することが望ましい。これにより、標本化関数波形の幅を可変したことによる影響を調整することが可能になる。

以下、本発明を適用した一実施形態の標本化関数発生装置およびこれを用いたデジタル−アナログ変換器について、図面を参照しながら詳細に説明する。

（１）標本化関数の改良
本出願の発明者によって提案された従来の標本化関数（以後、この標本化関数を「Ｃタイプ標本化関数」と称する）は、以下の（１）式で定義される２次の区分的多項式をτ／２シフトさせることによって得られる関数系（関数の集合）の線形結合により、（２）式で表される関数として導出されている。但し、τは標本間隔を表す。

ここで、（２）式における³ _[c]ψ（ｔ）は、標本化関数として以下に示す条件式を満足する必要がある。

この条件式を解くと、

を得る。

また、Ｃタイプ標本化関数の周波数特性をΨ（ｆ）とすれば、Ψ（ｆ）は³ _[c]ψ（ｔ）をフーリエ変換することにより、

として表される。但し、（５）式においてｆ_S＝１／τとしている。

ところで、（２）式で表されるようにＣタイプ標本化関数は、二次の区分的多項式のシフト間隔を標本間隔の１／２とすることにより実現できたものであると考えられる。しかしながら、これまでに（２）式におけるシフト間隔の一般性については議論されていない。（５）式でも示されるように、標本間隔は周波数特性と関連があるパラメータであると考えることができるため、標本化関数を構成する際のシフト間隔を変化させていくことにより、様々な周波数特性を持つ標本化関数を設計できると考えられる。そこで、以下では、シフト間隔を変化させることによって設計される標本化関数とその周波数特性について検討する。

区分的多項式のシフト間隔を一般化したＣタイプ標本化関数をφα（ｔ）表すことにすると、φα（ｔ）は、

と表すことができる。ここで、α（０＜α≦１／２）をシフトパラメータと呼ぶことにする。関数φα（ｔ）が標本化関数であるためには上述したＣタイプ標本化関数と同様に、（３）式の条件を満たす必要がある。すなわち、

この条件に基づき、（６）式における展開係数βｋ（ｋ＝−１，０，１）を求めると、（６）式と（７）式により以下の連立方程式が立てられる。

ところで、³ _[c]ψ（ｔ）は以下に示す区分多項式として表すことができる。

（９）式の値を（８）式に代入することにより、以下の式が得られる。

これを解くことにより、展開係数が以下のように求められる。

したがって、シフトパラメータを持つ標本化関数は、

として表すことができる。ここで、０＜α≦１／２となっているが、α＝１／２のときは上述したＣタイプ標本化関数に一致する。すなわち、

となる。

また、φα（ｔ）の周波数特性をΦα（ｆ）と表すことにすると、Φα（ｆ）は（１２）式をフーリエ変換することにより、以下のように求められる。

ここで、ｆ_Sは（５）式と同様にｆ_S＝１／τである。

次に、シフトパラメータαを変化させることによる標本化関数の周波数特性について検討する。図１は、シフトパラメータαを変化させた場合の標本関数の波形を示す図である。また、図２はシフトパラメータαを変化させた場合の標本化関数の周波数特性を示す図である。図１に示すように、改良された標本化関数は、シフトパラメータαが１／２よりも小さくなるにつれて中心部分の幅が太くなるが、ｔ＝±０．５τを超えるとその減衰が急峻になり、ｔ＝±τ以降のアンダーシュートが大きくなっていることが確認できる。また、図２に示すように、改良された標本化関数の周波数特性は、αの値が変化しても主極バンド（メインローブ）についてはあまり大きな変化は見られないが、αが小さくなると第１サイドローブの振幅が大きくなり、副極降下速度が遅くなっていることが確認できる。別の見方をすれば、シフトパラメータαを変化させてもメインローブの特性をほぼ変化させることなく高調波成分を調整することができる。

（２）標本化関数発生装置
図３は、図１に示す改良された標本化関数の波形を発生する標本化関数発生装置の構成を示す図である。図３に示す標本化関数発生装置１は、Ｂスプライン関数発生回路１０、遅延回路１２、１４、増幅器１６、１７、１８、加算回路２０、２２、シフトパラメータ設定部２４、遅延時間設定部２６、利得設定部２８を含んで構成されている。この標本化関数発生装置１は、（１２）式で示された標本化関数φα（ｔ）に対応する波形を発生する。

Ｂスプライン関数発生回路１０は、３階Ｂスプライン関数に対応する信号波形を発生する。一方の遅延回路１２は、Ｂスプライン関数発生回路１０から出力される信号波形を所定時間Ｔ１だけ遅延させて出力する。他方の遅延回路１４は、Ｂスプライン関数発生回路１０から出力される信号波形を所定時間Ｔ２だけ遅延させて出力する。（１２）式の右辺では、ある時点ｔに対応する３階Ｂスプライン関数（第２項）とその時点に対してατだけ前あるいは後の３階Ｂスプライン関数（第３項、第１項）とを用いたが、実時間上で発生する実際のＢスプライン関数波形を考えると、その時点よりも後のＢスプライン関数波形をその時点で得ることはできないため、第３項に対応する３階Ｂスプライン関数波形の発生タイミングを基準として、このときの波形をατ、２ατ遅延させることにより第２項、第１項に対応する３階Ｂスプライン関数波形を得るようにしている。このため、一方の遅延回路１２の遅延時間Ｔ１がατに、他方の遅延回路１４の遅延時間Ｔ２が２ατにそれぞれ設定されている。

増幅器１６、１７、１８は、入力される信号のレベルを（１２）式の右辺各項の係数に対応する利得で増幅する。具体的には、増幅器１６は、利得Ａ１が（１２）式の右辺第３項に対応して−τ／（８α²）に設定されており、Ｂスプライン関数発生回路１０から出力される信号波形をこの利得で増幅して出力する。増幅器１７は、利得Ａ２が（１２）式の右辺第２項に対応して＋（１＋４α²）τ／（４α²）に設定されており、Ｂスプライン関数発生回路１０から出力されて遅延回路１２を通した信号波形をこの利得で増幅して出力する。増幅器１８は、利得Ａ３が（１２）式の右辺第１項に対して−τ／（８α²）に設定されており、Ｂスプライン関数発生回路１０から出力されて遅延回路１４を通した信号波形をこの利得で増幅して出力する。なお、利得が負の値に設定されている増幅器１６、１８は、入力された信号の極性を反転させて出力する。

２つの加算回路２０、２２は、３つの増幅器１６、１７、１８のそれぞれから出力される３つの信号波形をアナログ的に加算するためのものである。一方の加算回路２０によって増幅器１７、１８の各出力信号が加算され、他方の加算回路２２によってこの加算結果と増幅器１６の出力信号とが加算される。

シフトパラメータ設定部２４は、シフトパラメータαの値を設定する。設定方法としては、複数の選択候補の中から利用者の操作によって選択する場合が考えられる。例えば、図１および図２に示すように、シフトパラメータαの値として１／２、１／４、１／８、１／１６の４種類をあらかじめ選択候補として用意しておいて、一つの選択候補を利用者に選択させる。あるいは、別の設定方法としては、０＜α≦１／２の範囲内で利用者が任意の値を直接入力する場合が考えられる。

遅延時間設定部２６は、シフトパラメータ設定部２４によって設定されたシフトパラメータαを用いて、遅延回路１２の遅延時間Ｔ１をατに、遅延回路１４の遅延時間Ｔ２を２ατにそれぞれ設定する。利得設定部２８は、シフトパラメータ設定部２４によって設定されたシフトパラメータαを用いて、増幅器１６の利得Ａ１と増幅器１８の利得Ａ３を−τ／（８α²）に、増幅器１７の利得Ａ２を＋（１＋４α²）τ／（４α²）にそれぞれ設定する。

上述したＢスプライン関数発生回路１０が信号発生手段に、遅延回路１２、１４が遅延手段に、増幅器１６、１７、１８が利得調整手段に、遅延時間設定部２６が遅延量設定手段に、利得設定部２８が利得設定手段に、加算回路２０、２２が合成手段にそれぞれ対応する。

本実施形態の標本化関数発生装置１はこのような構成を有しており、次にその動作を説明する。図１に示した本実施形態の標本化関数標本化関数φα（ｔ）は、微分可能性に着目した有限台の関数であり、例えば全域において１回だけ微分可能であって、横軸に沿った標本位置ｔが±（３／２＋α）τの間にあるときに０以外の有限な値を有する有限台の関数である。また、φα（ｔ）は標本化関数であるため、ｔ＝０の標本位置でのみ１になり、ｔ＝±τ，±２τの標本位置において０になるという特徴を有する。

なお、本実施形態の標本化関数発生装置１によって発生する標本化関数を考えた場合には、図１に示した横軸の標本位置ｔが経過時間に、縦軸の標本化関数φαの値が出力信号の信号レベルに対応している。

上述した標本化関数φα（ｔ）は、二次の区分多項式であり、３階Ｂスプライン関数³ _[c]ψ（ｔ）を用いているため、全域で１回だけの微分可能性が保証される有限台の関数となっている。また、ｔ＝±τ，±２τにおいて０となる。

このように、上述した関数φα（ｔ）は、標本化関数であって、全域において１回だけ微分可能であり、しかもｔ＝±２τあるいはこれ以下の位置に置いて０に収束する有限台の関数である。したがって、この標本化関数φα（ｔ）を用いて各離散データに基づく重ね合わせを行うことにより、離散データ間の値を１回だけ微分可能な関数を用いて補間することができる。

図４は、標本化関数発生装置１の各部に入出力される信号波形を示す図である。図４（Ａ）は、Ｂスプライン関数発生回路１０から出力される信号波形（基本波形）を示しており、（９）式の区分多項式で示される３階Ｂスプライン関数の波形に対応している。この出力信号は、離散データの入力時間間隔をτ、信号の発生時刻（発生タイミング）をｔ10としたときに、時間３τ経過後の時刻ｔ13までの間所定の値を有する有限台の波形となる。

また、図４（Ｂ）は、増幅器１６から出力される信号波形（第１の信号波形）を示しており、Ｂスプライン関数発生回路１０から出力された基本波形を増幅器１６に通すことによりτ／（８α²）倍に減衰させ、極性反転した信号波形が示されている。

図４（Ｃ）は、増幅器１７から出力された信号波形（第２の信号波形）を示しており、Ｂスプライン関数発生回路１０から出力された基本波形を遅延回路１２でατ（例えばαは１／２）だけ遅延させた後に増幅器を通して（１＋４α²）τ／（４α²）倍に増幅した信号波形が示されている。

図４（Ｄ）は、増幅器１８から出力される信号波形（第３の信号波形）を示しており、Ｂスプライン関数発生回路１０から出力された基本波形を遅延回路１４で２ατ（例えばαは１／２）だけ遅延させた後に増幅器１８に通してτ／（８α²）倍に減衰させ、極性反転した信号波形が示されている。

このようにして３つの増幅器１６、１７、１８のそれぞれから出力された信号波形（図４（Ｂ）、（Ｃ）、（Ｄ））を加算回路２０、２２によってアナログ的に加算して信号の合成を行うことにより、図４（Ｅ）に示す信号波形を得ることができる。この信号波形は、図１に示した信号波形そのものであり、時刻ｔ10〜ｔ14の間で時間の経過とともに信号レベルが連続的に変化する本実施形態の標本化関数を発生させることができる。

図５は、本実施形態の標本化関数発生装置１に含まれるＢスプライン関数発生回路１０の具体的な構成を示す図である。同図に示すＢスプライン関数発生回路１０は、縦続接続された同じ構成を有する３つの畳み込み演算回路３０（３０−１、３０−２、３０−３）を備えている。

各畳み込み演算回路３０は、ｉ階Ｂスプライン関数の信号波形が入力されたときに、ｉ階Ｂスプライン関数同士の畳み込み演算（コンボリューション演算）処理を行って、（ｉ＋１）階Ｂスプライン関数に対応した信号波形を生成して出力するためのものである。

初段の畳み込み演算回路３０−１は、周期４Ｔのパルス列が入力され、１階Ｂスプライン関数である矩形波を生成して出力する。２段目の畳み込み演算回路３０−２は、初段の畳み込み演算回路３０−１から出力される１階Ｂスプライン関数に対応する信号波形（矩形波）が入力され、２階Ｂスプライン関数である三角波を生成して出力する。３段目の畳み込み演算回路３０−３は、２段目の畳み込み演算回路３０−２から出力される２階Ｂスプライン関数に対応する信号波形（三角波）が入力され、３階Ｂスプライン関数である図４（Ａ）に示した信号波形を出力する。

各畳み込み演算回路３０は、遅延回路３２、反転増幅器３４、加算回路３６および積分回路３８を含んで構成されている。遅延回路３２は、入力されたｉ階Ｂスプライン関数の信号波形を所定時間Ｔだけ遅延する。この遅延時間Ｔは、標本間隔τと等しい値が設定される。反転増幅器３４は、入力信号の極性反転を行う反転増幅器であり、遅延回路３２から出力されるｉ階Ｂスプライン関数の信号波形の極性を反転させる。加算回路３６は、入力されたｉ階Ｂスプライン関数の信号波形と、遅延回路３２および反転増幅器３４を通すことにより時間Ｔ遅延の後に極性が反転されたｉ階Ｂスプライン関数の信号波形とをアナログ的に加算する。積分回路３８は、加算回路３６から出力される信号波形を時間積分する。

以下、各段の畳み込み演算回路３０の動作を説明する。図６は、初段の畳み込み演算回路３０−１の各部に入出力される信号波形を示す図である。図６（Ａ）に示す所定周期（例えば周期４Ｔ）のパルスが畳み込み演算回路３０−１に入力されると、この入力信号と、この入力信号を周期Ｔだけ遅延して極性反転した信号とが加算されるため、加算回路３６からは図６（Ｂ）に示すような互いに極性が異なるパルスが交互に配置された信号が出力される。したがって、この信号を積分回路３８によって積分することにより、図６（Ｃ）に示す周期が４Ｔであってデューティ比が２５％の矩形波が出力される。

また、図７は２段目の畳み込み演算回路３０−２の各部に入出力される信号波形を示す図である。図７（Ａ）に示す周期４Ｔでデューティ比が２５％の矩形波が畳み込み演算回路３０−２に入力されると、この入力された矩形波と、この矩形波を周期Ｔだけ遅延して極性反転した信号とが加算されるため、加算回路３６からは図７（Ｂ）に示すような互いに極性が異なる矩形波が交互に配置された信号が出力される。したがって、この信号を積分回路３８によって積分することにより、図７（Ｃ）に示す周期が４Ｔの部分的な三角波が出力される。

また、図８は３段目の畳み込み演算回路３０−３の各部に入出力される信号波形を示す図である。図８（Ａ）に示す三角波が畳み込み演算回路３０−３に入力されると、この入力された信号と、この信号を周期Ｔだけ遅延して極性を反転した信号とが加算されるため、加算回路３６からは図８（Ｂ）に示す信号が出力され、この出力信号を積分回路３８によって積分することにより、図８（Ｃ）に示す３階Ｂスプライン関数信号が得られる。

このように、本実施形態のＢスプライン関数発生回路１０は、簡単な構成によって３階Ｂスプライン関数の信号波形を連続的に生成することができる。

ところで、図５に示したＢスプライン関数発生回路１０の説明では、初段の畳み込み演算回路３０−１にパルス列を入力するようにしたが、外部から実際に入力する信号としては、図７（Ａ）に示すような矩形波や、図８（Ａ）に示すような三角波の方が生成しやすいため、これらの信号を２段目の畳み込み演算回路３０−２あるいは３段目の畳み込み演算回路３０−３に入力するようにしてもよい。

図９は、２段目の畳み込み演算回路３０−２に入力する矩形波を生成する矩形波発生回路４０の構成を示す図である。同図に示す矩形波発生回路４０は、２ビットカウンタ４２とアンドゲート４４とを備えている。２ビットカウンタ４２のクロック端子には、周期Ｔのクロック信号が入力されている。また、２ビットカウンタ４２の出力端子の各ビットＱ0 、Ｑ1 がアンドゲート４４の２つの入力端子にそれぞれ接続されており、このアンドゲート４４から出力される矩形波が２ビットカウンタ４２のリセット端子Ｒ（負論理）に入力されるとともに、矩形波発生回路４０の出力として取り出され、図５に示した２段目の畳み込み演算回路３０−２に入力される。

図１０は、図９に示した矩形波発生回路４０の各部に入出力される各種の信号波形を示す図である。２ビットカウンタ４２は、図１０（Ａ）に示す周期Ｔのクロック信号が入力されると、このクロック信号の立ち上がりに同期した計数動作を行って、出力端子の下位ビットＱ0 および上位ビットＱ1 からそれぞれ図１０（Ｂ）、（Ｃ）に示す矩形波を出力する。アンドゲート４４は、２ビットカウンタ４２の出力端子の各ビットＱ0 、Ｑ1 から出力される信号の論理積を求め、図１０（Ｄ）に示す周期が４Ｔでデューティ比が２５％の矩形波が矩形波発生回路４０の出力として得られる。

なお、矩形波発生回路４０から出力される矩形波をＢスプライン関数発生回路１０の２段目の畳み込み演算回路３０−２に入力する場合には、初段の畳み込み演算回路３０−１は不要であるため、図５に示した回路構成から削除してもよい。

図１１は、３段目の畳み込み演算回路３０−３に入力する三角波を生成する三角波発生回路５０の構成を示す図である。また、図１２は図１１に示した三角波発生回路５０の各部に入出力される信号波形を示す図である。図１１に示す三角波発生回路５０は、ヒステリシスコンパレータ５２と積分器５４を備えることによって図１２（Ａ）に示す三角波を生成し、ダイオード５６を用いることによってこの三角波の正極性側のみを取り出しており、図１２（Ｂ）に示す部分的な三角波が三角波発生回路５０の出力として得られる。

なお、ダイオード５６を用いると順方向電圧以下の正極性の三角波出力が遮断されるため、正確に０Ｖ以上の三角波を取り出すためには、例えば閾値が０Ｖに設定されたコンパレータとこの出力によってオンオフ状態が設定されるアナログスイッチとを組み合わせて用い、積分器５４から出力される三角波信号の０Ｖ以上の成分を抽出することが好ましい。また、三角波発生回路５０から出力される三角波をＢスプライン関数発生回路１０の３段目の畳み込み演算回路３０−３に入力する場合には、初段と２段目の畳み込み演算回路３０−１、３０−２は不要であるため、図５に示した回路構成から削除してもよい。

このように、本実施形態の標本化関数発生装置１では、複数の信号波形をずらして合成することにより標本化関数波形を生成する際に、それぞれの信号波形をずらす量（遅延量）を可変することにより標本化関数波形の形状を変更することが可能になり、この標本化関数を用いてデータ補間等を行った場合の周波数特性を調整することが可能になる。

合成対象となる複数の信号の波形として３階Ｂスプライン関数に対応する波形を用いることにより、なだらかに信号レベルが変化する標本化関数波形を得ることが可能になる。あるいは、合成対象となる信号波形として、全範囲で１回だけ微分可能な凸形状の波形を用いることにより（３階Ｂスプライン関数の波形はこの特徴を備えている）、十分に自然現象を近似できると考えられる滑らかに変化する標本化関数波形を生成することが可能になる。

また、合成対象となる信号波形の信号レベルが０以外になる局所的な範囲Ｗは、標本間隔τの２倍以上３倍以下の幅Ｗに対応する範囲であり、遅延回路１２、１４によって設定される信号間の遅延量（シフト量）は、（４τ−Ｗ）／２と同じかそれ以下の時間に設定されている。これにより、中央位置を挟んで前後２つずつの標本位置と同じかそれよりも狭い範囲において標本化関数波形の信号レベルを０に収束させることが可能になるため、この標本化関数を用いてデータ補間等を行う際に、着目位置の前後２つずつ（合計４つ）のデータを用いるだけでよくなり、処理負担の軽減が可能になる。なお、本実施形態のＢスプライン関数発生回路１０によって発生する３階Ｂスプライン関数波形は局所的な範囲Ｗが３τに、シフト量がατに設定されており、上記の関係を満たしている。なお、３階Ｂスプライン関数波形の範囲が３τ未満になるように設定してもよい。

また、２つの遅延回路１２、１４を用いて生成される信号は３つであり、出力順番が最初の信号に対する２番目の信号の遅延時間と、この２番目の信号に対する３番目の信号の遅延時間とが等しい関係を維持しながら、遅延時間設定部２６による遅延時間Ｔ１、Ｔ２の可変設定が行われている。さらに、これらの遅延回路１２、１４を用いて生成される３つの信号の中の出力順番が最初と３番目の信号に対応する増幅器１６、１８の利得は同じであって、２番目の信号に対応する増幅器１６の利得に対して符号が反対となる関係を維持しながら、遅延時間設定部２６による遅延時間の可変設定が行われている。これにより、標本化関数波形を左右対称形状にすることが可能になり、この標本化関数を用いたデータ補間等において発生するひずみを低減することができる。

（３）デジタル−アナログ変換器
次に、上述した標本化関数発生装置１を用いて構成されるアナログ−デジタル変換器について説明する。

図１３は、本実施形態のデジタル−アナログ変換器の構成を示す図である。図１３に示すデジタル−アナログ変換器１００は、メモリ１１０、アドレスカウンタ１１２、４つの標本化関数発生装置１（１−１、１−２、１−３、１−４）、発生タイミング制御回路１１８、４つの増幅器１２０（１２０−１、１２０−２、１２０−３、１２０−４）、３つの加算回路１２２、１２４、１２６を含んで構成されている。

メモリ１１０は、４つの格納領域を有しており、直前に入力された４つの離散的なデジタルデータ（例えば音楽データ）を順番に格納する。例えば、図１４に示すように、ｄ１から順に音楽データが入力されると、まず最初の４つの音楽データｄ１〜ｄ４がメモリ１１０に格納される。そして、次に５番目の音楽データｄ５が入力されると、最初に格納された音楽データｄ１に５番目の音楽データｄ５が上書きされる。このようにして、新たな音楽データが入力される毎に、最も古くなった音楽データに上書きされて格納データが更新される。

アドレスカウンタ１１２は、メモリ１１０のアドレスを発生するための２ビットカウンタであり、音楽データの入力タイミング（例えば音楽データが入力される周期をτとする）に同期して、２ビットの計数値が「００」→「０１」→「１０」→「１１」→「００」→…というように巡回的に変化する。

４つの標本化関数発生装置１のそれぞれは、図３に示す構成を有しており、所定のタイミングで図１に示す信号波形を有する本実施形態の標本化関数φα（ｔ）を発生する。標本化関数発生装置１−１は、アドレス「００」で指定されるメモリ１１０の領域に格納される音楽データに対応している。同様に、標本化関数発生装置１−２は、アドレス「０１」で指定されるメモリ１１０の領域に格納される音楽データに対応している。標本化関数発生装置１−３は、アドレス「１０」で指定されるメモリ１１０の領域に格納される音楽データに対応している。標本化関数発生装置１−４は、アドレス「１１」で指定されるメモリ１１０の領域に格納される音楽データに対応している。

発生タイミング制御回路１１８は、各標本化関数発生装置１による標本化関数の発生開始タイミングを指示する。具体的には、発生タイミング制御回路１１８は、メモリ１１０のアドレス「００」に音楽データが格納されるタイミングに同期した標本化関数φα（ｔ）の発生開始タイミングを標本化関数発生装置１−１に対して指示する。図１に示したように、標本化関数φα（ｔ）の発生開始タイミングは、シフトパラメータαが１／２のときに標本位置に一致するが、このαの値が１／２よりも小さくなるにしたがって、（１／２−α）τで計算される量だけ標本位置からずれてくる。したがって、発生タイミング制御回路１１８は、メモリ１１０のアドレス「００」に格納された音楽データの出力タイミングに対して（１／２−α）τだけ遅延させた発生タイミングを標本化関数発生装置１−１に対して指示する。同様に、発生タイミング制御回路１１８は、メモリ１１０のアドレス「０１」、「１０」、「１１」に格納された各音楽データの出力タイミングに対して（１／２−α）τだけ遅延させた発生タイミングを標本化関数発生装置１−２、１−３、１−４のそれぞれに対して指示する。

４つの増幅器１２０は、メモリ１１０の各格納領域に格納された音楽データに応じた利得が設定され、対応する標本化関数発生装置１から出力される信号波形を増幅する。具体的には、増幅器１２０−１は、メモリ１１０のアドレス「００」に格納された音楽データに対応する利得ａ０が設定され、標本化関数発生装置１−１から出力される信号波形をａ０倍する。増幅器１２０−２は、メモリ１１０のアドレス「０１」に格納された音楽データに対応する利得ａ１が設定され、標本化関数発生装置１−２から出力される信号波形をａ１倍する。増幅器１２０−３は、メモリ１１０のアドレス「１０」に格納された音楽データに対応する利得ａ２が設定され、標本化関数発生装置１−３から出力される信号波形をａ２倍する。増幅器１２０−４は、メモリ１１０のアドレス「１１」に格納された音楽データに対応する利得ａ３が設定され、標本化関数発生装置１−４から出力される信号波形をａ３倍する。

３つの加算回路１２２、１２４、１２６は、４つの増幅器１２０のそれぞれから出力される４つの信号波形をアナログ的に加算するためのものである。加算回路１２２によって増幅器１２０−３と１２０−４の各出力信号が加算され、加算回路１２４によってこの加算結果と増幅器１２０−２の出力信号とが加算され、加算回路１２６によってさらにこの加算結果と増幅器１２０−１の出力信号とが加算される。

上述したメモリ１１０がデータ保持手段に、発生タイミング制御回路１１８が発生タイミング制御手段に、増幅器１２０−１〜１２０−４が増幅手段に、加算回路１２２、１２４、１２６が加算手段にそれぞれ対応する。

本実施形態のデジタル−アナログ変換器１００はこのような構成を有しており、次にその動作を説明する。

図１５は、音楽データとその間の補間値との関係を示す図である。例えば、滑らかに変化する音声信号を一定の時間間隔で標本化し、これを量子化することにより標本データとしての離散的な音声データが得られる。デジタルオーディオ装置に用いられるデジタル−アナログ変換器は、このような離散的な音声データが入力されて、その間を補間処理によってつないだ連続的なアナログの音声信号を出力する。

図１５において、標本位置ｔ１、ｔ２、ｔ３、ｔ４のそれぞれに対応して順番に入力された音楽データｄ１、ｄ２、ｄ３、ｄ４の値をＹ（ｔ１）、Ｙ（ｔ２）、Ｙ（ｔ３）、Ｙ（ｔ４）とし、標本位置ｔ２とｔ３の間の所定位置ｔ０（ｔ２から距離ａ）に対応した補間値ｙを求める場合を考える。なお、図１３に示したメモリ１１０のアドレス「００」〜「１１」のそれぞれに順番に音楽データｄ１、ｄ２、ｄ３、ｄ４が格納される場合を考えると、標本位置ｔ２とｔ３の間とは、アドレス「１１」に４番目の音楽データｄ４が格納されてこの音楽データｄ４の出力が開始されてから時間ａ（＜τ）が経過したときに対応している。

本実施形態で用いる標本化関数φα（ｔ）は、ｔ＝±（３／２＋α）τにおいて収束する。ここで、０＜α≦１／２であるため、この標本化関数φα（ｔ）は、最大でもｔ＝±２τの範囲内で０以外の値を有するだけであり、ｔ＝±２τまでの離散データを考慮に入れればよい。したがって、図１５に示す補間値ｙを求める場合には、ｔ＝ｔ１、ｔ２、ｔ３、ｔ４に対応した４つの音楽データｄ１〜ｄ４のそれぞれの値Ｙ（ｔ１）、Ｙ（ｔ２）、Ｙ（ｔ３）、Ｙ（ｔ４）のみを考慮すればよいことになり、処理量を削減することができる。しかも、ｔ＝±３τ以上の各音楽データについては、本来考慮すべきであるが処理量や精度等を考慮して無視しているというわけではなく、理論的に考慮する必要がないため、打ち切り誤差は発生しない。

図１６は、本実施形態のデジタル−アナログ変換器１００によるデジタル−アナログ変換処理の内容を示す説明図である。変換処理の内容としては、図１６（Ａ）〜（Ｄ）に示すように、各標本位置毎に、図１に示した標本化関数φα（ｔ）のｔ＝０（中心位置）におけるピーク高さを一致させ、このときの補間位置ｔ０におけるそれぞれの標本化関数φα（ｔ）の値を求めることになる。

例えば、図１６（Ａ）に示すｔ１における音楽データｄ１の値Ｙ（ｔ１）について具体的に説明する。補間位置ｔ０と標本位置ｔ１との距離はτ＋ａとなる。したがって、標本位置ｔ１に標本化関数φα（ｔ）の中心位置を合わせたときの補間位置ｔ０における標本化関数の値はφα（τ＋ａ）となる。実際には、離散データの値Ｙ（ｔ１）に一致するように標本化関数φα（ｔ）の中心位置のピーク高さを合わせるため、上述したφα（τ＋ａ）をＹ（ｔ１）倍した値φα（τ＋ａ）・Ｙ（ｔ１）が求めたい値となる。

ところで、本実施形態のデジタル−アナログ変換器１００に含まれる標本化関数発生装置１−１は、図１に示した標本化関数φα（ｔ）の波形を連続的に生成する。したがって、メモリ１１０のアドレス「００」から音楽データｄ１の出力が開始された時点を基準に考えると、その時点から時間（３τ＋ａ）経過したときの出力レベルが上述したｔ＝τ＋ａにおいて標本化関数発生装置１−１から出力される標本化関数波形の値（振幅）φα（τ＋ａ）に一致する。増幅器１２０−１はメモリ１１０のアドレス「００」に格納されたデータの値に対応する利得が設定されるが、この場合には音楽データｄ１の値Ｙ（ｔ１）が利得として設定される。したがって、増幅器１２０−１からは、標本化関数発生装置１−１から出力される標本化関数の値φα（τ＋ａ）をＹ（ｔ１）倍した信号が出力される。

同様にして、発生開始時点が標本間隔τずつ互いに遅れた３つの標本化関数の信号波形を標本化関数発生装置１−２〜１−４によって発生し、それぞれの信号を利得Ｙ（ｔ２）、Ｙ（ｔ３）、Ｙ（ｔ４）の各増幅器１−２、１−３、１−４で増幅することにより、図１６（Ｂ）〜（Ｄ）に示す補間位置ｔ０に対応する値φα（ａ）・Ｙ（ｔ２）、φα（−τ＋ａ）・Ｙ（ｔ３）、φα（−２τ＋ａ）・Ｙ（ｔ４）が同じタイミングで得られる。

このようにして、信号レベルに対応させて得られた４つの値φα（τ＋ａ）・Ｙ（ｔ１）、φα（ａ）・Ｙ（ｔ２）、φα（−τ＋ａ）・Ｙ（ｔ３）、φα（−２τ＋ａ）・Ｙ（ｔ４）を３つの加算器１２２、１２４、１２６で加算することにより、補間値ｙ（ｔ０）に対応する信号を得ることができる。

また、時間経過とともに補間位置ｔ０が移動するが、標本化関数発生装置１−１〜１−４から出力される信号波形のレベルも経過時間と共に変化するため、補間値ｙ（ｔ０）も連続的に変化し、各音楽データ間を滑らかにつなぐ連続したアナログ信号が得られる。特に、それぞれが異なる開始タイミングで発生された４つの標本化関数の信号波形を、音楽データに対応した所定の利得で増幅して加算するだけで連続的な補間値としてのアナログ信号が得られるため、従来のようにサンプルホールド回路やローパスフィルタが不要であって、回路規模の増大や群遅延特性の悪化等を招くことがない。また、オーバーサンプリング処理を行う場合のように高速な信号処理を行う必要もなく、高価な部品を用いる必要もない。しかも、フィルタ等の特別な付加構成を追加することなく、標本化関数発生装置１内で設定されるシフトパラメータαの値を可変するだけで、デジタル−アナログ変換器１００の周波数特性を可変することが可能になる。

また、発生タイミング制御回路１１８によって、メモリ１１０から音楽データの出力が開始されてから、対応する標本化関数発生装置１から０以外の信号レベルを有する標本化関数波形の出力を開始するまでの時間をシフトパラメータαに応じて可変しており、標本化関数波形の幅を可変したことによる影響を調整することが可能になる。

なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施形態では、音楽データを用いた場合を説明したが、他の離散データ、例えば画像データから連続的な映像信号を生成する場合などに本発明を適用することができる。

シフトパラメータαを変化させた場合の標本関数の波形を示す図である。 シフトパラメータαを変化させた場合の標本化関数の周波数特性を示す図である。 図１に示す改良された標本化関数の波形を発生する標本化関数発生装置の構成を示す図である。 標本化関数発生装置の各部に入出力される信号波形を示す図である。 標本化関数発生装置に含まれるＢスプライン関数発生回路の具体的な構成を示す図である。 初段の畳み込み演算回路の各部に入出力される信号波形を示す図である。 ２段目の畳み込み演算回路の各部に入出力される信号波形を示す図である。 ３段目の畳み込み演算回路の各部に入出力される信号波形を示す図である。 ２段目の畳み込み演算回路に入力する矩形波を生成する矩形波発生回路の構成を示す図である。 図９に示した矩形波発生回路の各部に入出力される各種の信号波形を示す図である。 ３段目の畳み込み演算回路に入力する三角波を生成する三角波発生回路の構成を示す図である。 図１１に示した三角波発生回路の各部に入出力される信号波形を示す図である。 本実施形態のデジタル−アナログ変換器の構成を示す図である。 離散的な音楽データを示す図である。 音楽データとその間の補間値との関係を示す図である。 本実施形態のデジタル−アナログ変換器によるデジタル−アナログ変換処理の内容を示す説明図である。

符号の説明

１ 標本化関数発生装置
１０ Ｂスプライン関数発生回路
１２、１４ 遅延回路
１６、１７、１８、１２０ 増幅器
２０、２２、１２２、１２４、１２６ 加算回路
２４ シフトパラメータ設定部
２６ 遅延時間設定部
２８ 利得設定部
１００ デジタル−アナログ変換器
１１０ メモリ
１１２ アドレスカウンタ
１１８ 発生タイミング制御回路

Claims (10)

1. 標本間隔τよりも広い局所的な範囲に対応して０以外の信号レベルを有し、それ以外の範囲の信号レベルが０となる少なくとも１回以上の有限回微分可能な波形を有する信号を連続的に発生する信号発生手段と、
   前記信号発生手段によって発生した信号を遅延させることにより、所定の遅延量に対応する複数の信号を生成する遅延手段と、
   前記複数の信号の信号レベルを所定の利得で調整する利得調整手段と、
   前記遅延手段による遅延量を可変に設定する遅延量設定手段と、
   前記利得調整手段の各利得を可変に設定する利得設定手段と、
   前記遅延手段および前記利得調整手段を通して出力される複数の信号を合成して標本化関数波形として出力する合成手段と、
   を備え、前記遅延量設定手段によって可変に設定される遅延量と前記利得設定手段によって可変に設定される利得のそれぞれの値は、前記合成手段によって合成される前記標本化関数波形を有する信号の信号レベルが前記標本間隔τに対応する所定の位置で０となるように決定されることを特徴とする標本化関数発生装置。
2. 請求項１において、
   前記信号発生手段は、３階Ｂスプライン関数に対応する波形を有する信号を発生することを特徴とする標本化関数発生装置。
3. 請求項１において、
   前記信号発生手段は、全範囲で１回だけ微分可能な凸形状の波形を有する信号を発生することを特徴とする標本化関数発生装置。
4. 請求項１〜３のいずれかにおいて、
   前記局所的な範囲は、標本間隔τの２倍以上３倍以下の幅Ｗに対応する範囲であり、
   前記遅延手段による遅延量は、（４τ−Ｗ）／２と同じかそれ以下の時間であることを特徴とする標本化関数発生装置。
5. 請求項４において、
   前記遅延手段を用いて生成される信号は３つであり、出力順番が最初の信号に対する２番目の信号の遅延量と、この２番目の信号に対する３番目の信号の遅延量とが等しい関係を維持しながら、前記遅延量設定手段による遅延量の可変設定が行われることを特徴とする標本化関数発生装置。
6. 請求項５において、
   前記遅延手段を用いて生成される３つの信号の中の出力順番が最初と３番目の信号に対応する前記利得調整手段の利得は同じであって、２番目の信号に対応する前記利得調整手段の利得に対して符号が反対となる関係を維持しながら、前記遅延量設定手段による遅延量の可変設定が行われることを特徴とする標本化関数発生装置。
7. 請求項１〜６のいずれかにおいて、
   前記遅延量設定手段による前記遅延量の設定は、前記標本化関数を用いて行われるデータ補間処理によって得られるデータの周波数特性を調整するシフトパラメータの値を可変設定することにより行うことを特徴とする標本化関数発生装置。
8. 請求項７において、
   前記シフトパラメータの値に応じて前記遅延量設定手段による前記遅延量の設定と前記利得調整手段による利得調整を行うことにより、前記標本化関数を用いて行われるデータ補間処理によって得られるデータの周波数特性を調整することを特徴とする標本化関数発生装置。
9. 請求項１〜８のいずれかに記載の複数の標本化関数発生装置と、
   前記標本間隔τと同じ時間間隔で一つずつ入力されるデジタルデータを所定個数分保持し、同時に保持された所定個数分の前記デジタルデータを並行して出力するとともに、前記デジタルデータが入力される毎に保持対象となる所定個数分の前記デジタルデータの組み合わせを更新するデータ保持手段と、
   前記データ保持手段からのデジタルデータの出力タイミングに合わせてこのデジタルデータに対応する前記標本化関数発生装置に対して前記標本化関数波形の出力タイミングを指示する発生タイミング制御手段と、
   前記標本化関数発生装置から出力される前記標本化関数波形の信号を、この標本化関数発生装置に対応して前記データ保持手段から出力された前記デジタルデータの値に応じて設定された利得で増幅する増幅手段と、
   前記データ保持手段から並行して出力される所定個数の前記デジタルデータのそれぞれに対応して前記増幅手段で増幅された信号をアナログ的に加算する加算手段と、
   を備えることを特徴とするデジタル−アナログ変換器。
10. 請求項９において、
    前記発生タイミング制御手段は、前記データ保持手段から前記デジタルデータの出力が開始されてから、対応する前記標本化関数発生装置から０以外の信号レベルを有する前記標本化関数波形の出力を開始するまでの時間を、前記遅延量設定手段によって設定される遅延量に応じて可変することを特徴とするデジタル−アナログ変換器。

Images