JP2004509464A - シリコンのエッチング及びチャンバのクリーニングプロセスの一体化 - Google Patents

シリコンのエッチング及びチャンバのクリーニングプロセスの一体化 Download PDF

Info

Publication number
JP2004509464A
JP2004509464A JP2002527559A JP2002527559A JP2004509464A JP 2004509464 A JP2004509464 A JP 2004509464A JP 2002527559 A JP2002527559 A JP 2002527559A JP 2002527559 A JP2002527559 A JP 2002527559A JP 2004509464 A JP2004509464 A JP 2004509464A
Authority
JP
Japan
Prior art keywords
substrate
chamber
plasma
gas
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002527559A
Other languages
English (en)
Other versions
JP2004509464A5 (ja
Inventor
リウ ウェイ
ウィリアムズ スコット
ユーエン スティーブン
ムイ ディヴィッド
シェン メイフア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2004509464A publication Critical patent/JP2004509464A/ja
Publication of JP2004509464A5 publication Critical patent/JP2004509464A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

ソース電力を有する基板処理チャンバに配置された基板を処理する方法は、基板を基板処理チャンバヘ移送するステップを含む。ソース電力装置からRFエネルギーを供給し、プラズマを基板に向けてバイアスすることによって、第1のエッチャントガスから形成されたプラズマに基板を曝すことによって、トレンチが基板にエッチングされる。バイアス電力を加えることなく、又は最小のバイアス電力を加えて、基板処理チャンバにハロゲン源を含む第2のエッチャントガスから形成されるプラズマを点弧することによって、基板処理チャンバの内面に付着している副産物が除去される。その後、基板はチャンバから取出される。チャンバでドライクリーニング又はウエットクリーニング動作を行う前に、トレンチをエッチングするステップ及びエッチング副産物を除去するステップによって、少なくとも100枚以上の基板が処理される。

Description

【0001】
(発明の属する技術分野)
本発明は、シリコンのエッチング方法に関し、特に、本発明は、シリコンのエッチング及びチャンバのクリーニングプロセスを一体化する方法に関する。
【0002】
シリコンのエッチングプロセスは、多くの集積回路を製造する場合の基本ステップである。各処理される基板は正確な設計仕様に一致する実質的に同一のエッチングプロフィールを有さなければならないので、エッチングプロセスにおいて重要なことは反復性である。しかし、シリコンのエッチングプロセスは、一般にエッチングチャンバの内面に付着する副産物、例えば二酸化シリコンシリコンを生成する“ダーティーな(汚れた)”プロセスであるために、エッチングプロセスの反復性は悪化させられる。この内面上の付着は各々の連続するシリコンエッチングプロセスと共に累積し、チャンバ条件を変えてしまう。チャンバが規則的にクリーニングされない限り、実際に、チャンバは汚れ、好ましくない反復性を導く。例えば、初期の段階で処理された基板は、チャンバが汚れた後に処理された基板とは異なったエッチングプロフィールを有するかもしれない。
【0003】
副産物の累積に関連したこれらの、及び他の問題を解決するために、チャンバのクリーニングプロセスがエッチングプロセス間に規則的に行われる。例えば、各々のカセットが約25枚の基板を有している場合に、1つから3つのカセットを処理した後にドライクリーニングプロセスが行われる。このドライクリーニングプロセスは、一般に、ダミーのカセットをチャンバへ挿入するステップとチャンバ内でクリーニングガスの混合物からプラズマを点弧するステップを含む。プラズマは、チャンバの内面に付着している副産物を除去し、チャンバを比較的きれいな状態に戻す。
【0004】
ドライクリーニングプロセスは、一般にチャンバ全体を効果的にきれいにすることができないので、ドライクリーニングプロセスに加えて、例えば、1500枚の基板を処理するごとにウエットクリーニングプロセスが周期的に行われる。ウエットクリーニングプロセスは、チャンバを開けて、溶剤を用いてチャンバを人手でクリーニングするステップを有する。このプロセスは、一般に4時間から8時間かかる。ウエットクリーニングプロセスの後、エッチングチャンバは良好な反復性を得るために乾燥される。チャンバは、ダミーの基板をチャンバに挿入することによって乾燥され、次いでクリーニングガスの混合物からプラズマを点弧する。
【0005】
容易に理解することができるように、上述のクリーニングプロセス、特にウエットクリーニングプロセスは、エッチングシステムを生産から離すので、スループットを減少する。従って、ウエットクリーニングステップ間に多くの基板を処理することができるシリコンエッチングプロセスを開発し、それによってチャンバの停止時間を最小にすることが望まれる。
【0006】
(本発明の概要)
本発明は、シリコンをエッチングする改良された方法を提供する。本発明の実施の形態は、シリコンエッチングプロセスをその場所で(in−situ)のクリーニングプロセスと一体化し、その結果分離したドライクリーニングプロセスを行う必要がない。本発明は、チャンバのクリーニングプロセス間で多くのトレンチエッチングプロセスを実行することを可能にする。本発明はあらゆるシリコンのエッチングプロセスのために使用することができる。
【0007】
本発明の実施の形態において、ソース電力を有する形式の基板プロセスチャンバに配置されたシリコン基板を処理する方法は、基板を基板処理チャンバに移送するステップを有する。ソース電力装置からRFエネルギーを与え、基板に向かってプラズマをバイアスすることによって第1のエッチャントガスから形成されるプラズマに基板を曝すことによってトレンチが基板上にエッチングされる。基板のプロセスチャンバの内面に付着する副産物は、バイアス電力を加えることなく、又は最小のバイアス電力を加えて、基板のプロセスチャンバにハロゲンソースを含む第2のエッチャントガスから形成されるプラズマを点弧することによって除去される。その後、基板はチャンバから取出される。チャンバについてドライクリーニング動作又はウエットクリーニング動作のいずれかを行う前に、少なくとも100以上の基板がトレンチをエッチングするステップ及びエッチング副産物を除去するステップによって処理される。
【0008】
他の実施の形態において、基板を処理し、チャンバをクリーニングするステップを一体化する方法は、基板をプロセスチャンバヘ移送するステップを含む。基板は、バイアス電力をプロセスチャンバに加えることによって基板をエッチングするために第1のプロセスガスから点弧されたプラズマに曝される。プロセスチャンバに付着するエッチング副産物は、プロセスチャンバへバイアス電力を加えることなく、又は最小のバイアス電力を加えることによって、ハロゲンソースを含む第2のエッチャントガスから形成される第2のプラズマ中に解離したイオン及びラジカルにチャンバを曝すことによって除去される。その後、処理された基板はチャンバから取出される。チャンバについてドライクリーニング動作又はウエットクリーニング動作のいずれかを行う前に、少なくとも300以上の基板が基板を曝すステップ及びエッチング副産物を除去するステップによって処理される。
【0009】
他の実施の形態において、ソース電力を有する形式の基板プロセスチャンバに配置されたシリコン基板を処理する方法は、ソース電力装置からRFエネルギーを加えることによって第1のエッチャントガスから形成されるプラズマに基板を曝すステップを有する。このプラズマは、トレンチをエッチングするためにバイアス電力を基板プロセスチャンバへ加えることによって基板に向かってバイアスされる。プラズマは、バイアス電力を加えることなく、又は最小のバイアス電力を加えることによって基板プロセスチャンバに本質的にCF、OおよびArからなっている第2のエッチャントガスから点弧されて、基板プロセスチャンバの内面に付着しているエッチング副産物を除去する。
【0010】
本発明のこれらの、及び他の実施の形態ばかりでなく、その利点及び特徴は、以下のテキスト及び添付された図面と共により詳細に説明される。
【0011】
(特定な実施の形態の詳細な説明)
I.模範的なチャンバ
図1は、本発明の方法が実施される適例の半導体ウエハ処理装置100の概略図を示す。この装置100は、プロセスチャンバ101、ソース電源105、バイアス電源106、及び制御装置140を有する。プロセスチャンバ101は、ドーム103、円筒上の側壁111及び底部113によって画定された処理容積104を有する。ドーム103は、誘電体材料、例えばセラミック又はクォーツから一般に作られる。側壁111と底部113は金属、例えばアルミニウム又はステンレススチールから一般に作られる。ソース電源105は、RF信号(例えば、12.56MHz)をアンテナ102に結合する。アンテナ102は、上部103近くに配置された複数の巻線を有し、プラズマ130を形成し及び/又は維持するために容積104内にプロセスガスを励起するRF電磁界を発生する。
【0012】
鎖線で示されたロボットアーム112は、スリットバルブ114を通してプロセスチャンバ101内に、及びプロセスチャンバからウエハ110を移送する。基板の処理中に、部分的に形成された集積回路構造を含むことができる半導体ウエハ110がペデスタル(静電チャック)107上に支持される。ウエハ110は、処理を容易にするためにプラズマに曝される。プラズマ130からのイオン及び電子がウエハ110に衝突する。電子はイオンよりよく移動するので、イオンより多くの電子がウエハに衝突する。その結果、ウエハ110は負にバイアスされる。負のバイアスはプラズマからの正のイオンをウエハ110に向けて加速させる。ペデスタル107、従ってウエハは、バイアス電源106によってペデスタル107に供給されたRF信号(例えば、400KHz又は13.56MHz)によってバイアスされる。プラズマ130のイオン密度は、アンテナ102に与えられた信号によって主に制御され、一方、イオンのエネルギーは、ペデスタル107に供給された信号によって主に制御される。
【0013】
チャンバ101内の温度は、チャンバの側壁111及びドーム103内の離れた熱交換路(図示せず)を通して流体(例えば、水をベースとしたエチレングリコール)を循環することによって部分的に制御される。エッチングされている基板の温度は、ペデスタル107内の通路(図示せず)を通して基板の裏側に与えられるガスの組合せによって、及びペデスタル内の熱交換路(図示せず)を通して流体を循環することによって制御される。プロセスモニター108はプロセスチャンバ内の状態を監視する。プロセスモニターは、チャンバ101で行うプロセスに依存する状態を測定するための如何なるセンサであってもよく、又はそれらの組合わせであってもよい。一例として、プロセスモニター108は、発光分光計(Optical Emission Spectrometer:OES)を挙げることができる。このOESは、プラズマ130からの放射を監視する。このような放射は、プロセスチャンバ101において行なうプロセスの進行に依存する。代わりに、プロセスモニター108は、高さ、例えば、ウエハ110の表面へエッチングされたトレンチの深さを測定するための干渉計を有することができる。このような干渉計は、トレンチの上部及び底部から反射した光の干渉によってトレンチの深さを測定する。プロセスモニター108がOES又は干渉計である場合、チャンバ101内からの放射は透明な開口、例えばさファイや又はクォーツの上部103を通してプロセスモニターに結合される。代わりに、この目的のために上部103又は側壁111に別の窓を設けることができる。
【0014】
プロセスモニター108及びシステム100のいろいろな要素が制御装置140に結合される。制御装置140は、プロセスチャンバ101において行うプロセスを開始し、監視し、調整し、及び停止するために必要な信号を与えるハードウェアを有する。例えば、プロセスチャンバ101は、カリフォルニア州サンタクララにあるアプライドマテリアルズ社によって製造された減結合プラズマソース(DPS)エッチングチャンバである。チャンバ101は、半導体ウエハを処理するのに必要な素子を含んでいる。
【0015】
チャンバ101の外部は一般に大気圧にあり、チャンバ101の内部は処理の間減圧されている。排気装置109は、チャンバ101内の圧力を調整する。ガスパネル120は、ガスライン122及びバルブ124を介してプロセスガスをチャンバへ供給する。プロセス、例えばエッチングプロセスにおいて、プラズマ130は、RF電力をプロセスガスに加えることによってチャンバ内に形成される。RF電源105は、アンテナを励振してチャンバ内にプラズマを点弧し、維持する。この分野の当業者は、複数のステップがプロセスチャンバにおいてプラズマを励起する、即ち、プロセスガスを供給し、ソース電力をアンテナに与え、バイアス電力をペデスタルに与えるなどに必要であることを理解するであろう。これらのステップは、さらに説明するまでもなくこの分野の当業者が実施することができる。
【0016】
本発明の方法は、プロセッサベースのシステム制御装置、例えば図1Aの制御装置によって制御されるシステムにおいて実現される。図1Bは、このような場合に用いられるシステム制御装置140を有する、図1Aに示される処理装置100のブロック図を示す。システム制御装置140は、コンピュータ読取可能なメモリ162、大容量記憶装置164、入力制御装置166、及び表示装置168と共に動作可能なプログラム可能な中央処理装置(CPU)160を有する。システム制御装置は、更に、よく知られた支援回路、例えば電源174、クロック装置176、キャッシュ178、入出力(I/O)回路等を含む。また、制御装置140は、チャンバ101においてセンサ181によって処理するウエハを監視するためのハードウエアを有する。これらのセンサは、システムパラメータ、例えばウエハ温度、チャンバ圧力などを測定する。上記の素子の全ては、制御システムバス170に結合されている。
【0017】
メモリ162は、CPU160が処理システム158の動作を制御するために実行する命令を含んでいる。メモリ162におけるこれらの命令は、プログラムコード、例えば本発明の方法を実行するプログラム190の形式である。このプログラムコードは、多くのいろいろなプログラム言語のいずれか1つであることができる。例えば、プログラムコードは、C、C++、ベーシック、パスカル、又は他の多くの言語で書かれることができる。コンピュータプログラム190は、多くの異なるサブルーチンを有する。例えば、1つの特定な実施の形態において、プログラム190は、マルチチャンバシステムにおける各チャンバ用のプロセス選択サブルーチン、プロセスシーケンササブルーチン及びチャンバ管理サブルーチンを有する。プログラム190は、又、例えばとりわけ、基板位置決めサブルーチン、プロセスガス制御サブルーチン、圧力制御サブルーチン、温度制御サブルーチン及びプラズマ制御サブルーチンを含む各チャンバ101の個々の要素を制御するサブルーチンをも有する。この分野の当業者は、どんなプロセスがプロセスチャンバ101において行われるかに依存して、他のチャンバ制御サブルーチンを含むことができることを容易に理解するであろう。
【0018】
プロセス選択サブルーチンは、(i)所望のプロセスチャンバ(チャンバ101がマルチチャンバ処理システムの一部である場合)及び(ii)所望のプロセスを行うためのプロセスチャンバを動作するのに必要とされたプロセスパラメータの所望の組を識別する。特定のプロセスを行うためのプロセスパラメータは、プロセス条件、例えばプロセスガスの混合物及び流速、温度、圧力、プラズマ状態、例えばRF電力レベル及び低いRF周波数、冷却がス、及びチャンバ壁の温度に関する。これらのパラメータは、レシピの形式でユーザに提供され、入力制御インタフェース166を用いて入力することができる。
【0019】
プロセスシーケンササブルーチンは、識別されたプロセスチャンバ及びプロセス選択サブルーチンからのプロセスパラメータの組を受けるため、及びマルチチャンバシステムにおけるいろいろなプロセスチャンバの動作を制御するためののプログラムコードを有する。多くのユーザがプロセスセット数及びプロセスチャンバ数を入力することができるか、又は一人のユーザが多数のプロセスセット数及びプロセスチャンバ数を入力することができるので、シーケンサルーチンは、所望のシーケンスにおいて選択されたプロセスをスケジュールするために動作する。好ましくは、シーケンササブルーチンはプログラムコードを有し、(i)チャンバが用いられているか否かを判断するためにプロセスチャンバの動作を監視し、(ii)使用されているチャンバでどんなプロセスが実行されているかを判断し、及び(iii)実行されるべきプロセスチャンバの能力及びプロセスの形式に基づいて所望のプロセスを実行する。プロセスチャンバを監視する従来の方法は、例えばポーリングを用いることができる。どのプロセスが実行されるべきかをスケジュールする場合、シーケンササブルーチンは、選択されたプロセスのための所望されたプロセス条件、または各特定のユーザが入力した要求の“エージ(age)”と比較して、使用されているプロセスチャンバの現在の条件を考慮することができるか、またはスケジューリング特性を決めるために含むようにシステムプログラマーが要求する他の全ての関連したファクタを考慮することができる。
【0020】
シーケンササブルーチンが、どのプロセスチャンバとプロセスセットの組合わせが次ぎに行われるべきかを判断すると、シーケンササブルーチンは、特定のプロセスセットパラメータを、シーケンササブルーチンによって判断されたプロセスセットに従って特定のプロセスチャンバにおけるマルチ処理タスクを制御する特定のチャンバ管理サブルーチンへ渡すことによってプロセスセットの実行を開始する。動作において、チャンバ管理サブルーチンは、実行されている特定のプロセスセットに従ってプロセス要素サブルーチンを選択的にスケジュールしたり、または呼び出したりする。一般に、チャンバ管理サブルーチンは、いろいろなチャンバ要素を監視し、どの要素が実行されるべきプロセスセットに対するプロセスパラメータに基づいて動作される必要があるかを判断し、そして監視及び判断ステップに応答する個々のチャンバ要素サブルーチンの実行を開始する。
【0021】
当業者は、特定のチャンバ要素サブルーチンの各々をどのように実現するかを理解するであろう。例えば、基板の位置決めサブルーチンは、基板をペデスタル107上にロードするために、そして任意に、ペデスタル及び基板を基板処理用のチャンバ101において所望の高さに上昇するために使用されるチャンバ要素を制御するためのプログラムコードを有する。
【0022】
大容量記憶装置164は、データ及び命令を記憶し、プロセッサの読取可能な記憶媒体、例えば磁気ディスクまたは磁気テープからのデータ及びプログラムコード命令を検索する。例えば、大容量記憶装置164は、ハードディスク駆動装置、フレキシブルディスク駆動装置、テープ駆動装置、または光ディスク駆動装置である。大容量記憶装置164は、それがCPU160から受取った命令に応答して、命令を記憶し、検索する。大容量記憶装置164によって記憶され、検索されたデータ及びプログラムコード命令は、処理装置100を動作するためのプロセッサユニット160によって用いられる。これらのデータ及びプログラムコード命令は、先ず媒体から大容量記憶装置164によって検索され、その後CPU160によって使用するためにメモリ162へ転送される。
【0023】
入力制御装置166は、チャンバオペレータの入力の受信に応じるために、データ入力装置、例えばキーボード、マウス、またはライトペンをプロセッサユニット160に接続されている。表示装置168は、情報をCPU160の制御の下で、グラフィック表示及び英数字の形態でチャンバオペレータに提供する。
【0024】
制御システムバス170は、制御システムバス170に接続されている全ての装置間でデータ及び制御信号の転送に応じる。制御システムバスは、CPU160における装置を直接接続する単一バスとして示されているけれども、制御システムバス170はバスの集合であることもできる。例えば、表示装置168、入力制御装置166及び大容量記憶装置164は入力−出力周辺バスに接続することができるが、一方、CPU160及びメモリ162は、ローカルプロセッサバスに接続される。このローカルプロセッサバス及び入力−出力周辺バスは、制御システムバスを形成するために、共に接続される。
【0025】
システム制御装置140は、処理装置100の素子に接続され、システムバス170及びI/O回路180を介して本発明によるエッチングプロセスに用いられる。これらの素子は、複数のバルブ182(例えば図1Aのバルブ124)、プロセスモニター108、排気装置109、ソース電源105、バイアス電源106、スリットバルブ114、ガスパネル120、ロボットアーム112、チャンバセンサー181及び任意のミキサーブロック184(図1には示されていないが、ガスパネル120またはチャンバ101のいずれかに接続されることができる)を有する。
【0026】
システム制御装置140は、チャンバ101において所望のプロセスを行うために、これらの素子に所望の動作を行わせるいろいろなチャンバ素子に信号を送る。
【0027】
本発明は、ソフトウェアによって実行され、汎用コンピュータで実施されるように説明されたが、当業者は、本発明がハードウェア、例えば特定用途の集積回路(application specific integrated circuit:ASIC)または他のハードウェア回路を用いて実行されることができることを理解するであろう。このように、本発明は、全体としてまたは部分的に、ソフトウェア、ハードウェア又はその両方で実行されることできることを理解すべきである。また、当業者は、基板処理装置100を制御するために、適当なコンピュータシステムを選択することは慣用技術であることを理解するであろう。
【0028】
II.本発明によるシリコン処理
本発明の方法は、適切な基板処理チャンバ、例えば上述した適例のチャンバにおいていろいろな用途のためシリコンをエッチングするために用いることができる。しかし、例示目的のために、本発明は、浅いトレンチ分離プロセスのためのシリコン基板においてトレンチをエッチングすることに関連して、以下に説明される。以下の説明における参照番号は、図1Aと図1Bに示された適例のチャンバの要素を参照するために用いられる。
【0029】
図2A−図2C及び図3を参照すると、プロセス200(図3)は、プロセスチャンバ101のペデスタル107上に基板50(図2A)を配置するステップを含む(ステップ201)。基板は、パターン化されたパッドの酸化物層52及びよく知られた技術によってその上に設けられたパターン化されたハードマスク層53、例えば窒化リコン層を有する。パッドの酸化物層は基板上に形成されてハードマスク層に対して良好な接着表面を与える。本来の酸化物層54は、基板の空気への露出の結果として基板50の露出した部分上に形成される。本来の酸化物層54は、先ず、よく知られたエッチング技術のいわゆるブレークスルーステップ(ステップ202)を用いて除去される。次いで、トレンチが、図2Bに示されるように、よく知られた異方性エッチング技術(ステップ204)を用いてエッチングされる。異方性エッチング技術は、基板に向かって垂直にイオンを指向するためにバイアス電力を加えるステップ及びトレンチがエッチングされるにしたがってトレンチの壁上に不動態層56を形成するために、ポリマー形成ガス、例えば酸素及び窒素を基板101へ流すステップを有する。一般に、、プラズマは、基板に向かって垂直にイオンを加速するために、少なくとも250ワット(0.80ワット/cm)でバイアスされる。不動態層は、一般にトレンチの底部コーナー58において少なくなる。即ち、不動態層は、下部の側壁におけるよりも上部側壁において厚くなる。
【0030】
4000Åのトレンチをエッチングするために、Cl、NおよびOからなるエッチャントガスを用いるトレンチエッチングプロセスを実行するためのプロセスレシピが表1に示される。表1において、Wはバイアス電源106によって供給されたバイアス電力を表し、Wはソース電源105によって供給されたソース電力を表し、そして圧力はエッチングプロセス中のチャンバ内の圧力を表す。
【0031】
【表1】
表1:プロセスレシピ
Figure 2004509464
【0032】
図3の異方性エッチングプロセスにおいて、ポリマー化及びイオン衝突はチャンバ101の内面に付着する副産物を生成するので、ステップ204は、汚れた(ダーティ)プロセスと呼ばれる。これらの副産物は、チャンバ内に累積し、それらが定期的に除去されない限りチャンバ状態を変えてしまう。さらに、イオン衝突は、基板の外面における結晶構造を損傷し、とりわけ基板の電気的特性を変化する20〜100Åの厚さを有する損傷された層(図2Bには示されず)を生成する。また、イオン衝突は、ステップ、表面反射及びクラックの可能性を増加する基板表面を粗くする。
【0033】
トレンチが形成された後に、ソフトクリーニングステップ(ステップ206)が行われて、主なトレンチプロフィール、即ちトレンチの幅、深さ及び傾斜を殆ど変えることなくチャンバの内面に付着している副産物を除去する。半導体製造プロセスの従来例の下では、技術者は、エッチングされたプロフィールを変え、基板を損傷すると言う恐怖のために、チャンバから処理された基板を取出した後にのみチャンバのクリーニングステップを行っていた。しかし、本発明者は、ソフトクリーニングステップをシリコンのエッチングプロセスに統合すること、即ちチャンバに基板を入れたままソフトクリーニングステップを行なうことが多くの予期しない利点を与えることを発見した。例えば、本発明者によって発見された統合されたエッチングプロセスは、従来の方法におけるよりもウエットクリーニングステップ間で非常に多くの基板が処理されることを可能にする。さらに、幾つかの例ではソフトクリーニングステップは、ドライクリーニングステップのための必要性を軽くさえする。
【0034】
ソフトクリーニングステップは、主に化学プロセス、即ち副産物を生成する更なる物理的エッチングを除くか少なくとも最小にするために、バイアス電力を止めるか、または最小のバイアス電力(20ワット、即ち0.06ワット/cmより多くない)をチャンバに供給するステップを含む。不動態層56はトレンチの上方部分を保護するので、主なトレンチプロファイルはソフトクリーニングステップによって殆ど変化しない。しかし、不動態層は底部のコーナで次第に弱くなるので、ソフトクリーニングステップは図2Cに示されるようにトレンチの底部コーナを丸くする。トレンチの底部コーナーを丸くすることは、ステップカバーレッジを改善し、デバイス性能を向上する。また、ソフトクリーンステップは、それが副産物を取り除き底部コーナーを丸くするに従って基板の表面における損傷された層を取り除く。
【0035】
ソフトクリーンステップの化学作用は、異方性エッチングステップの化学作用とは異なる。このソフトクリーニングステップは、1つまたはそれ以上のハロゲン源、例えばSF、CF、C、C、C、NFおよびCHFを有するプロセスガスを流すステップを有する。好ましくは、プロセスガスはハロゲン源の解離を増進するソース(例えば、酸素源)またはプラズマ分布パターンを変える不活性ガス(例えば、アルゴン)、または両方を有する。酸素源等は、ハロゲン源の解離を増進するが、副産物も生成する。したがって、特定のプロセスガスに対する酸素源等の最適な量は、用いられる特定のプロセスガスに対して決められなければならない。例えば、プロセスガスがハロゲン源として実質的にCFからなる場合の1つの特定のソフトクリーンプロセスに対して、発明者は、Oに対する最適なガス流の範囲はCFのガスの流速の約10%から約40%の間にあり、好ましくは、Oに対するガスの流速はCFのガスの流速の約20%であると定めた。アルゴンのような不活性ガスは、チャンバ内でハロゲン源をより一様に分布するためにプロセスガス中に含むことができる。例えば、ソフトクリーニングステップは、より多くの副産物を生成するエッチングプロセスに対して長い時間実行する必要がある。
【0036】
ソフトクリーニングステップ後に、基板はチャンバから取出される(ステップ207)。副産物の累積によりウエットクリーニングプロセスを用いてチャンバをクリーニングする必要があるか否かについての判断がなされる(ステップ208)。この判断は多くのいろいろな方法で行われる。本発明の1つの実施の形態では、プロセス200を行う前に、チャンバがn回のプロセスラン毎にクリーニングされるべきであると決められている。ここでnは全ての整数である。特定のプロセスに対してnの適切な数は経験によって定めることができる。1つの実施の形態によると、チャンバは10,000回のプロセスの実行後でさえもウエットクリーニングする必要はないので、nは10,000より大きな数である。これは、一般に1500回程度のプロセスの実行ごとにウエットクリーニングを必要とする従来の方法に対して劇的な改善である。さらに、この改善された結果は、ウエットクリーニングプロセス間に何らドライクリーニングステップを行なうことなく得られる。再び、ステップ208を参照すると、チャンバをクリーニングする必要がない場合(即ち、n回より少ないプロセスが実行された場合)、他の基板はチャンバにロードされ、ステップ201−207が繰返される。一方、チャンバをクリーニングする必要がある場合(即ち、n回のプロセスが実行された場合)、チャンバは、ドライクリーニングステップかウエットクリーニングのいずれかで、またはその両方でクリーニングされる(ステップ212)。
【0037】
ここで使用されているように、ドライクリーニングステップまたはドライクリーニングは、クリーニングガス混合物から点弧されたプラズマがエッチングシステムの内面に付着している副産物を除去するために用いられるチャンバから処理された基板を取出した後に行われるクリーニングプロセスをいう。一般に、“クリーニングプラズマ”を点弧する前にダミーのウエハがチャンバに挿入される。ウエットクリーニングステップまたはウエットクリーニングは、チャンバが空にされ、クリーニング液がエッチングシステムの内面に付着している副産物を除去するために用いられるクリーニングプロセスを言う。
【0038】
再び、ソフトクリーニングステップを参照すると、表2は、本発明の1つの実施の形態によるソフトクリーニングステップに対するチャンバの圧力、バイアス電力、ソース電力などの許容範囲を示す。
【0039】
【表2】
表2:プロセスレシピ
Figure 2004509464
【0040】
1つの実験では、プロセス200が8インチ(20.32cm)のウエハ用に装備が施されたアプライドマテリアルズ社によって製造されたDPS+チャンバにおいて以下のプロセスレシピを有するソフトクリーニングステップを用いて実施された。このソフトクリーニングステップは20秒間行われた。チャンバの圧力は低圧、例えば10mTに保たれた。プロセスガスは、CFが60sccm、Oが12sccm、及びArが120sccmの流速でチャンバに流された。ソース電源105は、プロセスガスからプラズマを点弧するために、12.56MHzの周波数で1200ワットのRF電力をアンテナ102へ供給するように制御された。バイアス電源106は、基板に対して高速イオン衝突を最小にするために接地された。プロセス200は、如何なるドライまたはウエットクリーニングステップも行なうことなく3000回実施された。チャンバは3000回のプロセスを実行した後でさえもきれいなままであった。この実験は、基板の供給が使い果たされたので、3000回のエッチングプロセスを実行した後停止された。3000回のエッチングプロセスを実行した後、チャンバのきれいな状態に基づいて、発明者は、プロセス200が如何なるドライまたはウエットクリーニングステップも行なうことなくさらに5000−10,000回実行することができたと考えている。それにひきかえ、ソフトクリーニングステップを行なわない一般的なエッチングプロセスは、前述したように、一般に、25−75回のプロセスごとにドライクリーニングし、約1500回のプロセスごとにウエットクリーニングする必要がある。
【0041】
図4A及び図4Bは、上述のプロセス200を用いて基板の拡大されたランに対する粒子のパフォーマンスを示すグラフである。このグラフのx軸は、行われた基板の実行数を示し、y軸はテスト基板上に見つかった粒子アダー(particle adder)の数を示す。この粒子アダーは、以下のテストを行った結果テスト基板上に見つかった幅が0.2μmより大きな粒子または副産物である。図4Aは、発明者によって行われた機械的粒子のパーフォーマンステストを示す。テストは、プロセス200を用いて拡大された基板の実行を行ったステップを含んでいる。50枚の基板が実行した後ごとに、N数の粒子を有するきれいな基板がチャンバへ挿入され、チャンバから取出された。機械的な運動は、チャンバの内部に付着した幾らかの副産物をテスト基板上に落下させた処理を含んでいる。0.2μmより大きな幅を有するNより大きい副産物は、機械的運動の結果加えられた粒子の数(即ち、粒子アダーの数)とみなされた。このテストは、3000枚の基板が処理されるまで、50回のプロセスの実行ごとに繰返された。図4Aに示されるように、粒子数は、3000回のプロセスの実行を通して際だったピークを示さず、チャンバが拡大された基板のランを通してきれいなままであることを示している。
【0042】
図4Bを参照すると、よく知られた実験であるRFをオンした粒子のパフォーマンステストも300枚のプロセスランの後きれいなままであったことを示している。このテストは、プロセス200を用いて拡大されたプロセスの実行を行った。50回ごとのプロセスの実行後、N数の粒子を有するテスト基板がチャンバに挿入された。ソース電力が短い期間チャンバ内でプラズマを点弧するためにチャンバに与えられ、その後ターンオフされた。テスト基板はチャンバから取出され、テスト基板上の粒子アダーが数えられた。この処理は、3000枚の基板を実行するまで繰返された。図4Bに示されるように、粒子の数にピークがなく、3000枚の基板の実行を通してチャンバがきれいなままであったことを示している。
【0043】
上記に加えて、実験は、プロセス200が優れた反復性を与えることを示した。図5A及び図5Bは、処理された最初の基板のトレンチプロフィールを示している。図5A及び図5Bは、それぞれ基板の中央と端において形成されたプロフィールを示している。図6A及び図6Bは、処理された3000枚目の基板のトレンチプロフィールを示しており、ここで図6A及び図6Bは、それぞれ基板の中央と端において形成されたプロフィールを示している。中央に形成されたトレンチプロフィールは、最初の基板と3000枚目の基板とでは実質的に同じである。同様に、端に形成されたトレンチプロフィールは、最初の基板と3000枚目の基板とでは実質的に同じである。
【0044】
発明者は、また、ソフトクリーニングステップの上記実現化は滑らかな表面を有するトレンチを得ることを発見した。プロセスガス中のArは、イオン衝突を使用するトレンチエッチングステプによって粗くされた表面を磨くと考えられる。即ち、ゼロまたは最小のバイアス電力を有するArは、それが比較的遅い速度で基板上を流れるにしたがって、基板の表面を磨く。図7Aは、従来のエッチングプロセスで形成されたトレンチの写真のスケッチを示す。図7Bは、上述のソフトクリーニングステップを含むプロセス200で形成されたトレンチの写真のスケッチを示す。図7Bのトレンチの表面は、図7Aのトレンチの表面よりかなり滑らかであるようである。
【0045】
他の実施の形態において、上述のソフトクリーニングステップは、その場所で(in−situ)の狭いトレンチ分離の形成に関連して使用されることができる。図8及び図9A、Bを参照すると、プロセス300(図8)は、プロセスチャンバ101のペデスタル107上に基板70を配置するステップを有する(ステップ301)。この基板は、基板上に設けられたパッド酸化物層72、このパッド酸化物層上に設けられた窒化物層74、及びこの窒化物層上に設けられたパターン化されたホトレジスト76を有する。窒化物層及び酸化物層は、よく知られたエッチング技術を用いて順次開けられる(ステップ302及び304)。トレンチ78は、異方性エッチング技術を用いてエッチングされる(ステップ306)。ソフトクリーニングステップが行われて、チャンバの内面に付着している副産物を除去する(ステップ308)。代わりに、ソフトクリーニングステップは、副産物を除去するために、順番に、例えば窒化物層の除去ステップの前か、後のいずれかにおいて行われる。しかし、ソフトクリーニングステップは、トレンチ78の側壁上の損傷されたシリコン層の除去したり、トレンチの底部の丸めのような更なる利点を得るために、トレンチエッチングステップ後に行われるのが好ましい。
【0046】
ソフトクリーニングステップ後に、基板はチャンバから取出される(ステップ310)。その後、累積された副産物を除去するために、チャンバをきれいにするか否かが判断される(ステプ312)。この判断はいろいろな方法で行うことができるが、そのうちの1つの方法が以下に記載される。この方法によると、プロセス300を行なう前に経験に基づいて、チャンバがn回ごとのプロセスラン(例えば、1000回のプロセスラン)後にきれいにされるべきであることが決められる。ステップ312において、プロセスランがn回より少なく行われた場合は、他の基板がチャンバへロードされ、ステップ301−309が繰返される。一方、n回のプロセスランが行われた場合は、チャンバは、ドライクリーニングステップまたはウエットクリーニングステップ、またはその両方できれいにされる(ステップ314)。
【0047】
ここに説明されたガスの流速及びRF電力レベルは、8インチウエハに対する装備を有するアプライドマテリアルズ社によって製造されたDPS+チャンバにおけるエッチングプロセスランに基づいている。この分野の当業者は、これらの値は部分的に特定のチャンバであり、また他の設計及び/または容積のチャンバが用いられる場合には変わることを理解するであろう。
【0048】
以上は、本発明のある好適な実施の形態について説明されたけれども、本発明の他の、及び更なる実施の形態を本発明の基本的な範囲から逸脱することなく考えることができる。例えば、1つの代替例は、トレンチエッチングステップ前にソフトエッチングステップを用いることができる。他の実施の形態において、ソフトクリーニングステップは、深いトレンチエッチングプロセス、または他のシリコンエッチングプロセスと共に用いることができる。他の代替例及び均等物と共にこれらの代替例は、本発明の範囲内に含まれることを意図している。
【図面の簡単な説明】
【図1A】
本発明の方法が実行される適例の半導体ウエハ処理装置の部分断面図を示す。
【図1B】
図1Aの半導体上は処理装置のブロック図を示す。
【図2A】
パターン化されたハードマスクを有する半導体基板の簡単化された断面図を示す。
【図2B】
トレンチが基板上にエッチングされた後の図2Aの半導体基板の簡単化された断面図を示す。
【図2C】
ソフトクリーニングステップが行われた後の図2Bの半導体基板の簡単化された断面図を示す。
【図3】
本発明の1つの実施の形態による適例のプロセスのフローチャートを示す。
【図4A】
図3において行われる模範的なプロセスを用いて拡張された基板をランするための粒子のパーフォーマンスを示す。
【図4B】
図3において行われる適例のプロセスを用いて拡張された基板を実行するための粒子のパーフォーマンスを示す。
【図5A】
図3において行われるプロセスによって処理された1枚目の基板上に作られたトレンチプロフィールのSEM写真のスケッチである。
【図5B】
図3において行われるプロセスによって処理された1枚目の基板上に作られたトレンチプロフィールのSEM写真のスケッチである。
【図6A】
図3において行われるプロセスによって処理された3000枚目の基板上に作られたトレンチプロフィールのSEM写真のスケッチである。
【図6B】
図3において行われるプロセスによって処理された3000枚目の基板上に作られたトレンチプロフィールのSEM写真のスケッチである。
【図7A】
従来のトレンチエッチングプロセスによって形成されたトレンチ表面のSEM写真のスケッチである。
【図7B】
図3において行われたプロセスによって形成されたトレンチ表面のSEM写真のスケッチである。
【図8】
本発明の他の実施の形態による適例のプロセスのフローチャートを示す。
【図9A】
パターン化されたホトレジストを有する半導体基板の簡単化された断面図を示す。
【図9B】
その場所で狭いトレンチ分離プロセスが行われた後に図9Aの半導体基板の簡単化された断面図を示す。

Claims (23)

  1. ソース電源装置及びバイアス電源装置を有する形式の基板処理チャンバに配置されたシリコン基板を処理する方法であって、
    前記基板を基板処理チャンバヘ移送するステップと、
    前記ソース電源装置からRFエネルギーを供給し、プラズマを基板に向けてバイアスすることによって、第1のエッチャントガスから形成されるプラズマへ基板を曝すことによって基板上にトレンチをエッチングするステップと、
    バイアス電力を加えることなく、または最小のバイアス電力を加えて前記基板処理チャンバ内にハロゲン源を含む第2のエッチャントガスから形成されるプラズマを点弧することによって前記基板処理チャンバの内面に付着しているエッチング副産物を除去するステップと、
    その後、前記基板をチャンバから取出すステップと、
    を有することを特徴とする方法。
  2. 前記基板上にトレンチをエッチングするために、前記基板は前記第1のエッチャントガスから形成されるプラズマに曝されるステップを有することを特徴とする請求項1に記載の方法。
  3. 前記ハロゲン源は、SF、CF、C、C、C、CHFおよびNFのグループから選択される弧とを特徴とする請求項1に記載の方法。
  4. 前記第2のエッチャントガスは、前記第2のエッチャントガスに含まれるハロゲン源の解離を増進するソースを含むことを特徴とする請求項1に記載の方法。
  5. 前記第2のエッチャントガスは不活性ガスを含むことを特徴とする請求項1に記載の方法。
  6. 前記不活性ガスはアルゴンであることを特徴とする請求項5に記載の方法。
  7. 前記第2のエッチャントガスは、CF及びOを含むことを特徴とする請求項1に記載の方法。
  8. のガス流は、CFのガス流の約20%であることを特徴とする請求項7に記載の方法。
  9. 前記第2のエッチャントガスは、さらにArを含むことを特徴とする請求項7に記載の方法。
  10. 前記最小のバイアス電力は、約0.06ワット/cmであることを特徴とする請求項1に記載の方法。
  11. 前記除去するステップは、前記エッチングステップ前に行われることを特徴とする請求項1に記載の方法。
  12. さらに、ドライクリーニングまたはウエットクリーニング動作のいずれかをチャンバで行なう前に、前記トレンチをエッチングするステップ及びエッチング副産物を除去するステップで少なくとも100枚の基板を処理するステップを有することを特徴とする請求項1に記載の方法。
  13. 少なくとも1000枚以上の基板がドライクリーニングまたはウエットクリーニング動作のいずれかをチャンバで行なう前に、前記トレンチをエッチングするステップ及びエッチング副産物を除去するステップで処理されることを特徴とする請求項12に記載の方法。
  14. 少なくとも3000枚以上の基板がドライクリーニングまたはウエットクリーニング動作のいずれかをチャンバで行なう前に、前記トレンチをエッチングするステップ及びエッチング副産物を除去するステップで処理されることを特徴とする請求項12に記載の方法。
  15. ソース電源装置及びバイアス電源装置を有する形式の基板処理チャンバに配置されたシリコン基板にトレンチを処理する方法であって、
    (a)前記基板を基板処理チャンバヘ移送するステップと、
    (b)異方性プラズマエッチングを用いて前記基板上にトレンチをエッチングするステップと、
    (c)その後、プラズマを基板に向けてバイアスすることなく、実質的に酸素源、ハロゲン源、及び不活性ガスからなるエッチャントガスから形成されるプラズマにエッチングされたトレンチを曝すステップと、
    (d)前記基板をチャンバから移送するステップと、
    (e)ドライまたはウエットクリーニングステップのいずれも行うことなく前記(a)−(d)のステップを用いて少なくとも100枚以上の基板を処理するステップと、を有することを特徴とする方法。
  16. 前記ドライクリーニングステップ又はウエットクリーニングステップを行なうことなく、少なくとも1000以上の基板がステップ(a)−(d)を用いて処理されることを特徴とする請求項15に記載の方法。
  17. 前記異方性プラズマエッチングプロセスは、
    前記基板に向かってプラズマをバイアスするために、バイアス電力をチャンバに加えるステップと、
    実質的にCl、N、及びOからなるガスの混合物を前記チャンバへ流すステップと、
    前記ガスの混合物からプラズマを点弧するステップと、
    を有することを特徴とする請求項15に記載の方法。
  18. 前記ステップ(c)は、チャンバへ供給されたバイアス電力をターンオフするステップと、
    実質的にCF、O及びArからなるエッチャントガスを流すステップと、
    前記エッチャントガスからプラズマを点弧するステップと、
    を有することを特徴とする請求項15に記載の方法。
  19. 基板をエッチングするために前記基板がプロセスチャンバに配置され、基板の処理及びチャンバのクリーニングステップを一体化する方法であって、
    基板をプロセスチャンバヘ移送するステップと、
    バイアス電力を前記プロセスチャンバへ加えることによって、前記基板を第1のプロセスガスから点弧されたプラズマに曝して、前記基板をエッチングするステップと、
    プロセスチャンバへバイアス電力を加えることなく、または最小のバイアス電力を加えて、ハロゲンガスを含む第2のプロセスガスから形成された第2のプラズマにおいて解離されたイオン及びラジカルへ前記チャンバを曝することによって、前記プロセスチャンバに付着しているエッチング副産物を除去するステップと、
    その後、処理された基板をチャンバから取出すステップと、
    ドライクリーニング又はウエットクリーニングステップで前記チャンバをクリーニングする前に、前記基板を曝すステップ及びエッチング副産物を除去するステップで少なくとも3000枚以上の基板を処理するステップと、
    を有することを特徴とする方法。
  20. 前記第2のプラズマは、前記プロセスチャンバから離れて点弧されることを特徴とする請求項19に記載の方法。
  21. 前記最小の電力は、約0.06ワット/cmであることを特徴とする請求項19に記載の方法。
  22. 基板処理チャンバに配置されたシリコン基板上にトレンチを形成する方法であって、
    ソース電力装置からRFエネルギーを供給し、前記トレンチをエッチングするためにバイアス電力を基板処理チャンバへ加えることによって基板に向けてプラズマをバイアスすることによって、第1のエッチャントガスから形成されるプラズマに前記基板を曝すステップと、
    基板処理チャンバの内面に付着しているエッチング副産物を除去するために、バイアス電力を加えることなく、又は最小のバイアス電力を加えることによって前記基板処理チャンバに実質的にCF、O及びArからなる第2のエッチャントガスから形成されるプラズマを点弧するステップと、
    を有することを特徴とする方法。
  23. 基板処理システムであって、
    基板処理チャンバと、
    前記基板処理チャンバへガスを流すように構成されたガス分配システムと、
    前記基板処理チャンバ内に存在するガスから、前記基板処理チャンバ内にプラズマを形成するように構成されたプラズマ生成システムと、
    バイアス電力をペデスタルへ供給するように構成されたバイアス電力発生システムと、
    前記基板処理チャンバへ、及び基板処理チャンバから基板を移送するように構成された基板移送システムと、
    前記ガス分配システム、前記プラズマ生成システム、前記バイアス電力発生システム及び前記基板移送システムを制御するための制御装置と、
    前記制御装置に結合されたメモリであって、前記基板処理システムの動作を命令するため前記メモリに組込まれたコンピュータ読取可能なプログラムを有するコンピュータ読取可能な媒体を有するメモリと、
    前記コンピュータ読取可能なプログラムは、
    (i)基板を前記基板処理チャンバヘ移送するために前記基板移送システムを制御するコンピュータ命令と、
    (ii)第1のプロセスガスを前記基板処理チャンバへ流すために前記ガス分配システムを制御するコンピュータ命令と、
    (iii)前記第1のプロセスガスから前記基板処理チャンバ内に第1のプラズマを点弧して、前記基板をエッチングするために前記プラズマ生成システム及び前記バイアス電力発生システムを制御するコンピュータ命令と、
    (iv)ハロゲン源を含む第2のプロセスガスを前記基板処理チャンバへ流すために前記ガス分配システムを制御するコンピュータ命令と、
    (v)前記基板に向けて第2のプラズマをバイアスすることなく、又は前記基板に向けて第2のプラズマを最小にバイアスして、第2のプロセスガスから前記基板処理チャンバ内に前記第2のプラズマを点弧することによって前記基板処理チャンバの内壁に付着している粒子を除去するために、前記プラズマ生成システム及び前記バイアス電力発生システムを制御するコンピュータ命令と、
    とを備え、
    前記コンピュータ命令(i)−(v)は、前記チャンバをクリーニングする前に少なくとも99枚以上の基板を処理するために、前記基板移送システム、ガス分配システム、プラズマ生成システム、及びバイアス電力発生システムを制御することを特徴とする基板処理システム。
JP2002527559A 2000-09-15 2001-09-13 シリコンのエッチング及びチャンバのクリーニングプロセスの一体化 Pending JP2004509464A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/662,677 US6566270B1 (en) 2000-09-15 2000-09-15 Integration of silicon etch and chamber cleaning processes
PCT/US2001/028872 WO2002023611A2 (en) 2000-09-15 2001-09-13 Integration of silicon etch and chamber cleaning processes

Publications (2)

Publication Number Publication Date
JP2004509464A true JP2004509464A (ja) 2004-03-25
JP2004509464A5 JP2004509464A5 (ja) 2008-10-30

Family

ID=24658715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002527559A Pending JP2004509464A (ja) 2000-09-15 2001-09-13 シリコンのエッチング及びチャンバのクリーニングプロセスの一体化

Country Status (7)

Country Link
US (1) US6566270B1 (ja)
EP (1) EP1320876A2 (ja)
JP (1) JP2004509464A (ja)
KR (1) KR100848522B1 (ja)
CN (1) CN100386851C (ja)
TW (1) TWI292591B (ja)
WO (1) WO2002023611A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270030A (ja) * 2005-02-28 2006-10-05 Tokyo Electron Ltd プラズマ処理方法、および後処理方法
JP2010118371A (ja) * 2008-11-11 2010-05-27 Shin-Etsu Chemical Co Ltd ドライエッチング装置のクリーニング方法、ドライエッチング時間の決定方法、及びドライエッチング方法
JP2013042125A (ja) * 2011-07-21 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2015162544A (ja) * 2014-02-27 2015-09-07 東京エレクトロン株式会社 プラズマ処理装置のクリーニング方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273082A (ja) * 2002-03-14 2003-09-26 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
KR100457844B1 (ko) * 2002-08-27 2004-11-18 삼성전자주식회사 반도체 장치의 식각 방법
JP4131813B2 (ja) * 2002-10-24 2008-08-13 株式会社半導体エネルギー研究所 プラズマエッチング方法及び半導体装置の作製方法
JP3905462B2 (ja) * 2002-11-20 2007-04-18 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US6802945B2 (en) * 2003-01-06 2004-10-12 Megic Corporation Method of metal sputtering for integrated circuit metal routing
US7179663B2 (en) * 2004-04-16 2007-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. CDA controller and method for stabilizing dome temperature
US20050269294A1 (en) * 2004-06-08 2005-12-08 Tokyo Electron Limited Etching method
CN100352013C (zh) * 2004-07-16 2007-11-28 鸿富锦精密工业(深圳)有限公司 干蚀刻后处理方法
CN100466218C (zh) * 2004-07-22 2009-03-04 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US7393459B2 (en) * 2004-08-06 2008-07-01 Applied Materials, Inc. Method for automatic determination of substrates states in plasma processing chambers
KR101147383B1 (ko) 2005-11-01 2012-05-23 매그나칩 반도체 유한회사 반도체 소자의 딥 트렌치 형성 방법
KR100758296B1 (ko) * 2006-01-31 2007-09-12 삼성전자주식회사 트렌치의 형성 방법
US7410593B2 (en) * 2006-02-22 2008-08-12 Macronix International Co., Ltd. Plasma etching methods using nitrogen memory species for sustaining glow discharge
JP4914119B2 (ja) * 2006-05-31 2012-04-11 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
KR100827538B1 (ko) * 2006-12-28 2008-05-06 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US20090047870A1 (en) * 2007-08-16 2009-02-19 Dupont Air Products Nanomaterials Llc Reverse Shallow Trench Isolation Process
WO2009085672A2 (en) * 2007-12-21 2009-07-09 Lam Research Corporation Fabrication of a silicon structure and deep silicon etch with profile control
US9039908B2 (en) * 2008-08-27 2015-05-26 Applied Materials, Inc. Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features
US9786471B2 (en) * 2011-12-27 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma etcher design with effective no-damage in-situ ash
CN103021924A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 浅沟槽隔离结构的形成方法
US9142392B2 (en) * 2013-04-29 2015-09-22 Varian Semiconductor Equipment Associates, Inc. Self-cleaning radio frequency plasma source
CN108519520B (zh) * 2018-04-08 2023-09-26 华北电力大学(保定) 一种可控温度可调气氛的粉尘比电阻测试装置
US20200321240A1 (en) * 2019-04-04 2020-10-08 Nanya Technology Corporation Method for forming a shallow trench structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311629A (ja) * 1989-06-08 1991-01-18 Toshiba Corp 表面処理方法および半導体装置の製造方法
WO1999030359A1 (en) * 1997-12-05 1999-06-17 Applied Materials, Inc. New etch process for forming high aspect ratio trenches in silicon
WO1999057756A1 (en) * 1998-04-30 1999-11-11 Applied Materials, Inc A novel non-hbr shallow trench isolation etch process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5158644A (en) * 1986-12-19 1992-10-27 Applied Materials, Inc. Reactor chamber self-cleaning process
JPH0223615A (ja) * 1988-07-12 1990-01-25 Sharp Corp 半導体装置の製造方法
US4985113A (en) * 1989-03-10 1991-01-15 Hitachi, Ltd. Sample treating method and apparatus
JPH02290022A (ja) * 1989-04-28 1990-11-29 Sony Corp ドライエッチング方法
JP2884970B2 (ja) * 1992-11-18 1999-04-19 株式会社デンソー 半導体のドライエッチング方法
JP3297963B2 (ja) * 1994-07-04 2002-07-02 ソニー株式会社 プラズマエッチング方法
US5626775A (en) * 1996-05-13 1997-05-06 Air Products And Chemicals, Inc. Plasma etch with trifluoroacetic acid and derivatives
US6235213B1 (en) * 1998-05-18 2001-05-22 Micron Technology, Inc. Etching methods, methods of removing portions of material, and methods of forming silicon nitride spacers
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311629A (ja) * 1989-06-08 1991-01-18 Toshiba Corp 表面処理方法および半導体装置の製造方法
WO1999030359A1 (en) * 1997-12-05 1999-06-17 Applied Materials, Inc. New etch process for forming high aspect ratio trenches in silicon
WO1999057756A1 (en) * 1998-04-30 1999-11-11 Applied Materials, Inc A novel non-hbr shallow trench isolation etch process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270030A (ja) * 2005-02-28 2006-10-05 Tokyo Electron Ltd プラズマ処理方法、および後処理方法
JP2010118371A (ja) * 2008-11-11 2010-05-27 Shin-Etsu Chemical Co Ltd ドライエッチング装置のクリーニング方法、ドライエッチング時間の決定方法、及びドライエッチング方法
JP2013042125A (ja) * 2011-07-21 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9805954B2 (en) 2011-07-21 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015162544A (ja) * 2014-02-27 2015-09-07 東京エレクトロン株式会社 プラズマ処理装置のクリーニング方法

Also Published As

Publication number Publication date
TWI292591B (en) 2008-01-11
KR100848522B1 (ko) 2008-07-25
KR20030031190A (ko) 2003-04-18
EP1320876A2 (en) 2003-06-25
WO2002023611A3 (en) 2002-08-22
CN100386851C (zh) 2008-05-07
US6566270B1 (en) 2003-05-20
CN1717787A (zh) 2006-01-04
WO2002023611A2 (en) 2002-03-21

Similar Documents

Publication Publication Date Title
JP2004509464A (ja) シリコンのエッチング及びチャンバのクリーニングプロセスの一体化
KR100852372B1 (ko) 집적된 얕은 트렌치 분리 접근법
US6599842B2 (en) Method for rounding corners and removing damaged outer surfaces of a trench
US8298957B2 (en) Plasma etchimg method and plasma etching apparatus
US6852242B2 (en) Cleaning of multicompositional etchant residues
JP5061231B2 (ja) 水素含有ラジカルによる未変性酸化物の洗浄
JP5632280B2 (ja) 異なるアスペクト比の構成を誘電層内にエッチングするための方法、及びその方法によって作成される半導体デバイス、並びにそのための装置
JP4801045B2 (ja) ドライクリーニングプロセスのプラズマ処理システムからチャンバ残渣を除去する方法
US6814814B2 (en) Cleaning residues from surfaces in a chamber by sputtering sacrificial substrates
JP5461759B2 (ja) プラズマ処理装置、プラズマ処理方法及び記憶媒体
TW201323674A (zh) 蝕刻方法及蝕刻裝置
TW200539289A (en) Waferless automatic cleaning after barrier removal
KR20190008227A (ko) 에칭 방법
US20080314408A1 (en) Plasma etching apparatus and chamber cleaning method using the same
US11721557B2 (en) Etching method
JP2007505366A (ja) リソグラフィマスク上にエッチングされている特徴部の寸法の維持
JP7382848B2 (ja) 基板処理方法および基板処理装置
JP5638682B2 (ja) プラズマ処理装置、プラズマ処理方法及び記憶媒体
US7381344B1 (en) Method to reduce particle level for dry-etch
KR20020071399A (ko) 챔버의 세정 방법
JPH1022272A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111110