JP2004311628A - 多層基板およびその製造方法 - Google Patents
多層基板およびその製造方法 Download PDFInfo
- Publication number
- JP2004311628A JP2004311628A JP2003101461A JP2003101461A JP2004311628A JP 2004311628 A JP2004311628 A JP 2004311628A JP 2003101461 A JP2003101461 A JP 2003101461A JP 2003101461 A JP2003101461 A JP 2003101461A JP 2004311628 A JP2004311628 A JP 2004311628A
- Authority
- JP
- Japan
- Prior art keywords
- film resistor
- conductor pattern
- thin film
- film
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/065—Binding insulating layers without adhesive, e.g. by local heating or welding, before lamination of the whole PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
Abstract
【課題】導体パターンが形成された熱可塑性の樹脂フィルムが相互に貼り合わされてなる多層基板であって、内蔵される薄膜抵抗体への製造時の亀裂発生を抑制した多層基板およびその製造方法を提供する。
【解決手段】金属箔からなる導体パターンが形成された熱可塑性の樹脂フィルムが複数枚積層されてなり、複数枚の樹脂フィルムが相互に貼り合わされてなる樹脂母材１に、薄膜抵抗体４が内蔵される多層基板１０２であって、薄膜抵抗体４上には電極５が形成され、電極５の外縁部５ｅが、直上もしくは直下の導体パターン２０ａ，２１ａ，２０ｂ，２１ｂにより覆われる。
【選択図】 図２
【解決手段】金属箔からなる導体パターンが形成された熱可塑性の樹脂フィルムが複数枚積層されてなり、複数枚の樹脂フィルムが相互に貼り合わされてなる樹脂母材１に、薄膜抵抗体４が内蔵される多層基板１０２であって、薄膜抵抗体４上には電極５が形成され、電極５の外縁部５ｅが、直上もしくは直下の導体パターン２０ａ，２１ａ，２０ｂ，２１ｂにより覆われる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、金属箔からなる導体パターンが形成された熱可塑性の樹脂フィルムが複数枚積層されてなり、当該複数枚の樹脂フィルムが相互に貼り合わされてなる樹脂母材に、薄膜抵抗体が内蔵される多層基板およびその製造方法に関する。
【０００２】
【従来の技術】
表面の導電パッドに電子部品が搭載される多層基板が、例えば、特開２０００−３４９４４７号公報（特許文献１）に開示されている。この多層基板においては、熱膨張差により導電パッドの外縁部に発生するクラックに関して、その進行が、前記外縁部に対応する絶縁樹脂中に埋設された導体パターンにより防止される。
【０００３】
【特許文献１】特開２０００−３４９４４７号公報
【０００４】
【発明が解決しようとする課題】
多層基板には、表面だけでなく、内部にも電子部品が搭載される場合がある。このような内部に搭載される電子部品として、シート、ペーストあるいはスパッタ等により形成される薄膜抵抗体がある。
【０００５】
図９は、内部に薄膜抵抗体が形成された多層基板の一例で、薄膜抵抗体４を内蔵する多層基板１００の断面模式図である。
【０００６】
図９の多層基板１００は、金属箔からなる導体パターン２が形成された熱可塑性の樹脂フィルムが５枚積層され、これらが相互に貼り合わされて、樹脂母材１が形成されている。積層して貼り合わせられる樹脂フィルムの中の一枚には、薄膜抵抗体４とその電極５が形成されており、これが貼り合わされて、樹脂母材１中に薄膜抵抗体４が内蔵される。尚、符号３は、樹脂母材１に設けられた孔内に充填された導電材料で、これにより薄膜抵抗体４の電極５と導体パターン２が接続されている。
【０００７】
この薄膜抵抗体４は、厚さ１０μ以下であり、ニッケル（Ｎｉ）−リン（Ｐ）のシートで形成される薄膜抵抗体４の代表的な厚さは１μｍ以下であって、極めて薄い。また、ペーストやスパッタで形成される薄膜抵抗体４は、金属箔からなる導体パターン２と較べて、強度が低い。このため、樹脂フィルムを貼り合わせて多層基板１００を製造する際に、電極５の外縁部における薄膜抵抗体４に、図に示した亀裂９が発生し易い。
【０００８】
そこで本発明は、導体パターンが形成された熱可塑性の樹脂フィルムが相互に貼り合わされてなる多層基板であって、内蔵される薄膜抵抗体への製造時の亀裂発生を抑制した多層基板およびその製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、金属箔からなる導体パターンが形成された熱可塑性の樹脂フィルムが複数枚積層されてなり、前記複数枚の樹脂フィルムが相互に貼り合わされてなる樹脂母材に、薄膜抵抗体が内蔵される多層基板であって、前記薄膜抵抗体上には電極が形成され、当該電極の外縁部が、直上もしくは直下の導体パターンにより覆われてなることを特徴としている。
【００１０】
これによれば、薄膜抵抗体上の電極の外縁部が、直上もしくは直下の金属箔からなる硬い導体パターンにより覆われている。従って、加熱・加圧による熱可塑性樹脂フィルムの貼り合わせ時、流動化した熱可塑性樹脂の電極外縁部への流れ込みが、前記導体パターンにより阻止される。このため、流動化した熱可塑性樹脂による薄膜抵抗体の電極外縁部への応力集中が抑制でき、薄膜抵抗体への亀裂発生が抑制される。
【００１１】
請求項２に記載の発明は、前記薄膜抵抗体が、当該薄膜抵抗体を挟んで、電極と反対側に位置する導体パターンにより覆われてなることを特徴としている。
【００１２】
これによれば、加熱・加圧による熱可塑性樹脂フィルムの貼り合わせ時、流動化した熱可塑性樹脂の薄膜抵抗体への流れ込みが、前記薄膜抵抗体を挟んで、電極と反対側に位置する導体パターンにより阻止される。このため、流動化した熱可塑性樹脂による薄膜抵抗体への応力集中が抑制でき、薄膜抵抗体での亀裂発生が抑制される。
【００１３】
請求項３に記載の発明は、金属箔からなる導体パターンが形成された熱可塑性の樹脂フィルムが複数枚積層されてなり、前記複数枚の樹脂フィルムが相互に貼り合わされてなる樹脂母材に、薄膜抵抗体が内蔵される多層基板であって、前記薄膜抵抗体が、前記樹脂母材に設けられた孔内に充填された導電材料により、直上もしくは直下の導体パターンと直接接続されてなることを特徴としている。
【００１４】
これによれば、薄膜抵抗体は、電極が形成されることなく、樹脂母材に設けられた孔内に充填された導電材料により、直上もしくは直下の導体パターンと直接接続される。従って、加熱・加圧による熱可塑性樹脂フィルムの貼り合わせ時においても、薄膜抵抗体上に局所的な応力発生要因となる電極が存在しないため、流動化した熱可塑性樹脂による薄膜抵抗体への局所的応力集中が抑制でき、薄膜抵抗体での亀裂発生が抑制される。
【００１５】
請求項４に記載した発明は、前記薄膜抵抗体が、前記直上もしくは直下の導体パターンにより覆われてなることを特徴としている。
【００１６】
これによれば、加熱・加圧による熱可塑性樹脂フィルムの貼り合わせ時、流動化した熱可塑性樹脂の薄膜抵抗体への流れ込みが、薄膜抵抗体を覆う直上もしくは直下の金属箔からなる硬い導体パターンにより阻止される。このため、流動化した熱可塑性樹脂による薄膜抵抗体への応力集中が抑制でき、薄膜抵抗体での亀裂発生が抑制される。
【００１７】
請求項５と６に記載の発明は、前記多層基板の製造方法に関するものである。
【００１８】
請求項５に記載の発明は、熱可塑性樹脂からなる樹脂フィルム上に金属箔からなる所定の導体パターンが形成された導体パターンフィルムを準備する導体パターンフィルム準備工程と、熱可塑性樹脂からなる樹脂フィルム上に薄膜抵抗体が形成され、当該薄膜抵抗体上に電極が形成された電極付薄膜抵抗体フィルムを準備する電極付薄膜抵抗体フィルム準備工程と、前記電極の外縁部が、直上もしくは直下の導体パターンにより覆われるように、前記導体パターンフィルムと前記電極付薄膜抵抗体フィルムを積層する積層工程と、前記積層された導体パターンフィルムと電極付薄膜抵抗体フィルムを、熱プレス板により加熱・加圧して、導体パターンフィルムと電極付薄膜抵抗体フィルムを貼り合わせる加熱加圧工程とを有することを特徴としている。
【００１９】
これにより、請求項１と２に記載の多層基板を製造することができる。
【００２０】
請求項６に記載の発明は、熱可塑性樹脂からなる樹脂フィルム上に金属箔からなる所定の導体パターンが形成された導体パターンフィルムを準備する導体パターンフィルム準備工程と、前記導体パターンフィルムに、前記導体パターンを底とする有底孔を形成し、当該有底孔内に導電材料を充填する導電材料充填工程と、熱可塑性樹脂からなる樹脂フィルム上に薄膜抵抗体が形成された薄膜抵抗体フィルムを準備する薄膜抵抗体フィルム準備工程と、前記薄膜抵抗体が、直上もしくは直下の導体パターンを底とする有底孔内に充填された導電材料により直接接続されるように、前記導体パターンフィルムと前記薄膜抵抗体フィルムを積層する積層工程と、前記積層された導体パターンフィルムと薄膜抵抗体フィルムを、熱プレス板により加熱・加圧して、導体パターンフィルムと薄膜抵抗体フィルムを貼り合わせる加熱加圧工程とを有することを特徴としている。
【００２１】
これにより、請求項３と４に記載の多層基板を製造することができる。
【００２２】
これら請求項５と６に記載の製造方法によれば、導体パターンが形成された樹脂フィルムと薄膜抵抗体が形成された薄膜抵抗体フィルムが、加熱・加圧により、一括して貼り合わされる。従って、上記製造方法により、金属箔からなる導体パターンが多層に形成され、樹脂母材中に薄膜抵抗体を内蔵する多層基板を、安価に製造することができる。尚、この製造方法によって得られる多層基板の作用効果については前述のとおりであり、その説明は省略する。
【００２３】
【発明の実施の形態】
以下、本発明の多層基板およびその製造方法を、図に基づいて説明する。
【００２４】
図１（ａ）〜（ｃ）は、本発明の多層基板の原理と効果を説明するための図である。尚、図１（ａ）〜（ｃ）において、図９に示した導電材料３は、簡略化のために図示を省略している。
【００２５】
図１（ａ）は、図９に示す従来の多層基板１００を構成する導体パターンフィルム１０ａ〜１０ｄと電極付薄膜抵抗体フィルム１０ｅに関して、貼り合わせ前の積層状態を示す断面模式図である。導体パターンフィルム１０ａ〜１０ｄは、熱可塑性樹脂からなる樹脂フィルム１上に、銅等の金属箔からなる所定の導体パターン２が形成されている。また、電極付薄膜抵抗体フィルム１０ｅは、熱可塑性樹脂からなる樹脂フィルム１上に薄膜抵抗体４が形成され、薄膜抵抗体４上に電極５が形成されている。
【００２６】
図１（ｂ）は、熱プレス板（図示を省略）による、図１（ａ）の積層体の加熱・加圧状態を示している。熱可塑性の樹脂フィルム１は、加熱によって軟化し、流動可能状態になる。金属箔からなる導体パターンは、加圧によって樹脂フィルム１中に埋め込まれるため、導体パターン２ａ，２ｄの直下にあった熱可塑性樹脂は外に吐き出されて、図中の白抜き矢印のように流動する。薄膜抵抗体４と電極５の方向に流れ込んだ熱可塑性樹脂は、薄膜抵抗体４と電極５に対して応力を及ぼし、最も応力集中する電極５の外縁部位置の薄膜抵抗体に、亀裂９が発生すると考えられる。
【００２７】
図１（ｃ）は、本発明の多層基板１０１の加熱・加圧状態を示している。図１（ｃ）の多層基板１０１では、薄膜抵抗体４と電極５が、その直上と直下にある金属箔からなる硬い導体パターン２ｂ，２ｃにより覆われている。このため、加圧時に導体パターン２ａ，２ｄが埋め込まれて外に吐き出された熱可塑性樹脂は、図中の矢印のように、導体パターン２ｂ，２ｃに流れが阻止されて、薄膜抵抗体４と電極５の方向には流れ込まない。従って、薄膜抵抗体４と電極５にかかる応力が低減でき、亀裂の発生が抑制される。
【００２８】
次に、本発明の多層基板およびその製造方法を、薄膜抵抗体周りの構成について分類し、より詳細に説明する。
【００２９】
（第１の実施形態）
図２（ａ）〜（ｃ）は、本実施形態における多層基板１０２の薄膜抵抗体周りの構成を示す模式図で、図２（ａ）は上面図、図２（ｂ）は断面図、図２（ｃ）は下面図である。尚、図２（ａ）〜（ｃ）において、図９の従来の多層基板１００と同様の部分については、同じ符号を付けた。また、符号３０は、樹脂母材１に設けられた孔内に充填された導電材料で、これにより薄膜抵抗体４の電極５と導体パターン２０ａ，２１ａが接続されている。
【００３０】
図２（ａ）〜（ｃ）の多層基板１０２は、熱可塑性からなる樹脂母材１中に薄膜抵抗体４が内蔵される多層基板であり、薄膜抵抗体４上には電極５が形成されている。また、電極５の外縁部５ｅは、直上と直下にある金属箔からなる導体パターン２０ａ，２１ａ，２０ｂ，２１ｂによって覆われている。
【００３１】
従って図１（ｃ）で説明したように、加熱・加圧による熱可塑性樹脂フィルムの貼り合わせ時、流動化した熱可塑性樹脂の電極外縁部５ｅへの流れ込みが、導体パターン２０ａ，２１ａ，２０ｂ，２１ｂによって阻止される。このため、流動化した熱可塑性樹脂による薄膜抵抗体４の電極外縁部５ｅへの応力集中が抑制でき、薄膜抵抗体４への亀裂発生が抑制される。
【００３２】
図３（ａ）〜（ｃ）は、別の多層基板１０３における薄膜抵抗体周りの構成を示す模式図で、図３（ａ）は上面図、図３（ｂ）は断面図、図３（ｃ）は下面図である。図３（ａ）〜（ｃ）の多層基板１０３は、薄膜抵抗体４上に形成された電極５の外縁部５ｅが、直上において、大きな導体パターン２２ａで覆われる点で、図２（ａ）〜（ｃ）の多層基板１０２と異なっている。しかしながら、この場合にも、図２（ａ）〜（ｃ）の多層基板１０２と同様、流動化した熱可塑性樹脂の電極外縁部５ｅへの流れ込みが、導体パターン２２ａ，２０ｂ，２１ｂによって阻止される。従って、流動化した熱可塑性樹脂による薄膜抵抗体４の電極外縁部５ｅへの応力集中が抑制でき、薄膜抵抗体４への亀裂発生が抑制される。
【００３３】
図４（ａ）〜（ｃ）は、別の多層基板１０４における薄膜抵抗体周りの構成を示す模式図で、図４（ａ）は上面図、図４（ｂ）は断面図、図４（ｃ）は下面図である。図４（ａ）〜（ｃ）の多層基板１０４では、電極５の外縁部５ｅが覆われるだけでなく、薄膜抵抗体４の全体が、薄膜抵抗体４を挟んで、電極５と反対側に位置する直下の導体パターン２２ｂにより覆われている。従って、この場合には、流動化した熱可塑性樹脂の薄膜抵抗体４への流れ込みが、直下においては、導体パターン２２ｂによって全面的に阻止される。従って、流動化した熱可塑性樹脂による薄膜抵抗体４への応力集中が抑制でき、薄膜抵抗体４での亀裂発生が抑制される。
【００３４】
次に、図２（ａ）〜（ｃ）の多層基板１０２を例にして、本実施形態の多層基板１０２の製造方法を説明する。
【００３５】
図５（ａ）〜（ｄ）は、図２（ａ）〜（ｃ）の多層基板１０２の製造方法を示す工程別断面図である。
【００３６】
最初に、図５（ａ）に示すように、熱可塑性樹脂からなる樹脂フィルム１上に金属箔からなる所定の導体パターン２が形成された導体パターンフィルム１０ｆを準備する。尚、導体パターンフィルム１０ｆには、適宜、導体パターン２を底とする有底孔を形成し、有底孔内に導電材料３を充填する。
【００３７】
また、図５（ｂ）に示すように、熱可塑性樹脂からなる樹脂フィルム１上に薄膜抵抗体４が形成され、薄膜抵抗体４上に電極５が形成された電極付薄膜抵抗体フィルム１０ｇを準備する。
【００３８】
次に、図５（ｃ）に示すように、電極付薄膜抵抗体フィルム１０ｇにおける電極５の外縁部５ｅが、直上および直下の導体パターン２０ａ，２１ａ，２０ｂ，２１ｂによって覆われるように、導体パターンフィルム１０ｈ，１０ｆ，１０ｉと電極付薄膜抵抗体フィルム１０ｇを積層する。
【００３９】
次に、図５（ｄ）に示すように、積層した導体パターンフィルム１０ｈ，１０ｆ，１０ｉおよび電極付薄膜抵抗体フィルム１０ｇを、付着防止フィルム５１、緩衝材５２、金属板５３を介して、ヒータ５５が埋設された一対の熱プレス板５４の間に挿入する。その後、熱プレス板５４により加熱・加圧して、導体パターンフィルム１０ｈ，１０ｆ，１０ｉおよび電極付薄膜抵抗体フィルム１０ｇを一括して貼り合わせる。
【００４０】
尚、図５（ｄ）の付着防止フィルム５１は、加熱・加圧時の樹脂フィルム１が周りの部材へ付着したり、樹脂フィルム１と導体パターン２に傷がついたりするのを防止するもので、例えばポリイミドフィルム等が用いられる。緩衝材５２は均等に加圧するためのもので、例えばステンレス等の金属を繊維状に裁断し、その繊維状金属を成形したものが用いられる。金属板５３は、熱プレス板５４に傷が入るのを防止するためのもので、例えばステンレス（ＳＵＳ）やチタン（Ｔｉ）の板が用いられる。
【００４１】
以上の加熱・加圧により貼り合わされた多層基板を熱プレス板５４より取り出して、図２（ａ）〜（ｃ）に示す多層基板１０２が製造される。
【００４２】
図５（ａ）〜（ｄ）に示した多層基板１０２の製造方法によれば、導体パターンフィルム１０ｈ，１０ｆ，１０ｉと電極付薄膜抵抗体フィルム１０ｇが、加熱・加圧により、一括して貼り合わされる。従って、上記製造方法により、金属箔からなる導体パターン２が多層に形成され、樹脂母材１中に薄膜抵抗体４を内蔵する多層基板１０２を、安価に製造することができる。尚、この製造方法によって得られる多層基板１０２の作用効果については前述のとおりであり、その説明は省略する。また、図３（ａ）〜（ｃ）に示す多層基板１０３と図４（ａ）〜（ｃ）に示す多層基板１０４も、図５（ａ）〜（ｄ）に示した製造工程により同様に製造できることは言うまでもない。
【００４３】
（第２の実施形態）
第１実施形態の多層基板では、樹脂母材に内蔵された薄膜抵抗体に、電極が形成されていた。本実施形態は、電極が形成されていない薄膜抵抗体が内蔵された多層基板に関する。
【００４４】
図６（ａ）〜（ｃ）は、本実施形態における多層基板１０５の薄膜抵抗体周りの構成を示す模式図で、図６（ａ）は上面図、図６（ｂ）は断面図、図６（ｃ）は下面図である。尚、図６（ａ）〜（ｃ）において、図９の従来の多層基板１００と同様の部分については、同じ符号を付けた。また、符号３１，３２は、樹脂母材１に設けられた孔内に充填された導電材料で、これにより薄膜抵抗体４と導体パターン２０ａ，２１ａが接続されている。
【００４５】
図６（ａ）〜（ｃ）の多層基板１０５も、熱可塑性からなる樹脂母材１中に薄膜抵抗体４が内蔵される多層基板であるが、薄膜抵抗体４上には電極が形成されていない。従って、図６（ａ）〜（ｃ）の薄膜抵抗体４は、樹脂母材１に設けられた孔内に充填された導電材料３１，３２により、直上の導体パターン２０ａ，２１ａと直接接続されている。
【００４６】
従って、加熱・加圧による熱可塑性樹脂フィルムの貼り合わせ時において、図１（ｃ）で説明した薄膜抵抗体４上に局所的な応力発生要因となる電極が存在しない。このため、流動化した熱可塑性樹脂による薄膜抵抗体４への局所的応力集中が抑制でき、薄膜抵抗体４での亀裂発生が抑制される。
【００４７】
図７（ａ）〜（ｃ）は、別の多層基板１０６における薄膜抵抗体周りの構成を示す模式図で、図７（ａ）は上面図、図７（ｂ）は断面図、図７（ｃ）は下面図である。図７（ａ）〜（ｃ）の多層基板１０６では、薄膜抵抗体４が、樹脂母材１に設けられた孔内に充填された導電材料３１，３３により、直上の導体パターン２０ａおよび直下の導体パターン２１ｂと直接接続されている。図７（ａ）〜（ｃ）の多層基板１０５も、薄膜抵抗体４上に電極が形成されていない。従ってこの場合も、流動化した熱可塑性樹脂による薄膜抵抗体４への局所的応力集中が抑制でき、薄膜抵抗体４での亀裂発生が抑制される。
【００４８】
図８（ａ）〜（ｃ）は、別の多層基板１０７における薄膜抵抗体周りの構成を示す模式図で、図８（ａ）は上面図、図８（ｂ）は断面図、図８（ｃ）は下面図である。図８（ａ）〜（ｃ）の多層基板１０７では、薄膜抵抗体４が導電材料３１，３３により導体パターン２４ａ，２２ｂと直接接続されているだけでなく、薄膜抵抗体４の全体が、直上の導体パターン２４ａと直下の導体パターン２２ｂにより覆われている。従って、この場合には、流動化した熱可塑性樹脂の薄膜抵抗体４への流れ込みが、直上のパターン２４ａと直下の導体パターン２２ｂによって全面的に阻止される。従って、流動化した熱可塑性樹脂による薄膜抵抗体４への応力集中が抑制でき、薄膜抵抗体４での亀裂発生が抑制される。
【００４９】
図６（ａ）〜（ｃ）に示す多層基板１０５、図７（ａ）〜（ｃ）に示す多層基板１０６、図８（ａ）〜（ｃ）に示す多層基板１０７も、図５（ａ）〜（ｄ）に示した製造工程により同様に製造できる。但し、本実施形態の多層基板１０５〜１０７の製造では、図５（ｂ）の工程において、熱可塑性樹脂からなる樹脂フィルム１上に薄膜抵抗体４が形成され、薄膜抵抗体４上には電極５が形成されていない薄膜抵抗体フィルムを準備する。また、図７（ａ）〜（ｃ）に示す多層基板１０６と図８（ａ）〜（ｃ）に示す多層基板１０７の場合には、上記の薄膜抵抗体フィルムにも、薄膜抵抗体４を底とする有底孔を形成し、有底孔内に導電材料３を充填する点が異なる。この製造方法によって得られる多層基板の作用効果については前述のとおりであり、その説明は省略する。
【００５０】
（他の実施形態）
第１実施形態においては、薄膜抵抗体４の直上と直下の両方に、電極外縁部を覆う導体パターンがある場合の例を示した。また、第２実施形態においても、薄膜抵抗体４の直上と直下の両方に、導電材料によって直接接続される導体パターンがある場合の例を示した。これに限らず、電極外縁部を覆う導体パターンあるいは導電材料によって直接接続される導体パターンは、薄膜抵抗体４の一方の側だけにあり、他方の側には導体パターンが存在しなくてもよい。また、他方の側に導体パターンが存在しても薄膜抵抗体４から離れている場合には、薄膜抵抗体４の一方の側だけであっても、電極外縁部を覆う導体パターンあるいは導電材料によって直接接続される導体パターンは効果的である。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明の多層基板の原理と効果を説明するための図である。
【図２】（ａ）〜（ｃ）は、第１実施形態における多層基板の薄膜抵抗体周りの構成を示す模式図で、（ａ）は上面図であり、（ｂ）は断面図であり、（ｃ）は下面図である。
【図３】（ａ）〜（ｃ）は、第１実施形態における別の多層基板における薄膜抵抗体周りの構成を示す模式図で、（ａ）は上面図であり、（ｂ）は断面図であり、（ｃ）は下面図である。
【図４】（ａ）〜（ｃ）は、第１実施形態における別の多層基板における薄膜抵抗体周りの構成を示す模式図で、（ａ）は上面図であり、（ｂ）は断面図であり、（ｃ）は下面図である。
【図５】（ａ）〜（ｄ）は、第１実施形態の多層基板の製造方法を示す工程別断面図である。
【図６】（ａ）〜（ｃ）は、第２実施形態における多層基板の薄膜抵抗体周りの構成を示す模式図で、（ａ）は上面図であり、（ｂ）は断面図であり、（ｃ）は下面図である。
【図７】（ａ）〜（ｃ）は、第２実施形態における別の多層基板における薄膜抵抗体周りの構成を示す模式図で、（ａ）は上面図であり、（ｂ）は断面図であり、（ｃ）は下面図である。
【図８】（ａ）〜（ｃ）は、第２実施形態における別の多層基板における薄膜抵抗体周りの構成を示す模式図で、（ａ）は上面図であり、（ｂ）は断面図であり、（ｃ）は下面図である。
【図９】薄膜抵抗体を内蔵する従来の多層基板の断面模式図である。
【符号の説明】
１００〜１０７ 多層基板
１０ａ〜１０ｄ，１０ｆ，１０ｈ，１０ｉ 導体パターンフィルム
１０ｅ，１０ｇ 電極付薄膜抵抗体フィルム
１ 樹脂母材（樹脂フィルム）
２，２ａ〜２ｄ，２０ａ〜２４ａ，２０ｂ〜２２ｂ 導体パターン
３，３０〜３３ 導電材料
４ 薄膜抵抗体
５ 電極
５ｅ 外縁部
９ 亀裂
【発明の属する技術分野】
本発明は、金属箔からなる導体パターンが形成された熱可塑性の樹脂フィルムが複数枚積層されてなり、当該複数枚の樹脂フィルムが相互に貼り合わされてなる樹脂母材に、薄膜抵抗体が内蔵される多層基板およびその製造方法に関する。
【０００２】
【従来の技術】
表面の導電パッドに電子部品が搭載される多層基板が、例えば、特開２０００−３４９４４７号公報（特許文献１）に開示されている。この多層基板においては、熱膨張差により導電パッドの外縁部に発生するクラックに関して、その進行が、前記外縁部に対応する絶縁樹脂中に埋設された導体パターンにより防止される。
【０００３】
【特許文献１】特開２０００−３４９４４７号公報
【０００４】
【発明が解決しようとする課題】
多層基板には、表面だけでなく、内部にも電子部品が搭載される場合がある。このような内部に搭載される電子部品として、シート、ペーストあるいはスパッタ等により形成される薄膜抵抗体がある。
【０００５】
図９は、内部に薄膜抵抗体が形成された多層基板の一例で、薄膜抵抗体４を内蔵する多層基板１００の断面模式図である。
【０００６】
図９の多層基板１００は、金属箔からなる導体パターン２が形成された熱可塑性の樹脂フィルムが５枚積層され、これらが相互に貼り合わされて、樹脂母材１が形成されている。積層して貼り合わせられる樹脂フィルムの中の一枚には、薄膜抵抗体４とその電極５が形成されており、これが貼り合わされて、樹脂母材１中に薄膜抵抗体４が内蔵される。尚、符号３は、樹脂母材１に設けられた孔内に充填された導電材料で、これにより薄膜抵抗体４の電極５と導体パターン２が接続されている。
【０００７】
この薄膜抵抗体４は、厚さ１０μ以下であり、ニッケル（Ｎｉ）−リン（Ｐ）のシートで形成される薄膜抵抗体４の代表的な厚さは１μｍ以下であって、極めて薄い。また、ペーストやスパッタで形成される薄膜抵抗体４は、金属箔からなる導体パターン２と較べて、強度が低い。このため、樹脂フィルムを貼り合わせて多層基板１００を製造する際に、電極５の外縁部における薄膜抵抗体４に、図に示した亀裂９が発生し易い。
【０００８】
そこで本発明は、導体パターンが形成された熱可塑性の樹脂フィルムが相互に貼り合わされてなる多層基板であって、内蔵される薄膜抵抗体への製造時の亀裂発生を抑制した多層基板およびその製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、金属箔からなる導体パターンが形成された熱可塑性の樹脂フィルムが複数枚積層されてなり、前記複数枚の樹脂フィルムが相互に貼り合わされてなる樹脂母材に、薄膜抵抗体が内蔵される多層基板であって、前記薄膜抵抗体上には電極が形成され、当該電極の外縁部が、直上もしくは直下の導体パターンにより覆われてなることを特徴としている。
【００１０】
これによれば、薄膜抵抗体上の電極の外縁部が、直上もしくは直下の金属箔からなる硬い導体パターンにより覆われている。従って、加熱・加圧による熱可塑性樹脂フィルムの貼り合わせ時、流動化した熱可塑性樹脂の電極外縁部への流れ込みが、前記導体パターンにより阻止される。このため、流動化した熱可塑性樹脂による薄膜抵抗体の電極外縁部への応力集中が抑制でき、薄膜抵抗体への亀裂発生が抑制される。
【００１１】
請求項２に記載の発明は、前記薄膜抵抗体が、当該薄膜抵抗体を挟んで、電極と反対側に位置する導体パターンにより覆われてなることを特徴としている。
【００１２】
これによれば、加熱・加圧による熱可塑性樹脂フィルムの貼り合わせ時、流動化した熱可塑性樹脂の薄膜抵抗体への流れ込みが、前記薄膜抵抗体を挟んで、電極と反対側に位置する導体パターンにより阻止される。このため、流動化した熱可塑性樹脂による薄膜抵抗体への応力集中が抑制でき、薄膜抵抗体での亀裂発生が抑制される。
【００１３】
請求項３に記載の発明は、金属箔からなる導体パターンが形成された熱可塑性の樹脂フィルムが複数枚積層されてなり、前記複数枚の樹脂フィルムが相互に貼り合わされてなる樹脂母材に、薄膜抵抗体が内蔵される多層基板であって、前記薄膜抵抗体が、前記樹脂母材に設けられた孔内に充填された導電材料により、直上もしくは直下の導体パターンと直接接続されてなることを特徴としている。
【００１４】
これによれば、薄膜抵抗体は、電極が形成されることなく、樹脂母材に設けられた孔内に充填された導電材料により、直上もしくは直下の導体パターンと直接接続される。従って、加熱・加圧による熱可塑性樹脂フィルムの貼り合わせ時においても、薄膜抵抗体上に局所的な応力発生要因となる電極が存在しないため、流動化した熱可塑性樹脂による薄膜抵抗体への局所的応力集中が抑制でき、薄膜抵抗体での亀裂発生が抑制される。
【００１５】
請求項４に記載した発明は、前記薄膜抵抗体が、前記直上もしくは直下の導体パターンにより覆われてなることを特徴としている。
【００１６】
これによれば、加熱・加圧による熱可塑性樹脂フィルムの貼り合わせ時、流動化した熱可塑性樹脂の薄膜抵抗体への流れ込みが、薄膜抵抗体を覆う直上もしくは直下の金属箔からなる硬い導体パターンにより阻止される。このため、流動化した熱可塑性樹脂による薄膜抵抗体への応力集中が抑制でき、薄膜抵抗体での亀裂発生が抑制される。
【００１７】
請求項５と６に記載の発明は、前記多層基板の製造方法に関するものである。
【００１８】
請求項５に記載の発明は、熱可塑性樹脂からなる樹脂フィルム上に金属箔からなる所定の導体パターンが形成された導体パターンフィルムを準備する導体パターンフィルム準備工程と、熱可塑性樹脂からなる樹脂フィルム上に薄膜抵抗体が形成され、当該薄膜抵抗体上に電極が形成された電極付薄膜抵抗体フィルムを準備する電極付薄膜抵抗体フィルム準備工程と、前記電極の外縁部が、直上もしくは直下の導体パターンにより覆われるように、前記導体パターンフィルムと前記電極付薄膜抵抗体フィルムを積層する積層工程と、前記積層された導体パターンフィルムと電極付薄膜抵抗体フィルムを、熱プレス板により加熱・加圧して、導体パターンフィルムと電極付薄膜抵抗体フィルムを貼り合わせる加熱加圧工程とを有することを特徴としている。
【００１９】
これにより、請求項１と２に記載の多層基板を製造することができる。
【００２０】
請求項６に記載の発明は、熱可塑性樹脂からなる樹脂フィルム上に金属箔からなる所定の導体パターンが形成された導体パターンフィルムを準備する導体パターンフィルム準備工程と、前記導体パターンフィルムに、前記導体パターンを底とする有底孔を形成し、当該有底孔内に導電材料を充填する導電材料充填工程と、熱可塑性樹脂からなる樹脂フィルム上に薄膜抵抗体が形成された薄膜抵抗体フィルムを準備する薄膜抵抗体フィルム準備工程と、前記薄膜抵抗体が、直上もしくは直下の導体パターンを底とする有底孔内に充填された導電材料により直接接続されるように、前記導体パターンフィルムと前記薄膜抵抗体フィルムを積層する積層工程と、前記積層された導体パターンフィルムと薄膜抵抗体フィルムを、熱プレス板により加熱・加圧して、導体パターンフィルムと薄膜抵抗体フィルムを貼り合わせる加熱加圧工程とを有することを特徴としている。
【００２１】
これにより、請求項３と４に記載の多層基板を製造することができる。
【００２２】
これら請求項５と６に記載の製造方法によれば、導体パターンが形成された樹脂フィルムと薄膜抵抗体が形成された薄膜抵抗体フィルムが、加熱・加圧により、一括して貼り合わされる。従って、上記製造方法により、金属箔からなる導体パターンが多層に形成され、樹脂母材中に薄膜抵抗体を内蔵する多層基板を、安価に製造することができる。尚、この製造方法によって得られる多層基板の作用効果については前述のとおりであり、その説明は省略する。
【００２３】
【発明の実施の形態】
以下、本発明の多層基板およびその製造方法を、図に基づいて説明する。
【００２４】
図１（ａ）〜（ｃ）は、本発明の多層基板の原理と効果を説明するための図である。尚、図１（ａ）〜（ｃ）において、図９に示した導電材料３は、簡略化のために図示を省略している。
【００２５】
図１（ａ）は、図９に示す従来の多層基板１００を構成する導体パターンフィルム１０ａ〜１０ｄと電極付薄膜抵抗体フィルム１０ｅに関して、貼り合わせ前の積層状態を示す断面模式図である。導体パターンフィルム１０ａ〜１０ｄは、熱可塑性樹脂からなる樹脂フィルム１上に、銅等の金属箔からなる所定の導体パターン２が形成されている。また、電極付薄膜抵抗体フィルム１０ｅは、熱可塑性樹脂からなる樹脂フィルム１上に薄膜抵抗体４が形成され、薄膜抵抗体４上に電極５が形成されている。
【００２６】
図１（ｂ）は、熱プレス板（図示を省略）による、図１（ａ）の積層体の加熱・加圧状態を示している。熱可塑性の樹脂フィルム１は、加熱によって軟化し、流動可能状態になる。金属箔からなる導体パターンは、加圧によって樹脂フィルム１中に埋め込まれるため、導体パターン２ａ，２ｄの直下にあった熱可塑性樹脂は外に吐き出されて、図中の白抜き矢印のように流動する。薄膜抵抗体４と電極５の方向に流れ込んだ熱可塑性樹脂は、薄膜抵抗体４と電極５に対して応力を及ぼし、最も応力集中する電極５の外縁部位置の薄膜抵抗体に、亀裂９が発生すると考えられる。
【００２７】
図１（ｃ）は、本発明の多層基板１０１の加熱・加圧状態を示している。図１（ｃ）の多層基板１０１では、薄膜抵抗体４と電極５が、その直上と直下にある金属箔からなる硬い導体パターン２ｂ，２ｃにより覆われている。このため、加圧時に導体パターン２ａ，２ｄが埋め込まれて外に吐き出された熱可塑性樹脂は、図中の矢印のように、導体パターン２ｂ，２ｃに流れが阻止されて、薄膜抵抗体４と電極５の方向には流れ込まない。従って、薄膜抵抗体４と電極５にかかる応力が低減でき、亀裂の発生が抑制される。
【００２８】
次に、本発明の多層基板およびその製造方法を、薄膜抵抗体周りの構成について分類し、より詳細に説明する。
【００２９】
（第１の実施形態）
図２（ａ）〜（ｃ）は、本実施形態における多層基板１０２の薄膜抵抗体周りの構成を示す模式図で、図２（ａ）は上面図、図２（ｂ）は断面図、図２（ｃ）は下面図である。尚、図２（ａ）〜（ｃ）において、図９の従来の多層基板１００と同様の部分については、同じ符号を付けた。また、符号３０は、樹脂母材１に設けられた孔内に充填された導電材料で、これにより薄膜抵抗体４の電極５と導体パターン２０ａ，２１ａが接続されている。
【００３０】
図２（ａ）〜（ｃ）の多層基板１０２は、熱可塑性からなる樹脂母材１中に薄膜抵抗体４が内蔵される多層基板であり、薄膜抵抗体４上には電極５が形成されている。また、電極５の外縁部５ｅは、直上と直下にある金属箔からなる導体パターン２０ａ，２１ａ，２０ｂ，２１ｂによって覆われている。
【００３１】
従って図１（ｃ）で説明したように、加熱・加圧による熱可塑性樹脂フィルムの貼り合わせ時、流動化した熱可塑性樹脂の電極外縁部５ｅへの流れ込みが、導体パターン２０ａ，２１ａ，２０ｂ，２１ｂによって阻止される。このため、流動化した熱可塑性樹脂による薄膜抵抗体４の電極外縁部５ｅへの応力集中が抑制でき、薄膜抵抗体４への亀裂発生が抑制される。
【００３２】
図３（ａ）〜（ｃ）は、別の多層基板１０３における薄膜抵抗体周りの構成を示す模式図で、図３（ａ）は上面図、図３（ｂ）は断面図、図３（ｃ）は下面図である。図３（ａ）〜（ｃ）の多層基板１０３は、薄膜抵抗体４上に形成された電極５の外縁部５ｅが、直上において、大きな導体パターン２２ａで覆われる点で、図２（ａ）〜（ｃ）の多層基板１０２と異なっている。しかしながら、この場合にも、図２（ａ）〜（ｃ）の多層基板１０２と同様、流動化した熱可塑性樹脂の電極外縁部５ｅへの流れ込みが、導体パターン２２ａ，２０ｂ，２１ｂによって阻止される。従って、流動化した熱可塑性樹脂による薄膜抵抗体４の電極外縁部５ｅへの応力集中が抑制でき、薄膜抵抗体４への亀裂発生が抑制される。
【００３３】
図４（ａ）〜（ｃ）は、別の多層基板１０４における薄膜抵抗体周りの構成を示す模式図で、図４（ａ）は上面図、図４（ｂ）は断面図、図４（ｃ）は下面図である。図４（ａ）〜（ｃ）の多層基板１０４では、電極５の外縁部５ｅが覆われるだけでなく、薄膜抵抗体４の全体が、薄膜抵抗体４を挟んで、電極５と反対側に位置する直下の導体パターン２２ｂにより覆われている。従って、この場合には、流動化した熱可塑性樹脂の薄膜抵抗体４への流れ込みが、直下においては、導体パターン２２ｂによって全面的に阻止される。従って、流動化した熱可塑性樹脂による薄膜抵抗体４への応力集中が抑制でき、薄膜抵抗体４での亀裂発生が抑制される。
【００３４】
次に、図２（ａ）〜（ｃ）の多層基板１０２を例にして、本実施形態の多層基板１０２の製造方法を説明する。
【００３５】
図５（ａ）〜（ｄ）は、図２（ａ）〜（ｃ）の多層基板１０２の製造方法を示す工程別断面図である。
【００３６】
最初に、図５（ａ）に示すように、熱可塑性樹脂からなる樹脂フィルム１上に金属箔からなる所定の導体パターン２が形成された導体パターンフィルム１０ｆを準備する。尚、導体パターンフィルム１０ｆには、適宜、導体パターン２を底とする有底孔を形成し、有底孔内に導電材料３を充填する。
【００３７】
また、図５（ｂ）に示すように、熱可塑性樹脂からなる樹脂フィルム１上に薄膜抵抗体４が形成され、薄膜抵抗体４上に電極５が形成された電極付薄膜抵抗体フィルム１０ｇを準備する。
【００３８】
次に、図５（ｃ）に示すように、電極付薄膜抵抗体フィルム１０ｇにおける電極５の外縁部５ｅが、直上および直下の導体パターン２０ａ，２１ａ，２０ｂ，２１ｂによって覆われるように、導体パターンフィルム１０ｈ，１０ｆ，１０ｉと電極付薄膜抵抗体フィルム１０ｇを積層する。
【００３９】
次に、図５（ｄ）に示すように、積層した導体パターンフィルム１０ｈ，１０ｆ，１０ｉおよび電極付薄膜抵抗体フィルム１０ｇを、付着防止フィルム５１、緩衝材５２、金属板５３を介して、ヒータ５５が埋設された一対の熱プレス板５４の間に挿入する。その後、熱プレス板５４により加熱・加圧して、導体パターンフィルム１０ｈ，１０ｆ，１０ｉおよび電極付薄膜抵抗体フィルム１０ｇを一括して貼り合わせる。
【００４０】
尚、図５（ｄ）の付着防止フィルム５１は、加熱・加圧時の樹脂フィルム１が周りの部材へ付着したり、樹脂フィルム１と導体パターン２に傷がついたりするのを防止するもので、例えばポリイミドフィルム等が用いられる。緩衝材５２は均等に加圧するためのもので、例えばステンレス等の金属を繊維状に裁断し、その繊維状金属を成形したものが用いられる。金属板５３は、熱プレス板５４に傷が入るのを防止するためのもので、例えばステンレス（ＳＵＳ）やチタン（Ｔｉ）の板が用いられる。
【００４１】
以上の加熱・加圧により貼り合わされた多層基板を熱プレス板５４より取り出して、図２（ａ）〜（ｃ）に示す多層基板１０２が製造される。
【００４２】
図５（ａ）〜（ｄ）に示した多層基板１０２の製造方法によれば、導体パターンフィルム１０ｈ，１０ｆ，１０ｉと電極付薄膜抵抗体フィルム１０ｇが、加熱・加圧により、一括して貼り合わされる。従って、上記製造方法により、金属箔からなる導体パターン２が多層に形成され、樹脂母材１中に薄膜抵抗体４を内蔵する多層基板１０２を、安価に製造することができる。尚、この製造方法によって得られる多層基板１０２の作用効果については前述のとおりであり、その説明は省略する。また、図３（ａ）〜（ｃ）に示す多層基板１０３と図４（ａ）〜（ｃ）に示す多層基板１０４も、図５（ａ）〜（ｄ）に示した製造工程により同様に製造できることは言うまでもない。
【００４３】
（第２の実施形態）
第１実施形態の多層基板では、樹脂母材に内蔵された薄膜抵抗体に、電極が形成されていた。本実施形態は、電極が形成されていない薄膜抵抗体が内蔵された多層基板に関する。
【００４４】
図６（ａ）〜（ｃ）は、本実施形態における多層基板１０５の薄膜抵抗体周りの構成を示す模式図で、図６（ａ）は上面図、図６（ｂ）は断面図、図６（ｃ）は下面図である。尚、図６（ａ）〜（ｃ）において、図９の従来の多層基板１００と同様の部分については、同じ符号を付けた。また、符号３１，３２は、樹脂母材１に設けられた孔内に充填された導電材料で、これにより薄膜抵抗体４と導体パターン２０ａ，２１ａが接続されている。
【００４５】
図６（ａ）〜（ｃ）の多層基板１０５も、熱可塑性からなる樹脂母材１中に薄膜抵抗体４が内蔵される多層基板であるが、薄膜抵抗体４上には電極が形成されていない。従って、図６（ａ）〜（ｃ）の薄膜抵抗体４は、樹脂母材１に設けられた孔内に充填された導電材料３１，３２により、直上の導体パターン２０ａ，２１ａと直接接続されている。
【００４６】
従って、加熱・加圧による熱可塑性樹脂フィルムの貼り合わせ時において、図１（ｃ）で説明した薄膜抵抗体４上に局所的な応力発生要因となる電極が存在しない。このため、流動化した熱可塑性樹脂による薄膜抵抗体４への局所的応力集中が抑制でき、薄膜抵抗体４での亀裂発生が抑制される。
【００４７】
図７（ａ）〜（ｃ）は、別の多層基板１０６における薄膜抵抗体周りの構成を示す模式図で、図７（ａ）は上面図、図７（ｂ）は断面図、図７（ｃ）は下面図である。図７（ａ）〜（ｃ）の多層基板１０６では、薄膜抵抗体４が、樹脂母材１に設けられた孔内に充填された導電材料３１，３３により、直上の導体パターン２０ａおよび直下の導体パターン２１ｂと直接接続されている。図７（ａ）〜（ｃ）の多層基板１０５も、薄膜抵抗体４上に電極が形成されていない。従ってこの場合も、流動化した熱可塑性樹脂による薄膜抵抗体４への局所的応力集中が抑制でき、薄膜抵抗体４での亀裂発生が抑制される。
【００４８】
図８（ａ）〜（ｃ）は、別の多層基板１０７における薄膜抵抗体周りの構成を示す模式図で、図８（ａ）は上面図、図８（ｂ）は断面図、図８（ｃ）は下面図である。図８（ａ）〜（ｃ）の多層基板１０７では、薄膜抵抗体４が導電材料３１，３３により導体パターン２４ａ，２２ｂと直接接続されているだけでなく、薄膜抵抗体４の全体が、直上の導体パターン２４ａと直下の導体パターン２２ｂにより覆われている。従って、この場合には、流動化した熱可塑性樹脂の薄膜抵抗体４への流れ込みが、直上のパターン２４ａと直下の導体パターン２２ｂによって全面的に阻止される。従って、流動化した熱可塑性樹脂による薄膜抵抗体４への応力集中が抑制でき、薄膜抵抗体４での亀裂発生が抑制される。
【００４９】
図６（ａ）〜（ｃ）に示す多層基板１０５、図７（ａ）〜（ｃ）に示す多層基板１０６、図８（ａ）〜（ｃ）に示す多層基板１０７も、図５（ａ）〜（ｄ）に示した製造工程により同様に製造できる。但し、本実施形態の多層基板１０５〜１０７の製造では、図５（ｂ）の工程において、熱可塑性樹脂からなる樹脂フィルム１上に薄膜抵抗体４が形成され、薄膜抵抗体４上には電極５が形成されていない薄膜抵抗体フィルムを準備する。また、図７（ａ）〜（ｃ）に示す多層基板１０６と図８（ａ）〜（ｃ）に示す多層基板１０７の場合には、上記の薄膜抵抗体フィルムにも、薄膜抵抗体４を底とする有底孔を形成し、有底孔内に導電材料３を充填する点が異なる。この製造方法によって得られる多層基板の作用効果については前述のとおりであり、その説明は省略する。
【００５０】
（他の実施形態）
第１実施形態においては、薄膜抵抗体４の直上と直下の両方に、電極外縁部を覆う導体パターンがある場合の例を示した。また、第２実施形態においても、薄膜抵抗体４の直上と直下の両方に、導電材料によって直接接続される導体パターンがある場合の例を示した。これに限らず、電極外縁部を覆う導体パターンあるいは導電材料によって直接接続される導体パターンは、薄膜抵抗体４の一方の側だけにあり、他方の側には導体パターンが存在しなくてもよい。また、他方の側に導体パターンが存在しても薄膜抵抗体４から離れている場合には、薄膜抵抗体４の一方の側だけであっても、電極外縁部を覆う導体パターンあるいは導電材料によって直接接続される導体パターンは効果的である。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明の多層基板の原理と効果を説明するための図である。
【図２】（ａ）〜（ｃ）は、第１実施形態における多層基板の薄膜抵抗体周りの構成を示す模式図で、（ａ）は上面図であり、（ｂ）は断面図であり、（ｃ）は下面図である。
【図３】（ａ）〜（ｃ）は、第１実施形態における別の多層基板における薄膜抵抗体周りの構成を示す模式図で、（ａ）は上面図であり、（ｂ）は断面図であり、（ｃ）は下面図である。
【図４】（ａ）〜（ｃ）は、第１実施形態における別の多層基板における薄膜抵抗体周りの構成を示す模式図で、（ａ）は上面図であり、（ｂ）は断面図であり、（ｃ）は下面図である。
【図５】（ａ）〜（ｄ）は、第１実施形態の多層基板の製造方法を示す工程別断面図である。
【図６】（ａ）〜（ｃ）は、第２実施形態における多層基板の薄膜抵抗体周りの構成を示す模式図で、（ａ）は上面図であり、（ｂ）は断面図であり、（ｃ）は下面図である。
【図７】（ａ）〜（ｃ）は、第２実施形態における別の多層基板における薄膜抵抗体周りの構成を示す模式図で、（ａ）は上面図であり、（ｂ）は断面図であり、（ｃ）は下面図である。
【図８】（ａ）〜（ｃ）は、第２実施形態における別の多層基板における薄膜抵抗体周りの構成を示す模式図で、（ａ）は上面図であり、（ｂ）は断面図であり、（ｃ）は下面図である。
【図９】薄膜抵抗体を内蔵する従来の多層基板の断面模式図である。
【符号の説明】
１００〜１０７ 多層基板
１０ａ〜１０ｄ，１０ｆ，１０ｈ，１０ｉ 導体パターンフィルム
１０ｅ，１０ｇ 電極付薄膜抵抗体フィルム
１ 樹脂母材（樹脂フィルム）
２，２ａ〜２ｄ，２０ａ〜２４ａ，２０ｂ〜２２ｂ 導体パターン
３，３０〜３３ 導電材料
４ 薄膜抵抗体
５ 電極
５ｅ 外縁部
９ 亀裂
Claims (6)
- 金属箔からなる導体パターンが形成された熱可塑性の樹脂フィルムが複数枚積層されてなり、
前記複数枚の樹脂フィルムが相互に貼り合わされてなる樹脂母材に、薄膜抵抗体が内蔵される多層基板であって、
前記薄膜抵抗体上には電極が形成され、
当該電極の外縁部が、直上もしくは直下の導体パターンにより覆われてなることを特徴とする多層基板。 - 前記薄膜抵抗体が、当該薄膜抵抗体を挟んで、電極と反対側に位置する導体パターンにより覆われてなることを特徴とする請求項１に記載の多層基板。
- 金属箔からなる導体パターンが形成された熱可塑性の樹脂フィルムが複数枚積層されてなり、
前記複数枚の樹脂フィルムが相互に貼り合わされてなる樹脂母材に、薄膜抵抗体が内蔵される多層基板であって、
前記薄膜抵抗体が、前記樹脂母材に設けられた孔内に充填された導電材料により、直上もしくは直下の導体パターンと直接接続されてなることを特徴とする多層基板。 - 前記薄膜抵抗体が、前記直上もしくは直下の導体パターンにより覆われてなることを特徴とする請求項３に記載の多層基板。
- 熱可塑性樹脂からなる樹脂フィルム上に金属箔からなる所定の導体パターンが形成された導体パターンフィルムを準備する導体パターンフィルム準備工程と、
熱可塑性樹脂からなる樹脂フィルム上に薄膜抵抗体が形成され、当該薄膜抵抗体上に電極が形成された電極付薄膜抵抗体フィルムを準備する電極付薄膜抵抗体フィルム準備工程と、
前記電極の外縁部が、直上もしくは直下の導体パターンにより覆われるように、前記導体パターンフィルムと前記電極付薄膜抵抗体フィルムを積層する積層工程と、
前記積層された導体パターンフィルムと電極付薄膜抵抗体フィルムを、熱プレス板により加熱・加圧して、導体パターンフィルムと電極付薄膜抵抗体フィルムを貼り合わせる加熱加圧工程とを有することを特徴とする多層基板の製造方法。 - 熱可塑性樹脂からなる樹脂フィルム上に金属箔からなる所定の導体パターンが形成された導体パターンフィルムを準備する導体パターンフィルム準備工程と、
前記導体パターンフィルムに、前記導体パターンを底とする有底孔を形成し、当該有底孔内に導電材料を充填する導電材料充填工程と、
熱可塑性樹脂からなる樹脂フィルム上に薄膜抵抗体が形成された薄膜抵抗体フィルムを準備する薄膜抵抗体フィルム準備工程と、
前記薄膜抵抗体が、直上もしくは直下の導体パターンを底とする有底孔内に充填された導電材料により直接接続されるように、前記導体パターンフィルムと前記薄膜抵抗体フィルムを積層する積層工程と、
前記積層された導体パターンフィルムと薄膜抵抗体フィルムを、熱プレス板により加熱・加圧して、導体パターンフィルムと薄膜抵抗体フィルムを貼り合わせる加熱加圧工程とを有することを特徴とする多層基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003101461A JP4069787B2 (ja) | 2003-04-04 | 2003-04-04 | 多層基板およびその製造方法 |
| US10/814,803 US7304248B2 (en) | 2003-04-04 | 2004-04-01 | Multi-layer printed circuit board and method for manufacturing the same |
| TW093109243A TWI231168B (en) | 2003-04-04 | 2004-04-02 | Multi-layer printed circuit board and method for manufacturing the same |
| CNB200410034233XA CN100544556C (zh) | 2003-04-04 | 2004-04-05 | 多层印制电路板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003101461A JP4069787B2 (ja) | 2003-04-04 | 2003-04-04 | 多層基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004311628A true JP2004311628A (ja) | 2004-11-04 |
| JP4069787B2 JP4069787B2 (ja) | 2008-04-02 |
Family
ID=33465245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003101461A Expired - Fee Related JP4069787B2 (ja) | 2003-04-04 | 2003-04-04 | 多層基板およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7304248B2 (ja) |
| JP (1) | JP4069787B2 (ja) |
| CN (1) | CN100544556C (ja) |
| TW (1) | TWI231168B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7830241B2 (en) | 2006-03-21 | 2010-11-09 | Industrial Technology Research Institute | Film resistor embedded in multi-layer circuit board and manufacturing method thereof |
| JP2013131777A (ja) * | 2009-04-02 | 2013-07-04 | Murata Mfg Co Ltd | 回路基板 |
| WO2013118455A1 (ja) * | 2012-02-08 | 2013-08-15 | パナソニック株式会社 | 抵抗形成基板とその製造方法 |
| JP2014089089A (ja) * | 2012-10-30 | 2014-05-15 | Micronics Japan Co Ltd | 多層配線基板及びこれを用いたプローブカード |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101298354B1 (ko) * | 2005-09-30 | 2013-08-20 | 스미토모 베이클라이트 가부시키가이샤 | 캐리어 장착 프리프레그의 제조방법, 캐리어 장착 프리프레그, 박형 양면판의 제조방법, 박형 양면판, 및 다층 프린트 배선판의 제조방법 |
| TWI304719B (en) * | 2006-10-25 | 2008-12-21 | Phoenix Prec Technology Corp | Circuit board structure having embedded compacitor and fabrication method thereof |
| JP4943293B2 (ja) * | 2007-10-25 | 2012-05-30 | 日本メクトロン株式会社 | 抵抗素子を内蔵したプリント配線板の製造方法 |
| CN101998770B (zh) * | 2009-08-17 | 2012-07-25 | 健鼎（无锡）电子有限公司 | 蚀刻薄膜电阻电路板制作方法 |
| CN105116701A (zh) * | 2015-09-30 | 2015-12-02 | 哈尔滨工业大学 | 采用光诱导制备单面、双面单层单功能或单面、双面单层多功能印制电子产品的方法 |
| CN105116700A (zh) * | 2015-09-30 | 2015-12-02 | 哈尔滨工业大学 | 采用光诱导制备多种单面多层单功能和单面、双面多层多功能的印制电子产品的方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2627879B1 (fr) * | 1988-02-26 | 1990-06-15 | Sgs Thomson Microelectronics | Procede d'encartage pour cartes a puces |
| US4870746A (en) * | 1988-11-07 | 1989-10-03 | Litton Systems, Inc. | Method of making a multilayer printed circuit board having screened-on resistors |
| KR20000015941A (ko) * | 1997-03-24 | 2000-03-15 | 야스카와 히데아키 | 반도체 장치 및 그 제조 방법 |
| JP3199664B2 (ja) | 1997-06-30 | 2001-08-20 | 京セラ株式会社 | 多層配線基板の製造方法 |
| US6021050A (en) * | 1998-12-02 | 2000-02-01 | Bourns, Inc. | Printed circuit boards with integrated passive components and method for making same |
| JP2000349447A (ja) | 1999-06-07 | 2000-12-15 | Fujitsu Ltd | 多層プリント配線板と、その多層プリント配線板の製造方法 |
| JP3964085B2 (ja) | 1999-12-09 | 2007-08-22 | 大日本印刷株式会社 | プリント配線基板、及びプリント配線基板の製造方法 |
| US6871396B2 (en) * | 2000-02-09 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Transfer material for wiring substrate |
| EP1187518A3 (en) * | 2000-09-07 | 2004-09-01 | Matsushita Electric Industrial Co., Ltd. | Conductive adhesive agent, packaging structure, and method for manufacturing the same structure |
| TW511405B (en) * | 2000-12-27 | 2002-11-21 | Matsushita Electric Ind Co Ltd | Device built-in module and manufacturing method thereof |
| US6906257B2 (en) * | 2001-01-29 | 2005-06-14 | Honeywell International Inc. | Metallic coated dielectric substrates |
| EP2315510A3 (en) * | 2001-06-05 | 2012-05-02 | Dai Nippon Printing Co., Ltd. | Wiring board provided with passive element |
| JP3840921B2 (ja) * | 2001-06-13 | 2006-11-01 | 株式会社デンソー | プリント基板のおよびその製造方法 |
| US6818138B2 (en) * | 2001-06-22 | 2004-11-16 | Hewlett-Packard Development Company, L.P. | Slotted substrate and slotting process |
| JP4318417B2 (ja) * | 2001-10-05 | 2009-08-26 | ソニー株式会社 | 高周波モジュール基板装置 |
-
2003
- 2003-04-04 JP JP2003101461A patent/JP4069787B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-01 US US10/814,803 patent/US7304248B2/en not_active Expired - Fee Related
- 2004-04-02 TW TW093109243A patent/TWI231168B/zh active
- 2004-04-05 CN CNB200410034233XA patent/CN100544556C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7830241B2 (en) | 2006-03-21 | 2010-11-09 | Industrial Technology Research Institute | Film resistor embedded in multi-layer circuit board and manufacturing method thereof |
| JP2013131777A (ja) * | 2009-04-02 | 2013-07-04 | Murata Mfg Co Ltd | 回路基板 |
| WO2013118455A1 (ja) * | 2012-02-08 | 2013-08-15 | パナソニック株式会社 | 抵抗形成基板とその製造方法 |
| JP2014089089A (ja) * | 2012-10-30 | 2014-05-15 | Micronics Japan Co Ltd | 多層配線基板及びこれを用いたプローブカード |
| KR101498135B1 (ko) * | 2012-10-30 | 2015-03-04 | 가부시키가이샤 니혼 마이크로닉스 | 다층 배선 기판 및 이를 이용한 프로브 카드 |
| US9271393B2 (en) | 2012-10-30 | 2016-02-23 | Kabushiki Kaisha Nihon Micronics | Multilayer wiring base plate and probe card using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI231168B (en) | 2005-04-11 |
| US7304248B2 (en) | 2007-12-04 |
| TW200427388A (en) | 2004-12-01 |
| JP4069787B2 (ja) | 2008-04-02 |
| CN1536952A (zh) | 2004-10-13 |
| CN100544556C (zh) | 2009-09-23 |
| US20050139386A1 (en) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4029759B2 (ja) | 多層回路基板およびその製造方法 | |
| JP4341588B2 (ja) | 多層基板及びその製造方法 | |
| JP2006073763A (ja) | 多層基板の製造方法 | |
| JP3885638B2 (ja) | プレス工法およびプレス用部材の作製方法 | |
| JP4840132B2 (ja) | 多層基板の製造方法 | |
| WO2007114111A1 (ja) | 多層配線基板とその製造方法 | |
| JP2004311628A (ja) | 多層基板およびその製造方法 | |
| JP2005072187A (ja) | 多層回路基板およびその製造方法 | |
| JP2017054964A (ja) | プリント基板の製造方法 | |
| JP3855774B2 (ja) | 多層基板の製造方法 | |
| CN106455305A (zh) | 一种挠性区带补强的刚挠结合板及其制备方法 | |
| JP2004153000A (ja) | プリント基板の製造方法およびそれにより製造されるプリント基板 | |
| JP2004241526A (ja) | 配線基板 | |
| JP4548210B2 (ja) | 多層回路基板の製造方法 | |
| JP2002305382A (ja) | プリント基板およびその製造方法 | |
| JP4973202B2 (ja) | 多層回路基板の製造方法 | |
| JP2004335934A (ja) | フレキシブル回路基板及びその製造方法と、フレキシブル多層配線回路基板及びその製造方法。 | |
| JP4175192B2 (ja) | 多層基板の製造方法 | |
| JP2003304071A (ja) | 多層基板の製造方法 | |
| JPH07312468A (ja) | フレキシブル回路基板 | |
| JP2004111702A (ja) | 配線基板およびその製造方法 | |
| WO2007043165A1 (ja) | 多層配線基板及びその製造方法 | |
| JP3876802B2 (ja) | プレス工法 | |
| JP2005129727A (ja) | 多層配線基板及びその製造方法 | |
| JP3915662B2 (ja) | 多層回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |