CN100544556C - 多层印制电路板及其制造方法 - Google Patents

多层印制电路板及其制造方法 Download PDF

Info

Publication number
CN100544556C
CN100544556C CNB200410034233XA CN200410034233A CN100544556C CN 100544556 C CN100544556 C CN 100544556C CN B200410034233X A CNB200410034233X A CN B200410034233XA CN 200410034233 A CN200410034233 A CN 200410034233A CN 100544556 C CN100544556 C CN 100544556C
Authority
CN
China
Prior art keywords
film resistor
base plate
conductor
thermoplastic resin
multilager base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200410034233XA
Other languages
English (en)
Other versions
CN1536952A (zh
Inventor
多田和夫
近藤宏司
竹内聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1536952A publication Critical patent/CN1536952A/zh
Application granted granted Critical
Publication of CN100544556C publication Critical patent/CN100544556C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/065—Binding insulating layers without adhesive, e.g. by local heating or welding, before lamination of the whole PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Thermistors And Varistors (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明提供多层印制电路板及其制造方法。本发明的多层基板，由多片热塑性树脂膜层叠而成的树脂母体、在所述树脂母体中内置的薄膜电阻体、及配置在所述薄膜电阻体上的电极构成。热塑性树脂膜具有金属箔导体图形，电极的外缘部被正上方或者正下方的导体图形所覆盖。

Description

多层印制电路板及其制造方法
技术领域
本发明涉及多层基板及其制造方法，其层叠多片形成有由金属箔构成的导体图形的热塑性树脂膜，在该多片树脂膜相互粘合而成的树脂母材中，内置薄膜电阻体。
背景技术
例如(日本)特开2000-349447号公报中，公开了一种在表面的导电焊盘(pad)上搭载电子部件的多层基板。就这种多层基板而言，关于因热膨胀差而导致在导电焊盘外缘部产生的裂缝，利用在与所述外缘部对应的绝缘树脂中埋设的导体图形，来防止这种裂缝的发展。
就多层基板而言，是指不仅在表面，而且在内部也搭载电子部件的情形。作为这种在内部搭载的电子部件，是通过薄片、浆料或者溅射等形成的薄膜电阻体。
图9是一种在内部形成有薄膜电阻体的多层基板，薄膜电阻体4内置于其中的多层基板100的剖面示意图。
图9的多层基板100是层叠五片形成有由金属箔构成的导体图形2的热塑性树脂膜，使它们相互粘合，而形成树脂母材1。在层叠粘合的树脂膜中的一片上，形成薄膜电阻体4及其电极5，使它们粘合，而使得薄膜电阻体4内置于树脂母材中。而且，标记3代表在树脂母材1中所设置的孔内填充的导电材料，由此使得薄膜电阻体4的电极5与导体图形2连接。
该薄膜电阻体4的厚度在10μ以下，由镍(Ni)-磷(P)薄片形成的薄膜电阻体4的典型厚度在1μm以下，非常之薄。而且，通过浆料或溅射形成的薄膜电阻体4，与由金属箔形成的导体图形2相比较，强度较低。因此，在粘合树脂膜来制造多层基板100时，在电极5外缘部的薄膜电阻体4处容易发生图中所示的龟裂9。
发明内容
因此，本发明的目的在于提供一种形成有导体图形的热塑性树脂膜相互粘合而成的多层基板及其制造方法，抑制制造时内置薄膜电阻体处的龟裂。
根据本发明的多层基板，其特征在于具有：多片热塑性树脂膜层叠而成的树脂母材、在所述树脂母材中内置的薄膜电阻体、及配置在所述薄膜电阻体上的电极，所述多片热塑性树脂膜中的每一个，具有金属箔导体图形，所述金属箔导体图形中，配置在电极的正上方或者正下方、比其他金属箔导体图形更靠近电极配置的金属箔导体图形，覆盖电极的整个外缘部。
据此，薄膜电阻体上的电极的整个外缘部，被正上方或者正下方的金属箔构成的硬导体图形所覆盖。所以，通过加热、加压使热塑性树脂膜粘合时，流动化的热塑性树脂向电极外缘部的流入被所述导体图形阻止。因此，可以抑制因流动化的热塑性树脂导致在薄膜电阻体对电极外缘部的应力集中，可以抑制薄膜电阻体发生龟裂。
优选所述薄膜电阻体被所述正上方或者正下方的导体图形覆盖，并且优选所述薄膜电阻体被电极和位于相反侧的导体图形夹持并覆盖。如果这样，通过加热、加压使热塑性树脂膜粘合时，流动化的热塑性树脂向电极外缘部的流入，被夹持该薄膜电阻体的电极和位于相反侧的导体图形所阻止。因此，可以抑制因流动化的热塑性树脂导致在薄膜电阻体的应力集中，可以抑制薄膜电阻体发生龟裂。
优选所述薄膜电阻体的厚度在10μm以下，并且进一步优选在1μm以下。另外，优选所述树脂母材由多片热塑性树脂膜相互粘合而成。
优选在构成热塑性树脂膜的热塑性树脂流动时，导体图形阻止流动的热塑性树脂向薄膜电阻体流动。
并且，根据本发明的多层基板，其特征在于具有：多片热塑性树脂膜层叠而成的树脂母材、及在所述树脂母材中内置的薄膜电阻体，所述多片热塑性树脂膜中的每一个，在表面具有金属箔导体图形，所述树脂母材具有填充了导电材料的孔，所述薄膜电阻体通过孔内的导电材料与正上方或者正下方的金属箔导体图形直接连接，所述金属箔导体图形中，配置在所述薄膜电阻体的正上方或者正下方、比其他导体图形更靠近薄膜电阻体配置的金属箔导体图形，覆盖薄膜电阻体。
如果这样，薄膜电阻体不形成电极，而是通过树脂母材中所设的孔内填充的导电材料，与正上方或者正下方的导体图形直接连接。因此，由于薄膜电阻体上不存在构成局部应力产生原因的电极，即使在通过加热、加压使热塑性树脂膜粘合时，也可以抑制因流动化的热塑性树脂导致在薄膜电阻体的局部的应力集中，可以抑制薄膜电阻体发生龟裂。
优选所述薄膜电阻体的厚度在10μm以下，并且进一步优选在1μm以下。另外，优选所述树脂母材由多片热塑性树脂膜相互粘合而成。
优选在构成热塑性树脂膜的热塑性树脂流动时，导体图形阻止流动的热塑性树脂向薄膜电阻体流动。
附图说明
图1A-1C是根据本发明的多层基板的剖面图，是用于说明本发明的原理和效果的图。
图2A是示出根据第一实施例的多层基板的薄膜电阻体周边构成的俯视图，图2B是剖面图，图2C是仰视图。
图3A是示出根据第一实施例的另一个多层基板的薄膜电阻体周边构成的俯视图，图3B是剖面图，图3C是仰视图。
图4A是示出根据第一实施例的另一个多层基板的薄膜电阻体周边构成的俯视图，图4B是剖面图，图4C是仰视图。
图5A-5D是第一实施例的多层基板的剖面图，是用于说明其制造方法的图。
图6A是示出根据第二实施例的多层基板的薄膜电阻体周边构成的俯视图，图6B是剖面图，图6C是仰视图。
图7A是示出根据第二实施例的另一个多层基板的薄膜电阻体周边构成的俯视图，图7B是剖面图，图7C是仰视图。
图8A是示出根据第二实施例的另一个多层基板的薄膜电阻体周边构成的俯视图，图8B是剖面图，图8C是仰视图。
图9是内置有薄膜电阻体的多层基板的剖面图。
具体实施方式
以下，根据附图对本发明的多层基板及其制造方法予以说明。
图1A-1C是用于说明本发明的原理和效果的图。而且，为了简化，在图1A-1C中省略了导电材料3。
图1A是关于构成多层基板101的导体图形膜(film)10a～10d和带有电极的薄膜电阻体膜10e，示出粘合前的层叠状态的剖面示意图。导体图形膜10a～10d，是在热塑性树脂构成的树脂膜10上，形成由铜等金属箔构成的预定导体图形2。而且，带有电极的薄膜电阻体膜10e，是在热塑性树脂构成的树脂膜1上形成薄膜电阻体4，在薄膜电阻体4上形成电极5。
图1B示出了由热压板(未图示)产生的图1A的层叠体的加热、加压状态。热塑性树脂膜10因加热而软化，成为可流动状态。由金属箔构成的导体图形因加压而埋置在树脂膜10中，所以导体图形2a、2d的正下方存在的热塑性树脂向外吐出，如图中的空白箭头所示流动。向薄膜电阻体4和电极5的方向流入的热塑性树脂，向薄膜电阻体4和电极5施加应力，考虑在应力最集中的电极5的外缘部位置的薄膜电阻体上发生龟裂9。
图1C示出了本发明的多层基板101的加热、加压状态。图1C的多层基板101中，薄膜电阻体4和电极5被存在于其正上方和正下方的金属箔构成的硬导体图形2b、2c所覆盖。因此，加压时导体图形2a、2d被埋入，向外吐出的热塑性树脂，如图中的箭头所示，向导体图形2b、2c的流动被阻止，不能向薄膜电阻体4和电极5的方向流入。因此，可以降低在薄膜电阻体和电极5上施加的应力，抑制龟裂的发生。
以下，针对薄膜电阻体周边构成进行分类，对本发明的多层基板及其制造方法予以更详细的说明。
(第一实施例)
图2A-2C是示出根据本实施例的多层基板102的薄膜电阻体周边构成的示意图。标记30代表在树脂母材1中所设的孔内填充的导电材料，薄膜电阻体4的电极5与导体图形20a、21a利用该导电材料连接。
图2A-2C的多层基板102是将薄膜电阻体4内置在热塑性树脂母材1中的多层基板，在薄膜电阻体4上形成电极5。而且，电极5的外缘部5e被存在于正上方和正下方的由金属箔构成的导体图形20a、20b、21a、21b所覆盖。
因此，如图1A所示，通过加热、加压使热塑性树脂膜粘合时，流动化的热塑性树脂向电极外缘部5e的流入，被导体图形20a、20b、21a、21b阻止。因此，可以抑制因流动化的热塑性树脂导致在薄膜电阻体4对电极外缘部5e的应力集中，可以抑制薄膜电阻体4上发生龟裂。
图3A-3C是示出另一个多层基板103的薄膜电阻体周边构成的示意图。在薄膜电阻体4上形成的电极5的外缘部5e在正上方被大的导体图形22a覆盖这点上，图3A-3C的多层基板103与图2A-2C的多层基板102不同。但是，在此情形下，流动化的热塑性树脂向电极外缘部5e的流入，也被导体图形20a、20b、21a、21b阻止。因此，可以抑制因流动化的热塑性树脂导致在薄膜电阻体4对电极外缘部5e的应力集中，可以抑制薄膜电阻体4上发生龟裂。
图4A-4C是示出另一个多层基板104的薄膜电阻体周边构成的示意图。在图4A-4C的多层基板104中，不仅电极5的外缘部5e被覆盖，而且薄膜电阻体4的整体，被夹持薄膜电阻体4的电极5和位于相反侧的正下方导体图形22b所覆盖。因此，在此情形下，流动化的热塑性树脂向薄膜电阻体4的流入，被正下方的导体图形22b全面阻止。因此，可以抑制因流动化的热塑性树脂导致在薄膜电阻体4的应力集中，可以抑制薄膜电阻体4上发生龟裂。
以下，以图2A-2C的多层基板102为例，说明本实施例的多层基板102的制造方法。
图5A-5D是示出多层基板102的制造方法工序剖面图。
首先，如图5A所示，在热塑性树脂构成的树脂膜10上形成金属箔制成的预定导体图形2，由此制备导体图形膜10f。而且，在导体图形膜10f中适当地形成以导体图形2为底的有底孔，在有底孔内填充导电材料3。
另外，如图5B所示，在热塑性树脂制成的树脂膜10上形成薄膜电阻体4，在薄膜电阻体4上形成电极5，由此制备带有电极的薄膜电阻体膜10g。
然后，如图5C所示，层叠导体图形膜10h、10f、10i和带有电极的薄膜电阻体膜10g，以使带有电极的薄膜电阻体膜10g的电极5的外缘部5e被正上方和正下方的导体图形20a、20b、21a、21b所覆盖。
然后，如图5D所示，将层叠的导体图形膜10h、10f、10i和带有电极的薄膜电阻体膜10g，插入防粘薄膜51、缓冲件52、金属板53之中，再插入埋设有加热丝55的一对热压板54之间。之后，利用热压板54加热、加压，使得导体图形膜10h、10f、10i和带有电极的薄膜电阻体膜10g粘合成为一体。
而且，为了防止加热、加压时的树脂膜10向周边部件粘附，损伤树脂膜10和导体图形2，图5D的防粘薄膜51例如采用聚酰亚胺薄膜。为了均匀地加压，缓冲件52例如采用将不锈钢等金属裁断为纤维状、并将该纤维状金属成型的材料。为了防止损伤热压板54，金属板53例如采用不锈钢(SUS)或钛(Ti)板。
从热压板54取出通过以上的加热、加压而粘合的多层基板，制造如图2A-2C所示的多层基板102。
如果采用图5A-5D所示的多层基板102的制造方法，通过加热、加压，使导体图形膜10h、10f、10i和带有电极的薄膜电阻体膜10g一并粘合。因此，通过上述制造方法，形成多层的由金属箔构成的导体图形2，可以廉价地制造树脂母材中内置薄膜电阻体4的多层基板102。而且，图3A-3C所示的多层基板103和图4A-4C所示的多层基板104，也可以利用图5A-5D所示的制造工序同样地制造。
(第二实施例)
第一实施例的多层基板中，内置于树脂母材1中的薄膜电阻体4上形成电极5。本实施例涉及内置了不形成电极5的薄膜电阻体4的多层基板。
图6A-6C是示出根据本实施例的多层基板105的薄膜电阻体周边构成的示意图。标记31、32代表在树脂母材1中所设的孔内填充的导电材料，薄膜电阻体4的电极5与导体图形20a、21a利用该导电材料连接。
图6A-6C的多层基板105也是在热塑性树脂母材1中内置薄膜电阻体4的多层基板，但是在薄膜电阻体4上不形成电极5。因此，图6A-6C的薄膜电阻体4，通过在树脂母材1中所设的孔内填充的导电材料31、32，与正上方的导体图形20a、21a直接连接。
因此，通过加热、加压使热塑性树脂膜粘合时，在图1C说明的薄膜电阻体4上不存在造成局部应力产生原因的电极5。所以，可以抑制因流动化的热塑性树脂导致在薄膜电阻体4的局部应力集中，可以抑制薄膜电阻体4上发生龟裂。
图7A-7C是示出另一个多层基板106的薄膜电阻体周边构成的示意图。图7A-7C的多层基板106中，通过在树脂母材1中设置的孔内填充的导电材料31、33，薄膜电阻体4与正上方的导体图形20a和正下方的导体图形21b直接连接。图7A-7C的多层基板105也不在薄膜电阻体4上形成电极5。因此，在此情形下，也可以抑制因流动化的热塑性树脂导致在薄膜电阻体4的局部应力集中，可以抑制薄膜电阻体4上发生龟裂。
图8A-8C是示出另一个多层基板107的薄膜电阻体周边构成的示意图。图8A-8C的多层基板107中，薄膜电阻体4不仅通过导电材料31、33与导体图形24a、22b直接连接，而且薄膜电阻体4的整体被正上方的导体图形24a和正下方的导体图形22b覆盖。因此，在此情形下，流动化的热塑性树脂向薄膜电阻体4的流入，被正上方的图形24a和正下方的导体图形22b全面阻止。因此，可以抑制因流动化的热塑性树脂导致在薄膜电阻体4的应力集中，可以抑制薄膜电阻体4上发生龟裂。
图6A-6C所示多层基板105、图7A-7C所示多层基板106、图8A-8C所示多层基板107，也可以采用图5A-5D所示的制造工序同样地制造。但是，本实施例的多层基板105～107的制造，在图5B的工序中，在热塑性树脂制成的树脂膜10上形成薄膜电阻体4，在薄膜电阻体4上不形成电极5，由此制备薄膜电阻体。而且，在多层基板106、107的情形下，在上述薄膜电阻体膜中，也形成以薄膜电阻体4为底的有底孔，在有底孔内填充导电材料3这一点上不同。
(其它实施例)
在第一实施例中，示出了在薄膜电阻体4的正上方和正下方的两方面，存在覆盖电极外缘部的导体图形的情形例子。而且，在第二实施例中，也示出了在薄膜电阻体4的正上方和正下方的两方面，存在利用导电材料直接连接的导体图形的情形的例子。本发明并不限于此，覆盖电极外缘部的导体图形或者利用导电材料直接连接的导体图形，也可以仅存在于薄膜电阻体4的一侧，另一侧不存在导体图形。而且，在另一侧虽然存在导体图形但与薄膜电阻体4分离的情形下，覆盖电极外缘部的导体图形或者利用导电材料直接连接的导体图形，即使在薄膜电阻体4的另一侧也是有效的。

Claims (12)

1.一种多层基板，其特征在于具有：
多片热塑性树脂膜层叠而成的树脂母材、
在所述树脂母材中内置的薄膜电阻体、及
配置在所述薄膜电阻体上的电极，
所述多片热塑性树脂膜中的每一个，具有金属箔导体图形，
所述金属箔导体图形中，配置在电极的正上方或者正下方、比其他金属箔导体图形更靠近电极配置的金属箔导体图形，覆盖电极的整个外缘部。
2.根据权利要求1所述的多层基板，其特征在于，所述薄膜电阻体被所述正上方或者正下方的导体图形覆盖。
3.根据权利要求1所述的多层基板，其特征在于，所述薄膜电阻体被电极和位于相反侧的导体图形夹持并覆盖。
4.根据权利要求1-3中任一项所述的多层基板，其特征在于，所述薄膜电阻体的厚度在10μm以下。
5.根据权利要求4所述的多层基板，其特征在于，所述薄膜电阻体的厚度在1μm以下。
6.根据权利要求1-3中任一项所述的多层基板，其特征在于，所述树脂母材由多片热塑性树脂膜相互粘合而成。
7.根据权利要求1-3中任一项所述的多层基板，其特征在于，在构成热塑性树脂膜的热塑性树脂流动时，导体图形阻止流动的热塑性树脂向薄膜电阻体流动。
8.一种多层基板，其特征在于具有：
多片热塑性树脂膜层叠而成的树脂母材、及
在所述树脂母材中内置的薄膜电阻体，
所述多片热塑性树脂膜中的每一个，在表面具有金属箔导体图形，
所述树脂母材具有填充了导电材料的孔，
所述薄膜电阻体通过孔内的导电材料与正上方或者正下方的金属箔导体图形直接连接，
所述金属箔导体图形中，配置在所述薄膜电阻体的正上方或者正下方、比其他导体图形更靠近薄膜电阻体配置的金属箔导体图形，覆盖薄膜电阻体。
9.根据权利要求8所述的多层基板，其特征在于，所述薄膜电阻体的厚度在10μm以下。
10.根据权利要求9所述的多层基板，其特征在于，所述薄膜电阻体的厚度在1μm以下。
11.根据权利要求8所述的多层基板，其特征在于，所述树脂母材由多片热塑性树脂膜相互粘合而成。
12.根据权利要求8所述的多层基板，其特征在于，在构成热塑性树脂膜的热塑性树脂流动时，导体图形阻止流动的热塑性树脂向薄膜电阻体流动。
CNB200410034233XA 2003-04-04 2004-04-05 多层印制电路板及其制造方法 Expired - Fee Related CN100544556C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003101461A JP4069787B2 (ja) 2003-04-04 2003-04-04 多層基板およびその製造方法
JP101461/2003 2003-04-04

Publications (2)

Publication Number Publication Date
CN1536952A CN1536952A (zh) 2004-10-13
CN100544556C true CN100544556C (zh) 2009-09-23

Family

ID=33465245

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410034233XA Expired - Fee Related CN100544556C (zh) 2003-04-04 2004-04-05 多层印制电路板及其制造方法

Country Status (4)

Country Link
US (1) US7304248B2 (zh)
JP (1) JP4069787B2 (zh)
CN (1) CN100544556C (zh)
TW (1) TWI231168B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY148019A (en) * 2005-09-30 2013-02-28 Sumitomo Bakelite Co Manufacturing process for a prepreg with a carrier, prepreg with a carrier, manufacturing process for a thin double-sided plate, thin double-sided plate and manufacturing process for a multilayer-printed circuit board
TWI303542B (en) 2006-03-21 2008-11-21 Ind Tech Res Inst Film resistor embedded in a multiple-layer circuit board and manufacturing thereof
TWI304719B (en) * 2006-10-25 2008-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded compacitor and fabrication method thereof
JP4943293B2 (ja) * 2007-10-25 2012-05-30 日本メクトロン株式会社 抵抗素子を内蔵したプリント配線板の製造方法
JP5240293B2 (ja) * 2009-04-02 2013-07-17 株式会社村田製作所 回路基板
CN101998770B (zh) * 2009-08-17 2012-07-25 健鼎（无锡）电子有限公司 蚀刻薄膜电阻电路板制作方法
JPWO2013118455A1 (ja) * 2012-02-08 2015-05-11 パナソニックＩｐマネジメント株式会社 抵抗形成基板とその製造方法
JP6092572B2 (ja) 2012-10-30 2017-03-08 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
CN105116701A (zh) * 2015-09-30 2015-12-02 哈尔滨工业大学 采用光诱导制备单面、双面单层单功能或单面、双面单层多功能印制电子产品的方法
CN105116700A (zh) * 2015-09-30 2015-12-02 哈尔滨工业大学 采用光诱导制备多种单面多层单功能和单面、双面多层多功能的印制电子产品的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2627879B1 (fr) * 1988-02-26 1990-06-15 Sgs Thomson Microelectronics Procede d'encartage pour cartes a puces
US4870746A (en) * 1988-11-07 1989-10-03 Litton Systems, Inc. Method of making a multilayer printed circuit board having screened-on resistors
JP3475426B2 (ja) * 1997-03-24 2003-12-08 セイコーエプソン株式会社 半導体装置の製造方法
JP3199664B2 (ja) 1997-06-30 2001-08-20 京セラ株式会社 多層配線基板の製造方法
US6021050A (en) * 1998-12-02 2000-02-01 Bourns, Inc. Printed circuit boards with integrated passive components and method for making same
JP2000349447A (ja) 1999-06-07 2000-12-15 Fujitsu Ltd 多層プリント配線板と、その多層プリント配線板の製造方法
JP3964085B2 (ja) 1999-12-09 2007-08-22 大日本印刷株式会社 プリント配線基板、及びプリント配線基板の製造方法
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
EP1187518A3 (en) * 2000-09-07 2004-09-01 Matsushita Electric Industrial Co., Ltd. Conductive adhesive agent, packaging structure, and method for manufacturing the same structure
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6906257B2 (en) * 2001-01-29 2005-06-14 Honeywell International Inc. Metallic coated dielectric substrates
EP1265466A3 (en) 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
JP3840921B2 (ja) 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
US6818138B2 (en) * 2001-06-22 2004-11-16 Hewlett-Packard Development Company, L.P. Slotted substrate and slotting process
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置

Also Published As

Publication number Publication date
TWI231168B (en) 2005-04-11
JP4069787B2 (ja) 2008-04-02
US20050139386A1 (en) 2005-06-30
CN1536952A (zh) 2004-10-13
US7304248B2 (en) 2007-12-04
TW200427388A (en) 2004-12-01
JP2004311628A (ja) 2004-11-04

Similar Documents

Publication Publication Date Title
EP3082385B1 (en) Rigid-flexible circuit board having flying-tail structure and method for manufacturing same
CN100515163C (zh) 多层板的制造方法
CN104051145B (zh) 电感器及其制造方法
CN102349359B (zh) 树脂布线基板
CN100544556C (zh) 多层印制电路板及其制造方法
JP4640952B2 (ja) チップ抵抗器およびその製造方法
CN106211564B (zh) 一种柔性电路板元件与接地钢片连接装置与方法
US20080149374A1 (en) Laminated multi-layer circuit board
JP5181724B2 (ja) Ｉｃカード及びその製造方法
CN102970819B (zh) 多层板
CN209449029U (zh) 多层基板以及多层基板向电路基板的安装构造
JP6092674B2 (ja) 構造体、無線通信装置および構造体の製造方法
JP2016131246A5 (zh)
JP5741975B2 (ja) 樹脂多層基板
US20170034911A1 (en) Resin multilayer substrate and method of manufacturing the same
CN105097757A (zh) 芯片封装基板、芯片封装结构及制作方法
CN106455305A (zh) 一种挠性区带补强的刚挠结合板及其制备方法
JP2008004631A (ja) フレキシブルプリント配線板の基板母材およびフレキシブルプリント配線板の製造方法
JP6100617B2 (ja) 多層配線基板およびプローブカード用基板
CN208227405U (zh) 树脂基板及部件安装树脂基板
JP2004241526A (ja) 配線基板
JP3670338B2 (ja) 回路基板検査用アダプター装置
JP2012230954A (ja) プリント配線板及びプリント配線板の製造方法
US20190053386A1 (en) Resin multilayer substrate manufacturing method
JP5221682B2 (ja) プリント回路基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090923

Termination date: 20170405

CF01 Termination of patent right due to non-payment of annual fee