JPWO2013118455A1 - 抵抗形成基板とその製造方法 - Google Patents

抵抗形成基板とその製造方法 Download PDF

Info

Publication number
JPWO2013118455A1
JPWO2013118455A1 JP2013535182A JP2013535182A JPWO2013118455A1 JP WO2013118455 A1 JPWO2013118455 A1 JP WO2013118455A1 JP 2013535182 A JP2013535182 A JP 2013535182A JP 2013535182 A JP2013535182 A JP 2013535182A JP WO2013118455 A1 JPWO2013118455 A1 JP WO2013118455A1
Authority
JP
Japan
Prior art keywords
thin film
melting point
resistance layer
resistance
hole conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013535182A
Other languages
English (en)
Inventor
菅谷 康博
康博 菅谷
石富 裕之
裕之 石富
中村 禎志
禎志 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013535182A priority Critical patent/JPWO2013118455A1/ja
Publication of JPWO2013118455A1 publication Critical patent/JPWO2013118455A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0272Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

抵抗形成基板は、第1の絶縁層と、第1の絶縁層の第1面に形成された第1の配線と、第1の絶縁層の第2面に形成された薄膜抵抗層と、第1のビアホール導体と、を有する。第1のビアホール導体は、第1の絶縁層を貫通し、第1の配線と薄膜抵抗層に電気的に接続されている。薄膜抵抗層の主成分はニッケルである。第1のビアホール導体は、低融点金属と高融点金属とを有する金属部分と、ペースト樹脂部とを、有している。低融点金属は、錫とビスマスとを含み、融点が300度以下である。高融点金属は、銅または銀の少なくとも一つを含み、融点が900度以上である。第1のビアホール導体は、ペースト樹脂部と、金属部分との両方で、薄膜抵抗層と接している。

Description

本発明は、各種電子機器に用いられる配線基板の一種である抵抗形成基板とその製造方法に関する。
絶縁層の間に薄膜の抵抗体を配したプリント配線基板が知られている。図18は、従来の抵抗形成基板の断面模式図である。絶縁部900の上に抵抗体910が形成されている。抵抗体910の上に絶縁部920が形成されている。絶縁部920の上に絶縁部930が形成されている。絶縁部930の上に配線940が形成されている。配線940と抵抗体910は、導通部950で接続されている。上記のようにして、抵抗形成基板が構成されている。なお、この発明に関連する先行技術文献としては、例えば、特許文献1が知られている。
特開2009−135196号公報
本発明の抵抗形成基板は、第1の絶縁層と、第1の絶縁層の第1面に形成された第1の配線と、第1の絶縁層の第2面に形成された薄膜抵抗層と、第1のビアホール導体と、を有する。第1のビアホール導体は、第1の絶縁層を貫通し、第1の配線と薄膜抵抗層に電気的に接続されている。薄膜抵抗層の主成分はニッケルである。第1のビアホール導体は、低融点金属と高融点金属とを有する金属部分と、ペースト樹脂部とを、有している。低融点金属は、錫とビスマスとを含み、融点が300度以下である。高融点金属は、銅または銀の少なくとも一つを含み、融点が900度以上である。第1のビアホール導体は、ペースト樹脂部と、金属部分との両方で、薄膜抵抗層と接している。
図1は、本発明の実施の形態における抵抗形成基板の断面模式図である。 図2は、本発明の実施の形態における抵抗形成基板の薄膜抵抗層とビアホール導体との接続部分を説明する断面模式図である。 図3は、本発明の実施の形態における抵抗形成基板のビアホール導体と薄膜抵抗層との接続部分を説明する断面模式図である。 図4は、本発明の実施の形態における抵抗形成基板の薄膜抵抗層とビアホール導体との接続部分を説明する他の断面模式図である。 図5は、本発明の実施の形態における抵抗形成基板のビアホール導体と薄膜抵抗層との接続部分を説明する他の断面模式図である。 図6Aは、本発明の実施の形態における抵抗形成基板の製造方法を示す断面図である。 図6Bは、本発明の実施の形態における抵抗形成基板の製造方法を示す断面図である。 図6Cは、本発明の実施の形態における抵抗形成基板の製造方法を示す断面図である。 図6Dは、本発明の実施の形態における抵抗形成基板の製造方法を示す断面図である。 図7Aは、本発明の実施の形態における抵抗形成基板の製造方法を示す断面図である。 図7Bは、本発明の実施の形態における抵抗形成基板の製造方法を示す断面図である。 図7Cは、本発明の実施の形態における抵抗形成基板の製造方法を示す断面図である。 図8Aは、本発明の実施の形態における抵抗形成基板の製造方法を示す断面図である。 図8Bは、本発明の実施の形態における抵抗形成基板の製造方法を示す断面図である。 図8Cは、本発明の実施の形態における抵抗形成基板の製造方法を示す断面図である。 図9Aは、本発明の実施の形態におけるビルドアップ部を有する抵抗形成基板の製造方法を示す断面図である。 図9Bは、本発明の実施の形態におけるビルドアップ部を有する抵抗形成基板の製造方法を示す断面図である。 図9Cは、本発明の実施の形態におけるビルドアップ部を有する抵抗形成基板の製造方法を示す断面図である。 図10Aは、本発明の実施の形態におけるビルドアップ部を有する抵抗形成基板の製造方法を示す断面図である。 図10Bは、本発明の実施の形態におけるビルドアップ部を有する抵抗形成基板の製造方法を示す断面図である。 図11Aは、本発明の実施の形態におけるビルドアップ部を有する抵抗形成基板の製造方法を示す断面図である。 図11Bは、本発明の実施の形態におけるビルドアップ部を有する抵抗形成基板の製造方法を示す断面図である。 図12Aは、本発明の実施の形態における突出部の効果を説明する断面模式図である。 図12Bは、本発明の実施の形態における突出部の効果を説明する断面模式図である。 図13Aは、本発明の実施の形態におけるビアホール導体の高融点金属と薄膜抵抗層との接触部の電子顕微鏡写真を示す図である。 図13Bは、図13Aのマッピング図である。 図13Cは、図13Aの模式図である。 図14Aは、本発明の実施の形態におけるビアホール導体の低融点金属と薄膜抵抗層との接触部の電子顕微鏡写真を示す図である。 図14Bは、図14Aのマッピング図である。 図14Cは、図14Aの模式図である。 図14Dは、本発明の実施の形態におけるビアホール導体の低融点金属と薄膜抵抗層との接触部の模式図である。 図15Aは、本発明の実施の形態におけるビアホール導体の低融点金属と薄膜抵抗層との接触部の電子顕微鏡写真を示す図である。 図15Bは、図15Aの模式図である。 図15Cは、本発明の実施の形態におけるビアホール導体の低融点金属と薄膜抵抗層との接触部の電子顕微鏡写真を示す図である。 図15Dは、図15Cの模式図である。 図16は、本発明の実施の形態におけるビアホール導体を示す断面模式図である。 図17は、本発明の実施の形態における銅パッドが形成された場合のビアホール導体を示す断面模式図である。 図18は、従来の抵抗形成基板の断面模式図である。
図1は、本発明の実施の形態における抵抗形成基板の断面模式図である。抵抗形成基板110は、第1の絶縁層120a(絶縁層120)と、第1の絶縁層120aの第1面に形成された第1の配線140a(配線140)と、第1の絶縁層120aの第2面に形成された薄膜抵抗層150と、第1のビアホール導体130b(ビアホール導体130)と、を有する。第1のビアホール導体130bは、第1の絶縁層120aを貫通し、第1の配線140aと薄膜抵抗層150に電気的に接続されている。第1のビアホール導体130bは、配線140と薄膜抵抗層150に、直接、接している。薄膜抵抗層150の主成分はニッケルである。第2の配線140b(配線140)は、薄膜抵抗層150の上部に形成されている。配線140は銅で形成されている。なお、「第1面、あるいは第2面に形成された」とは、面の上に形成されていても、面の内側に形成されていてもどちらでも良い。
また、第1の絶縁層の120aの上に第2の絶縁層120b(120)が形成されていてもよい。第1の絶縁層の120aの下に第3の絶縁層120c(120)が形成されていてもよい。さらに、第2の絶縁層120bや第3の絶縁層120cに、配線140や薄膜抵抗層150が形成されていてもよい。そして、配線140や薄膜抵抗層150が、ビアホール導体130により接続されていてもよい。
絶縁層120としては、プリプレグの硬化物が用いられる。例えば、エポキシ樹脂をガラス繊維に含浸させることによりプリプレグが形成される。絶縁層120の厚みは、5μm以上、更には10μm以上、更には15μm以上が望ましい。厚み5μm未満のプリプレグの場合、電気絶縁性が不十分な場合がある。また、ガラス繊維等の芯材の代わりに、半田耐熱性を有する耐熱性樹脂フィルム(例えば、ポリイミドフィルム)を用い、耐熱性樹脂フィルムの少なくとも一面に接着層として樹脂層が形成されているプリプレグを用いても良い。
絶縁層120として、芯材にポリイミドフィルムを用いた絶縁層を用いることにより、抵抗形成基板をさらに薄くできる。
また配線140の厚みは5μm以上、更には10μm以上が望ましい。配線140の厚みが5μm未満の場合、抵抗値が増加する場合がある。また配線140の厚みは、200μm以下、更には100μm以下とすることが望ましい。配線140の厚みが200μmを超えた場合、抵抗形成基板の小型化、高密度化に影響を与える場合がある。
またビアホール導体130の直径は、30μm以上、300μm以下が望ましい。30μm未満のビアホール導体130ではビア抵抗が増加し、ビア接続の信頼性が不十分な場合がある。またビアホール導体130の直径が300μmを超えた場合、抵抗形成基板の小型化、高密度化が困難になる。
また薄膜抵抗層150の厚みは10μm以下、更には5μm以下が望ましい。薄膜抵抗層150の厚みが5μmを超えると、薄膜抵抗層150が高価になり、また薄膜抵抗層150と周辺部分との段差が大きくなる。
矢印170は、電流を示している。矢印170に示すように、電流は、一方のビアホール導体130から薄膜抵抗層150を介して、他のビアホール導体130へ流れる。電流は矢印172に示すように流れる場合もある。また、薄膜抵抗層150は、配線140bを構成する銅箔の表面に面接触していることが望ましい。薄膜抵抗層150が、配線140bの表面に面接触することにより、薄膜抵抗層150と、配線140bとの接続が安定になる。また薄膜抵抗層150を、配線140bを構成する銅箔の表面に予め形成しておくのが好ましい。薄膜抵抗層150が表面に予め形成された銅箔を用いることにより、不要部分となる薄膜抵抗層150を銅箔と共に除去したり、銅箔を残した状態で薄膜抵抗層150の一部を除去したり、薄膜抵抗層150を残した状態で銅箔の一部を除去できる。
図2は、抵抗形成基板110の薄膜抵抗層150とビアホール導体130との接続部分を説明する断面模式図である。図2は、例えば図1の点線160で囲った部分に相当する。
ビアホール導体130は、ペースト樹脂部220と金属部分230を有している。金属部分230は、低融点金属200と高融点金属210を有している。第1のビアホール導体130は、ペースト樹脂部220と、金属部分230との両方で、薄膜抵抗層150と接している。
低融点金属200は、例えば融点300度以下の、スズとビスマスを有する半田等の低融点金属粉の溶融物、あるいは半田と銅粉とが合金化してなる錫銅系合金、あるいは半田と銀粉とが合金化した錫系合金等、あるいはこれらの合金や金属間間化合物等である。高融点金属210は、例えば融点900度以上の、銅または銀の少なくとも一つからなる高融点金属粉、あるいはこれらの凝集体、あるいはこれらの面接触部を介して一体化した塊等である。
またペースト樹脂部220は、導電ペースト300(図12A参照)に含まれる樹脂成分等の硬化物等である。ペースト樹脂部220は、導電ペースト300中の樹脂成分が、一種のレジストとしてビアホール導体130の内部に残ったものである。一部のペースト樹脂部220が薄膜抵抗層150の表面に接した状態で、ビアホール導体130の内部に、点状(あるいは網目状、あるいはメッシュ状、あるいはランダムな状態)で残っている。この残ったペースト樹脂部220は、後述する図3や図5等で示すように、界面領域における応力集中を緩和している。
ビアホール導体130は、ペースト樹脂部220と低融点金属200と高融点金属210を有している。そして低融点金属200と高融点金属210とが、金属部分230を形成している。
薄膜抵抗層150とビアホール導体130との接触部は、抵抗−金属接触部180と、抵抗−樹脂接触部190とを有している。
抵抗−金属接触部180は、薄膜抵抗層150と、低融点金属200や高融点金属210からなる金属部分230との接触部(すなわち、抵抗と金属の接触部)である。
抵抗−樹脂接触部190は、薄膜抵抗層150と、ペースト樹脂部220との接触部(すなわち、抵抗と樹脂の接触部)である。
抵抗形成基板110は、抵抗−金属接触部180と、抵抗−樹脂接触部190とを有していることで優れた信頼性が得られる。
図2の矢印170aに示すように、ビアホール導体130から複数の抵抗−金属接触部180を介して薄膜抵抗層150へ電流が流れる。また矢印170bに示すように、薄膜抵抗層150から複数の抵抗−樹脂接触部190を介してビアホール導体130へ電流が流れる。一つのビアホール導体130と、一つの薄膜抵抗層150との接続部分は1箇所であっても、図2に示すように、複数の小さく、細かな抵抗−金属接触部180を介して導通することになり、接続部分の信頼性が高まる。
ビアホール導体130の低融点金属200の中に、低抵抗の高融点金属210を設けることで、ビアホール導体130のビア抵抗を低減できる。例えば、スズ(Sn)−ビスマス(Bi)合金、あるいはスズ−ビスマス半田と、銅粉の一部とが合金化してなるスズ(Sn)−銅(Cu)合金、あるいはスズ−ビスマス半田と、銀粉の一部とが合金化したスズ(Sn)−銀(Ag)合金、あるいはこれら合金や金属間化合物等から構成される融点300度以下の低融点金属200は、比較的抵抗値が高い。そのため低融点金属200の中に、抵抗値が非常に低い高融点金属210(例えば、銀粉や銅粉、あるいはスズ−ビスマス半田と合金化することなく残った銀粉や銅粉の一部など)を設けることにより、ビア抵抗は低減する。
なお図2において、高融点金属210と薄膜抵抗層150とは互いに接するようには図示していないが、高融点金属210と薄膜抵抗層150とが互いに接していても良い。
また図2において、ペースト樹脂部220は、ビアホール導体130の中に点在していることが好ましい。ペースト樹脂部220が、ビアホール導体130の中に点在している場合、低融点金属200と高融点金属210との熱膨張係数の差によって発生する応力を緩和できる。これは低融点金属200や高融点金属210に比べて、ペースト樹脂部220の弾性率や物理的強度が小さいためである。
また、図2において、ペースト樹脂部220を、ビアホール導体130の外縁に点在させても良い。ペースト樹脂部220を、ビアホール導体130の外縁に点在させることで、ビアホール導体130と、ビアホール導体130を囲う絶縁層120との密着強度を高められる(あるいはアンカー効果を発現できる)。
また、ペースト樹脂部220を、ビアホール導体130と薄膜抵抗層150との接続部分(あるいは界面部分)に点在させることが好ましい。ペースト樹脂部220を、ビアホール導体130と薄膜抵抗層150との接続部分、あるいは界面部分に点在させることで、ビアホール導体130を構成する低融点金属200や高融点金属210からなる金属部分230の熱膨張係数や、薄膜抵抗層150の熱膨張係数、あるいは薄膜抵抗層150に密着してなる絶縁層120の熱膨張係数等によって、発生する応力を緩和できる。
なお、図2において、二つのビアホール導体130の間は波線で区切っている。これは、二つのビアホール導体130の間に他のビアホール(図示していない)等を設けても良いことを示している。このように複数のビアホール導体130同士は、互いに隣接する必要は無い。隣接しないビアホール導体130と、薄膜抵抗層150とを電気的に接続しても良い。隣接しないビアホール導体130と薄膜抵抗層150とを接続する場合、接続したくないビアホール導体130に面する薄膜抵抗層150を、エッチング等で除去しても良い。
以上のように、本実施の形態におけるビアホール導体130は、薄膜抵抗層150との間で優れた接続性を有している。そしてこの優れた接続安定性によって、抵抗形成基板110に内蔵された薄膜抵抗層のビアホール導体130との接続部分の信頼性を高くできる。
なお薄膜抵抗層150と接続するビアホール導体130は、図2に示すように、ペースト樹脂部220と低融点金属200と高融点金属210とを有している。しかしながら、薄膜抵抗層150に接続されないビアホール導体に関しては、必ずしも、ペースト樹脂部220や低融点金属200や高融点金属210を有していなくてもよい。薄膜抵抗層150に接続されないビアホール導体は、高融点金属210(銅粉)とペースト樹脂部220のみで構成された導電性ビアペーストあるいは、スルーホールメッキ等でもよい。
また、薄膜抵抗層150と、ビアホール導体130の中に含まれるペースト樹脂部220とは、直接接触することが望ましい。さらには、薄膜抵抗層150と、ビアホール導体130に含まれる金属部分230とが、直接、面接触していることが望ましい。また、薄膜抵抗層150と、ビアホール導体130に含まれる低融点金属200とが、互いに面接触していることが望ましい。また面接触部を介して、薄膜抵抗層150と、ビアホール導体130中に含まれるペースト樹脂部220とが接触していても良い。
次に図3を参照しながら、抵抗形成基板110における、ビアホール導体130と薄膜抵抗層150との接続部分の構造について説明する。
図3は、本発明の実施の形態における抵抗形成基板のビアホール導体と薄膜抵抗層との接続部分を説明する断面模式図である。図3は、例えば前述の図1の点線160で示した部分を模式的に示している。
ビアホール導体130と薄膜抵抗層150との接続部分である、抵抗−ビアホール導体接触部240は、抵抗−金属接触部180と抵抗−樹脂接触部190とを有している。抵抗−金属接触部180の中に、抵抗−樹脂接触部190が点在している。これにより、ビアホール導体130と薄膜抵抗層150との接触面積(あるいは接続面積)を増加できる。
また、抵抗−ビアホール導体接触部240の中に抵抗−樹脂接触部190を点在させることにより、ビアホール導体130を構成する低融点金属200や高融点金属210からなる金属部分230の熱膨張係数や、薄膜抵抗層150の熱膨張係数、あるいは薄膜抵抗層150に密着してなる絶縁層120の熱膨張係数等によって、発生する応力を緩和できる。
矢印170に示すように、一つのビアホール導体130から薄膜抵抗層150を介して、他のビアホール導体130に電流が流れる。
抵抗−ビアホール導体接触部240において、複数の抵抗−金属接触部180を介して、電気的導通が得られるので、電気的接続が安定する。
次に、抵抗−ビアホール導体接触部240において、薄膜抵抗層150と、金属部分230の一部とが、互いに拡散する場合について図4を参照しながら説明する。
図4は、本発明の実施の形態における抵抗形成基板の薄膜抵抗層とビアホール導体との接続部分を説明する他の断面模式図である。図4は、例えば図1の点線160で囲った部分に相当する。図2と図4の違いは、界面部分に拡散部260が形成されていることである。
抵抗−ビアホール導体接触部240において、薄膜抵抗層150と、金属部分230との接触部分は、拡散部260(あるいは拡散領域、拡散層)を有している。言いかえれば、拡散部260と、抵抗−樹脂接触部190が、抵抗−ビアホール導体接触部240を形成している。ビアホール導体130の金属部分230と、薄膜抵抗層150とが、拡散部260を介して、電気的に、更には物理的に接続され、一体化することで抵抗形成基板の信頼性が高まる。
ビアホール導体130は、ペースト樹脂部220と低融点金属200と高融点金属210を有している。
低融点金属200は、融点300度以下の低融点金属材料(融点300度以下のスズ、ビスマス、半田等の低融点金属粉の溶融物、あるいはスズ、ビスマス、半田と、銅や銀との合金等)からなる。高融点金属210は、融点900度以上の高融点金属材料(銀や銅からなる高融点金属粉、あるいはこれらの凝集体、あるいはスズ、ビスマス、半田と、合金を形成することなく残った銀粉や銅粉の一部等)からなる。
金属部分230に接している薄膜抵抗層150は、低融点金属200の中に、拡散部260として拡散されている。
ペースト樹脂部220に接している薄膜抵抗層150は、そのまま拡散することなく残っている。これはペースト樹脂部220が薄膜抵抗層150の低融点金属200への拡散を阻害しているためである。
なお、薄膜抵抗層150の側面(特に、低融点金属200と接する側面)が、エッチング(更にはサイドエッチング)されていてもよい。ペースト樹脂部220に接した薄膜抵抗層150の側面がサイドエッチングされ、狭まることで、拡散部260が広がる。ただし、薄膜抵抗層150にペースト樹脂部220が接しているので、薄膜抵抗層150がすべて消滅することはない。
また、拡散部260を形成することで、金属部分230(あるいは低融点金属200)の、物理的強度が拡散前に比べて変化している場合がある。このような場合、拡散部260に接するように(更には薄膜抵抗層150のサイドエッチングされた部分に)ペースト樹脂部220を残しておくことが好ましい。このようにサイドエッチングされた部分に、ペースト樹脂部220を残しておくことで、サイドエッチング部分における各種部材の熱膨張係数差による応力を低減できる。
なおここで拡散部260は、金属元素等の一方向の拡散であっても、双方向の拡散であっても良い。拡散の有無は、評価用サンプルの断面を電子顕微鏡やXMA(元素分析装置)によって分析すれば確認できる。また拡散の程度が進めば、金属部分230と薄膜抵抗層150の一方(例えば膜厚の薄い方)の厚みが低下したり、ピンホール等の欠落部が生じ、更には消失する場合(一方の金属部分が消失してしまう場合)も考えられる。これらの場合、拡散部260を介して、金属部分230と薄膜抵抗層150とが、電気的に、更には物理的に接続されていることが好ましい。
図4に示す抵抗形成基板の作用効果は、前述の図2と共通しているため、説明は省略する。ビアホール導体130と、薄膜抵抗層150とは、薄膜抵抗層150を構成する元素(例えば、NiやP等)の一部が拡散した拡散部260を形成することが好ましい。更に薄膜抵抗層150を構成する元素(例えば、NiやP等)の一部が低融点金属200の中に拡散した拡散部260を形成することが好ましい。このように、薄膜抵抗層150を構成する元素(例えば、NiやP等)の一部がビアホール導体130側に拡散した拡散部260を形成することで、薄膜抵抗層150とビアホール導体130との接続信頼性が高められる。
このように、これら界面部分あるいは接触部付近に形成された拡散部260を介して、薄膜抵抗層150と、ビアホール導体130中に含まれるペースト樹脂部220とが電気的に接続していることが好ましい。
薄膜抵抗層150と、ビアホール導体130に含まれる金属部分230や低融点金属200とが互いに面接触し、拡散部260を形成することで、後述の図14Aに示すように、電子顕微鏡等を用いた断面観察において、薄膜抵抗層150の一部が消失したように観察されても良い。図14Aにおいては、薄膜抵抗層150の一部が消失したように観察され、元々存在していた薄膜抵抗層150を構成する元素が、拡散部260としてビアホール導体130中に存在している。薄膜抵抗層150の一部が消失したように観察された場合であっても、ビアホール導体130側に拡散してなる拡散部260を形成することで、薄膜抵抗層150とビアホール導体130との接続信頼性が高められる。
また拡散部260は、Sn−Bi系の半田粉の溶融部に発生しても良いし、Sn−Bi系半田と銅粉あるいは銀粉との合金部分(例えば、Sn−Cu合金部分、Sn−Ag合金部分等)に形成されていても良い。これは、これら半田や合金部分の融点が300℃以下であり、薄膜抵抗層150を構成する元素の一部を熔解、あるいは拡散させやすいためである。
なお、図4に示すように薄膜抵抗層150の一部が消失したように観察された場合であっても、図2に示すように薄膜抵抗層150が残存するように観察された場合であっても、優れた接続信頼性が得られる。これは薄膜抵抗層150の一部の消失の有無は、拡散部260の形成に付随する現象の一つに過ぎないためである。なお消失の有無は、拡散速度等の影響を受けるため、薄膜抵抗層150の厚みや組成、あるいは加熱条件等の影響を受ける。拡散部260の形成の有無は、電子顕微鏡装置に付属した元素分析装置(XMA等)を用いることで確認できる。
単に低融点金属200と高融点金属210とが存在するだけでなく、高融点金属210の一部と、低融点金属200とが、互いに合金化されてなる合金部(合金部には金属間化合物も含まれる)が形成されることが好ましい。そして、合金部の一部が低融点金属200の一部を構成し、合金部の中に、薄膜抵抗層150を構成する元素の一部が熔解、あるいは拡散し、拡散部260が形成されていることが好ましい。
図5は、本発明の実施の形態における抵抗形成基板のビアホール導体と薄膜抵抗層との接続部分を説明する他の断面模式図である。図5は、例えば図1の点線160で示した部分に相当する。
図5と図3との違いは、拡散部260を形成していることである。ビアホール導体130と、薄膜抵抗層150との接触部分は、当初図3に示すような状態である。薄膜抵抗層150の一部がビアホール導体130の中に拡散・消失し、拡散部260が形成されると、図5の状態となる。図3の状態(薄膜抵抗層150が残っている)であっても、図5の状態(薄膜抵抗層150が、ビアホール導体130の中に拡散し消失し、している状態)であっても、本実施の形態の作用効果を奏する。
図5に示すように、抵抗−ビアホール導体接触部240は、ビアホール導体130と薄膜抵抗層150との接続部分であり、拡散部260と抵抗−樹脂接触部190とを有している。拡散部260の中に抵抗−樹脂接触部190を点在させることで、ビアホール導体130と薄膜抵抗層150との接触面積が増加する。なお図4に示したサイドエッチング部分は、図5では図示していない。
以上のように、拡散部260を形成することで、ビアホール導体130は、薄膜抵抗層150との接続が、更に安定する。この結果、薄膜抵抗層150のビアホール導体130との接続部分の抵抗値は、殆ど経時変化しない。
なお、薄膜抵抗層150は、ニッケルを主成分とすることが好ましい。また、ニッケルの含有率は60wt%以上、さらには80wt%以上とすることが望ましい。ニッケルの含有率が60wt%未満の場合、図4、図5等で示した構造が得られない場合がある。ニッケルは抵抗値が高く、酸化されにくい。またTCR(抵抗値の温度変化)も低い。また薄膜抵抗層150として、ニッケルにクロム(Cr)を加えることで、更に抵抗値の調整、あるいはTCRの調整が可能となる。またメッキで薄膜抵抗層150を形成する場合、ニッケルにリン(P)を加える(即ち、Ni−P系のメッキ膜とする)ことが好ましい。リンを加えることで、メッキ膜の成膜が安定する。1%〜20%程度の濃度、特に好ましくは、10%の濃度のリンが用いられる。またメッキ膜からなる薄膜抵抗層150を用いることで、強度が強まり、特性、信頼性が安定する。
本実施の形態では、ビアホール導体130と、薄膜抵抗層150とは、ペースト樹脂部220と金属部分230との両方で接している。なお、ビアホール導体130が、ペースト樹脂部220と金属部分230との両方で接しているという意味は、図2や図3の構成に加えて、図4、図5の構成も含まれる。図4、図5のように薄膜抵抗層150に拡散部260が形成され、薄膜抵抗層150に部分的に開口部が形成された場合であっても、ビアホール導体130と、薄膜抵抗層150とは、ペースト樹脂部220と金属部分230との両方で接している。
また薄膜抵抗層150は、配線140を構成する銅箔320の表面に、真空を用いた形成方法、あるいはメッキを用いた形成方法等で、予め形成されていてもよい。
また薄膜抵抗層150がパターニングされてなる抵抗パターン340と、配線140からなる配線140のパターンとは、互いに一部が重なるパターン形状、あるいは互いに異なるパターン形状でもよい。
次に、図1〜図5で説明した抵抗形成基板の製造方法の一例を図面を用いて説明する。
図6A〜図8Cは、本発明の実施の形態における抵抗形成基板の製造方法を示す断面図である。
図6Aに示すように、プリプレグ270の少なくとも一面に、保護フィルム280を貼り付ける。この時、プリプレグ270が有する粘着力(あるいはタック力)を用いて、貼り付けることが好ましい。
なおプリプレグ270の厚みは5μm以上、更には10μm以上、15μm以上が望ましい。プリプレグ270の厚みが5μm未満の場合、プリプレグ270が高価となり、絶縁性に影響を与える場合がある。
保護フィルム280としては、厚み5μm以上、300μm以下のPETフィルムを用いることが好ましい。PETフィルムの厚みを調整することで、図6Dに示す導電ペースト300の突出部310の突出高さ(h)を調整できる。
次に、図6Bに示すように、保護フィルム280が、貼り付けられたプリプレグ270に、貫通孔290を形成する。貫通孔290の形成方法としては、高速回転する回転ドリルなどによる機械的な孔形成方法を用いても良いが、レーザー光線の照射等により非接触で形成することが好ましい。また貫通孔290は、保護フィルム280と、プリプレグ270の両方を貫通するように形成する。
次に図6Cに示すように、貫通孔290に導電ペースト300を充填する。導電ペースト300の充填方法としては、スクリーン印刷機を用いることが好ましい。
その後、図6Dに示すように、保護フィルム280を剥離することで、導電ペースト300の突出部310を形成する。なお導電ペースト300のプリプレグ270からの突出高さ(h)は、保護フィルム280の厚みを増減することで調整できる。
なお貫通孔290の直径は30μm以上、300μm以下とすることが有用である。貫通孔290の直径が30μm未満の場合、導電ペースト300の充填性に影響を与える場合がある。また貫通孔290の直径が300μmを超えた場合、導電ペースト300の掻き取り時に、メニスカスが発生し、突出部310の厚みがばらつく場合がある。なおここでメニスカスとは、例えば、直径300μmを超えた大きな貫通孔290の場合、貫通孔の中央部(あるいは中心部)では導電ペースト300が大きく掻き取られ、貫通孔290の周囲(あるいは保護フィルム280に隣接した部分)では導電ペーストが掻き取られずに残ってしまうことである。
7Aに示すように、導電ペースト300からなる突出部310が形成されたプリプレグ270に銅箔320を配置し、矢印500に示すように、加圧し、圧縮し、積層する。なお加圧、圧縮、積層の際には、プレス装置(真空プレス装置、更には真空加熱加圧プレス装置)を用いることが好ましい。なお図7Aにおいて、加圧用や加温用の金型等は図示していない。
そして積層した状態で、更に加熱することで、導電ペースト300と銅箔320を接続する。更にプリプレグ270を熱硬化させ、絶縁層120とする。こうして、図7Bに示すようにビアホール導体130を形成する。ビアホール導体130は、図2に示すようにペースト樹脂部220と低融点金属200と高融点金属210を有している。
図7Bの状態とした後、絶縁層120の一面以上に固定された銅箔320をパターニングし、配線140とし、図7Cに示す状態とする。
図8Aに示すように、導電ペースト300からなる突出部310が形成されたプリプレグ270の少なくとも一面に、複合箔330の薄膜抵抗層150側が導電ペースト300側になるように配置し、矢印510に示すように、加圧し、圧縮し、積層する。
複合箔330としては、銅箔320の一面以上にメッキや真空蒸着、あるいはスパッタ、MOCVD等、あるいはメッキ(湿式メッキ、電気メッキを含む)で形成した薄膜抵抗層150を予め形成したものを用いることが好ましい。
なお銅箔320の厚みは、5μm以上が望ましい。銅箔の厚みが5μm未満の場合、薄膜抵抗層150を設けた後であっても、強度不足で取り扱いにくい場合がある。
また薄膜抵抗層150の厚みは、0.01μm以上、10μm以下(さらには0.05μm以上、5μm以下)が望ましい。厚みが0.01μm未満の場合、薄膜抵抗層150が単体の場合、薄膜抵抗層150自体の強度が低下し、抵抗形成基板110としての抵抗値が変化する可能性がある。なお薄膜抵抗層150が、複合状態の場合は、薄膜抵抗層150の厚みを、単体の場合に比べて薄くできる。これは、薄膜抵抗層150の裏面に、バックアップとしての銅箔320が存在するためである。ここで単体の場合とは、複合箔330において銅箔320が無い状態であり、複合状態の場合とは、複合箔330において銅箔320と薄膜抵抗層150の両方が存在する場合である。
なお図8Aに示すように、導電ペースト300からなる突出部310が形成されたプリプレグ270の他の一面には、図7Cで作製した配線基板を配置する。そして、矢印510に示すように、加圧し、圧縮し、積層する。なお、薄膜抵抗層150が形成されていない配線基板として、例えば、スルーホールメッキ等を有した多層基板、あるいはビルドアップ基板等を用いてもよい。
導電ペースト300は、突出部310の高さ分だけ強く複合箔330の一面に形成された薄膜抵抗層150に加圧され、密着する。更に加圧状態を保ったままで、加熱することで、導電ペースト300をビアホール導体130とする。またこの加熱によって、プリプレグ270を熱硬化させ、絶縁層120とすることで、薄膜抵抗層150と絶縁層120との付着強度を高める。こうして図8Bの状態とする。
その後、銅箔320や薄膜抵抗層150をパターニングする。パターニングの際には、感光性レジストやエッチング液を用いることが好ましい。また最初に複合箔330自体をパターニング(すなわち、銅箔320をエッチングし、そのまま銅箔320の下地となる薄膜抵抗層150も同じ形状にパターニング)してもよい。その後、更にパターニングされた複合箔330における不要部となる銅箔320を部分的にエッチング除去することで、図8Cの状態とする。図8Cにおいて、銅箔320と薄膜抵抗層150とは、異なるパターン形状に形成されている。
こうして図8Cに示す抵抗形成基板110が形成される。抵抗形成基板110の表面には、銅箔320がパターニングされた配線140や、薄膜抵抗層150がパターニングされた抵抗パターン340が形成されている。なお図8Cに示す抵抗形成基板110の上に、更にプリプレグ270や導電ペースト300等を積層してもよい。このように、図8Cに示した抵抗形成基板110に、図6A〜図8Aで説明した工程を行うことで、更に多層化できる。
また図7Aにおける銅箔320、あるいは図8Aにおける銅箔320の代わりに、複合箔330を用いてもよい。複数枚の複合箔330を、一つの抵抗形成基板110の製造に用いることで、複数の薄膜抵抗層150を形成することができる。また一つのビアホール導体130の両面(すなわち上面と下面)に、薄膜抵抗層150を設けてもよい。
なお図8Aにおいても、加圧、圧縮、積層の際には、プレス装置(真空プレス装置、更には真空加熱加圧プレス装置)を用いてもよい。なお図8Aにおいて、加圧用や加温用の金型等は図示していない。
次に、図9A〜図11Bを用いて、抵抗形成基板110の他の一形態について説明する。
図9A〜図11Bは、本発明の実施の形態におけるビルドアップ部を有する抵抗形成基板の製造方法を示す断面図である。
図9Aに示すように、コア部350は、少なくとも2層以上の配線140と、ビアホール導体130と、絶縁層120とを有する。コア部350を構成するビアホール導体130aとしては、メッキビアを用いても良く、導電ペーストからなるビアとしても良い。導電ペーストからなるビアは、図9Bに示す積層時の積層圧力によって、破壊されにくい。
図9Bは、コア部350の上に、ビルドアップ部を積層する様子を示す断面図である。図9Bにおいて、ビルドアップ部360は、プリプレグ270と、プリプレグ270に形成された貫通孔に、突出部310を有するように充填された導電ペースト300と、複合箔330とを有している。また複合箔の導電ペースト300側を、複合箔330の薄膜抵抗層150としている。
そして図9Bに示すように、矢印520に示すように加圧し、加熱する。そして、後述の図12A、図12Bに示すように、導電ペースト300に含まれている、低融点金属粉390と高融点金属粉400と薄膜抵抗層150とを互いに面接触させる。低融点金属粉390としては、スズやビスマスを含む半田粉を用いている。高融点金属粉400としては、銀粉、銅粉、あるいはこれらを含む合金粉を用いている。
この加圧工程に続く加熱工程で、導電ペースト300を、低融点金属粉390の融点温度以上の温度に加熱する。この加熱によって薄膜抵抗層150の表面を、溶融した低融点金属粉390で接触させることができ、図2〜図5に示す状態となる。こうして図9Cの状態とする。図9Cにおいて、導電ペースト300は、加熱、溶解し、ビアホール導体130bとなる。
複合箔330は、所定のパターンにエッチングされる。その後、図10Aに示すように、パターニングされた複合箔330の表面にレジスト370を所定のパターンに形成する。その後、レジスト370をマスクとして、複合箔330から、銅箔320を部分的に除去する。その後、レジスト370を除去する。このようにして図10Bに示す形状とする。
図10Bにおいて、ビアホール導体130bは、複合箔330の抵抗パターン340(薄膜抵抗層150)と接している。ビアホール導体130cは、複合箔330から銅箔320が除去された抵抗パターン340(薄膜抵抗層150)と接している。
次に、図11Aに示すように、コア部450の上に、ビルドアップ部360を積層する。そして矢印530に示すように加圧し加熱することで、後述する図12Aに示すように、導電ペースト300に含まれている低融点金属粉390と、融点が900度以上の高融点金属粉400と、複合箔330の薄膜抵抗層150とを互いに面接触させる。低融点金属粉390としては、スズとビスマスを含む半田粉を用いることが好ましい。高融点金属粉400としては、銀粉、銅粉、あるいはこれらを含む合金粉を用いることが好ましい。この加圧・加熱工程で、導電ペースト300を、低融点金属粉390の融点温度以上の温度に加熱する。これにより、薄膜抵抗層150の表面と低融点金属粉390とを確実に接触させ、図2〜図5に示す状態とする。
以上のようにして、図11Bに示すような積層体(あるいは抵抗形成基板110)が作製される。このとき、加熱は、導電ペースト300の中に含まれている低融点金属粉390(例えば、Sn−Bi半田)の融点温度より高い温度で行う。例えば、加圧を加えながら、200度に加熱し、プレスをすることで、ビアホール導体130と薄膜抵抗層150とを直接、接続できる。更にビアホール導体130を構成する低融点金属200に、薄膜抵抗層150の一部を拡散させ、あるいは低融点金属200と薄膜抵抗層150を互いに拡散させることにより、安定したビア接続ができる。
このように、本実施の形態では、薄膜抵抗層150(あるいは抵抗パターン340)と、導電ペースト300からなるビアホール導体とを、直接、電気的に繋げられる。
なお、一般的にニッケルを主成分とし、リンが含有されたNiP(ニッケルリン)のような薄膜抵抗層150は、厚みが0.4μm前後と、極めて薄いため傷つきやすい。そのため、表層に露出した状態では、断線しやすい。そのため、図11Aに示すように、所定の導電ペースト300を充填したプリプレグ270による多層化とし、薄膜抵抗層150は基板の中に内蔵することが望ましい。
なお図11Bに示すように、薄膜抵抗層150の上下にビアホール導体130c、130dを形成してもよい。薄膜抵抗層150の上下を、共に低融点金属200(図2参照)を有するビアホール導体130c、130dで挟むことで、電気的接続信頼性や物理的強度が高まる。
このように、従来はCuパッドを介して抵抗を導通していたが、図11Bに示す構成によれば、Cuパッドがない薄膜抵抗層150を介して導通できるため、基板を設計する自由度が高まる。
なお、図11Aにおいて、プリプレグ270として、コンポジット材料(シリカフィラー等をエポキシ樹脂に含浸させたもの)や、フィルム基材(ポリイミドフィルム等)を用いても良い。
その後、銅箔320をパターニングし、図11Bに示す抵抗形成基板110とする。
次に、突出部310を設けることにより、ビアホール導体130と、薄膜抵抗層150との接続安定性が高まる様子について図12A〜図12Bを参照しながら説明する。
図12A〜図12Bは、本発明の実施の形態における突出部の効果を説明する断面模式図である。
図12Aは加圧積層する前の導電ペースト300の断面構造を示している。図12Bは加圧積層した後の導電ペースト300の断面構造を示している。
図12Aに示すように、突出部310を有するように、プリプレグ270に形成された貫通孔に充填された導電ペースト300を、矢印540に示すように複合箔330を介して加圧、圧縮する。なお導電ペースト300は、低融点金属粉390(例えば、スズとビスマスを有する半田粉)や、高融点金属粉400(例えば、銀粉、銅粉、あるいはこれらの合金粉等)、未硬化樹脂380(例えば、未硬化のエポキシ樹脂)を有している。
次に図12Bに示すように、導電ペースト300からなる突出部310を加圧し、押し潰す。これにより、導電ペースト300中に含まれている高融点金属粉400と低融点金属粉390が変形し、密着し、高密度化する。
この圧縮工程において、複数の高融点金属粉400同士が、互いに加圧され、変形し、面接触しても良い。また複数の低融点金属粉390同士が、互いに加圧され、変形し、面接触しても良い。また高融点金属粉400と低融点金属粉390とが、互いに加圧され、変形し、面接触しても良い。
またこの圧縮工程において、図12Bに示すように、薄膜抵抗層150と接触する低融点金属粉390が、更に変形するのが好ましい。すなわち、低融点金属粉390の一部が加圧され変形し、薄膜抵抗層150に面接触する状態が好ましい。この面接触によって、薄膜抵抗層150と低融点金属粉390との間の未硬化樹脂380を、面接触部の外に追い出すことができる。
図12Bに示すように、薄膜抵抗層150に隣接する低融点金属粉390が加圧によって変形し、薄膜抵抗層150の表面と面接触させた状態を保ったまま、導電ペースト300を、低融点金属粉390の融点以上に加熱し、溶融させる。こうして前述の図2〜図5の状態とする。
低融点金属粉390によって、ビアホール導体130中の低融点金属200が形成される。同様に高融点金属粉400によって、ビアホール導体130中の高融点金属210が形成される。また導電ペースト300中に含まれている未硬化樹脂380によって、ペースト樹脂部220が形成される。なおペースト樹脂部220や、低融点金属200は、図12A、図12Bに示す工程を経ることで、前述の図2〜図3に示すように、薄膜抵抗層150の表面に確実に接触する。
スズとビスマスを有する半田等からなる低融点金属粉390を、薄膜抵抗層150に押し付け、変形させ、面接触部を介して、変形した低融点金属粉390を、薄膜抵抗層150に物理的に面接触させる。こうすることで、低融点金属粉390が加熱され溶融した際に、薄膜抵抗層150が容易に拡散する。
更にこの加熱によって、低融点金属200の中に、薄膜抵抗層150の一部を拡散させることで、図4〜図5の状態にできる。
なお、ビアホール導体130は、錫とビスマスを含む低融点金属部分(低融点金属200)と銅あるいは銀フィラーなどの高融点金属フィラー(高融点金属粉400、あるいは高融点金属210)と樹脂部分(例えば、ペースト樹脂部220)とを有する導電ペースト300が貫通孔290に充填され、加圧、加熱されて形成されている。
なお薄膜抵抗層150として、例えば、NiP(ニッケルリン)あるいはNiB(ニッケルボロン)等が用いられる。
なお複合箔330としては、18μm相当の表面が適度に粗化された銅箔320の上に無電解メッキ法にてNiPあるいはNiB薄膜からなる薄膜抵抗層150が形成されているのが好ましい。NiP薄膜からなる薄膜抵抗層150の厚みは、必要とされる抵抗値にも依存するが、特に0.04μm以上、0.5μm以下の厚みが好ましい。0.04μm以上、0.5μm以下の厚みとすることで、25Ω/sq〜250Ω/sqの幅広い抵抗値(表面抵抗率)が得られる。なお膜厚の測定には、蛍光X測定等の評価方法が用いられる。
ただし、薄膜抵抗層150と、ビアホール導体130の接触面(特に界面部分)において、拡散した厚みが通常の検出手段では検出限界以下(例えば、0.1μm未満、あるいは1μm未満)の場合がある。すなわち、薄膜抵抗層150の層厚の1%〜10%程度が接触部において、ビアホール導体130の中に拡散したとしても、接触部の薄膜抵抗層150が残っているように(消失していないように)、観察される場合がある。
次に、抵抗形成基板110の、ビアホール導体130と絶縁層120の微細構造について説明する。図13Aは、ビアホール導体130の高融点金属210(高融点金属粉400)と薄膜抵抗層150との接触部の電子顕微鏡写真を示す図である。図13Bは、図13Aに示した高融点金属210と、薄膜抵抗層150との接触部の電子顕微鏡写真のNi元素でのマッピング写真を示す図である。図13Cは、図13Aに示した高融点金属210と、薄膜抵抗層150との接触部の電子顕微鏡写真の模式図である。
高融点金属210と、薄膜抵抗層150とが接触(更には面接触)している。ビアホール導体130の中のペースト樹脂部220は、薄膜抵抗層150の表面に密着している。この密着状態を形成するためにも、前述の図12A、図12Bに示したように、導電ペースト300の突出部310を用いること好ましい。図13Bに示すように、薄膜抵抗層150は、Ni(ニッケル)を含んでいる。
次に、図14A〜図14Dを用いて、ビアホール導体130中に含まれている低融点金属200と、薄膜抵抗層150との接触部について説明する。
図14Aは、ビアホール導体130の低融点金属200と薄膜抵抗層150との接触部の電子顕微鏡写真を示す図である。図14Bは、図14Aのマッピング図である。図14Cは、図14Aの模式図である。図14Dは、ビアホール導体130の低融点金属200と薄膜抵抗層150との接触部の模式図である。低融点金属200は、図12Aに示す低融点金属粉390が溶融して形成されている。
低融点金属粉390に接していた薄膜抵抗層150は、拡散し、消失している。一方、ペースト樹脂部220に接触している(面接触している)薄膜抵抗層150は、拡散することなく、メッシュ状、あるいはランダムに、残存している。
図14Bは、図14Aに示した低融点金属200と、薄膜抵抗層150との接触部の電子顕微鏡写真のNi元素でのマッピング写真を示す図である。薄膜抵抗層150は、Ni(ニッケル)を含んでいる。また低融点金属200と接していた薄膜抵抗層150は、低融点金属200の中に拡散し、消失している。
図14Cは、図14Aに示した写真の模式図である。低融点金属200に、薄膜抵抗層150の一部が拡散し、消失した状態を示している。図14Cの状態は、例えば図4、図5の状態に相当する。
なお、必ずしも図14A〜図14Cに示したように、低融点金属200の中に薄膜抵抗層150を拡散させ、消失させる必要は無い。図14Dに示すように、低融点金属200に接する薄膜抵抗層150が拡散することなく、そのまま残っていても良い。図14Dの状態は、例えば、図2、図3の状態に相当する。
次に、図15A〜図15Dを用いてビアホール導体130中の低融点金属200と、薄膜抵抗層150との接触部に、薄膜抵抗層150が残っている場合について説明する。
図15A、図15Cは、ビアホール導体130の低融点金属200と薄膜抵抗層150との接触部の電子顕微鏡写真を示す図である。図15Bは、図15Aの模式図である。図15Dは、図15Cの模式図である。低融点金属200と、薄膜抵抗層150との接触部分(あるいは接触界面)に、薄膜抵抗層150が残っていても良い。この場合であっても、低融点金属200の内部に、薄膜抵抗層150の構成元素(例えば、Ni、あるいはP等)の一部が拡散することで、低融点金属200と薄膜抵抗層150の接続信頼性が高まる。
また、薄膜抵抗層150とペースト樹脂部220が接触している界面は、低融点金属200であるSn成分が拡散していてもよい。この場合、薄膜抵抗層150と低融点金属200のSn成分の拡散層とは、点ではなく面で接触し、電気的に接続されていることが好ましい。
以上のように、拡散部260において低融点金属200または薄膜抵抗層150どちらか一方が残っても良く、また、消失していても良い。
なお、拡散部260の形成においては、導電ペースト300を、加圧積層した状態で、低融点金属粉390の融点以上の温度に加熱する。
更に、抵抗形成基板を形成した後で、この抵抗形成基板に200℃以上の加熱工程(アニール工程)を加えることで、拡散部260を更に確実に形成できる。200℃以上に加熱することで、ビアホール導体130と薄膜抵抗層150との界面において、薄膜抵抗層150のNi(あるいはNi成分)の一部以上を、ビアホール導体130の金属部分(例えば、低融点金属200)に拡散、更には吸収できる。その結果、接続部分の一体化、高信頼性化が可能となる。また半田リフロー時において、200℃以上の加熱を伴えば、加熱工程(アニール工程)として機能する。
図13A〜図13Cに示すように、薄膜抵抗層150(例えばNiP膜)とビアホール導体130との接触部(あるいは界面部分)において、薄膜抵抗層に含まれるNiが低融点金属200に拡散して拡散部を形成することが好ましい。そして、ビアホール導体130と、ビアホール導体130中のペースト樹脂部220とが、相互拡散部を形成しなくてもよい。こうした構造(例えば、前述の図4、図5で説明した構造)とすることで、ペースト樹脂部220と接触する薄膜抵抗層150が選択的に(あるいは点在するように)残存し、安定的なビア接続が実現できる。
更に、薄膜抵抗層150を拡散、消失させることで、反射ノイズ等が発生することがなく、電気的特性を改善できる。
なお図13A〜図13Cで示すように、高融点金属粉400(あるいは高融点金属210)と接する箇所では、Niを主成分とする薄膜抵抗膜(例えば、薄膜抵抗層150)が、明確に界面に残存している。
しかし、図14A〜図14Cで示すように、Niを主成分とする薄膜抵抗層150は、ペースト樹脂部220との界面には存在するが、低融点金属200との界面では、Ni成分が低融点金属200に吸収、拡散されており、薄膜抵抗層150は消失している。
図14A〜図14Cに示す界面構造とすることで、接続部の信頼性を高められる。これは、薄膜抵抗層150の拡散(あるいは消失)部分と、薄膜抵抗層の残存部分(すなわちペースト樹脂部220で覆われた部分)とが、交互にメッシュ状に(あるいはランダムに)配置されていて、この合金層(あるいは拡散層)によって十分に溶け込んでいるためである。そして擬似的にNiPと合金ペーストが一体化し、樹脂部220にはP成分が拡散し、その結合を強化するためである。
以上のように、Niを主成分とする薄膜抵抗層150と、ビアホール導体130とが、互いに拡散部を形成し、電気的に直接接続することが好ましい。
次に抵抗形成基板110の信頼性の評価結果を、(表1)〜(表4)を用いて説明する。なお、吸湿リフロー試験の評価であるMSL2(Moisture Sensitivitiy Level2)、MSL3については、JEDEC(Joint Electron Device Engineering Council)の規格に従って実施している。JEDECは、EIA(Electronic Industries Alliance)機関の一つである。
(表1)(表2)は、信頼性評価結果の一例である。抵抗形成基板S1は、比較例として、薄膜抵抗層150と、従来の銅ペーストを用いて形成されている。従来の銅ペーストとは、低融点金属粉390を含まない、高融点金属粉としての銅粉と熱硬化樹脂とからなる導電ペーストである。また、抵抗形成基板E1は、薄膜抵抗層150と、本実施の形態の導電ペースト300を用いている。本実施の形態の導電ペースト300とは、高融点金属粉400と、低融点金属粉390と、未硬化樹脂380とを含む導電ペーストである。ここで、低融点金属粉390としてはBi−Sn系の鉛フリー半田粉を用いている。図6A〜図8Cに示す製造方法で、抵抗値測定用の抵抗形成基板S1、E1を作製している。
(表1)、(表2)では、抵抗形成基板S1、E1に形成した100連のチェーン抵抗(薄膜抵抗層150と接続されるビアホール導体130を100連つなげた抵抗)の値の変化を測定している。(表1)は、吸湿リフロー試験(MSL3)を行った後の抵抗値の変化率を示している。
Figure 2013118455
従来の導電ペーストを用いて作製した抵抗形成基板S1は、吸湿リフロー試験(MSL3)においてビアチェーン抵抗の変化率が100%を超えており、評価結果は良くない(No Good)。このように従来の抵抗形成基板S1では、安定した接続が得られない場合がある。
次に抵抗形成基板S1において、信頼性が不十分である原因について考察する。抵抗形成基板S1では、従来ビアペーストと薄膜抵抗層150との間で高圧接を行ったにもかかわらず、ビアホール導体と薄膜抵抗層150との密着性が不十分であると思われる。これは、従来ビアペーストを用いた抵抗形成基板S1では、薄膜抵抗層150と、ビアホール導体130との接続が、加圧接触を主体としたものであるためと考えられる。
これに対して、抵抗形成基板E1では、JEDECレベル3の260℃吸湿リフローを行った場合でも、ビアチェーン抵抗値の変化率は、10%以内であり、評価結果は良い(Good)。
抵抗形成基板E1では、薄膜抵抗層150とビアホール導体130との接続が、前述の図2〜図5で示す構成となっているため、優れた信頼性が得られている。
(表2)は、−40℃から125℃での熱衝撃試験を行った後での抵抗値の変化率を示している。
Figure 2013118455
従来の導電ペーストを用いて作製した抵抗形成基板S1は、−40℃から125℃での気相熱衝撃試験で、ビアチェーン抵抗の変化率が100%を超え、熱衝撃試験の評価結果は良くない(No Good)。
次に抵抗形成基板S1において、信頼性が不十分である原因について考察する。従来の抵抗形成基板S1が、従来ビアペーストと薄膜抵抗層150との間で加圧圧縮して接続したにもかかわらず、ビアホール導体と薄膜抵抗層150との密着性が不十分であったためであると思われる。これは、従来ビアペーストを用いて試作した抵抗形成基板では、薄膜抵抗層150と、ビアホール導体130との接続が、加圧接触を主体としたものであるためと考えられる。
これに対して、導電ペースト300を用いた抵抗形成基板E1の場合は、−40℃から125℃の気相熱衝撃試験において、ビアチェーン抵抗値の変化率が20%以下であり、評価結果が良い(Good)。
抵抗形成基板E1では、薄膜抵抗層150とビアホール導体130との接続が、図2〜図5で示す構成となっているため、優れた信頼性が得られている。
次に、図16、図17を参照しながら、薄膜抵抗層150(あるいは抵抗パターン340)とビアホール導体130c、130dとの接続部分の構造について説明する。薄膜抵抗層150の上下にビアホール導体130c、130dが形成されている。
図16は、本発明の実施の形態におけるビアホール導体を示す断面模式図である。図17は、本発明の実施の形態における銅パッドが形成された場合のビアホール導体を示す断面模式図である。図16、図17において、ビアホール導体130c、130dと、薄膜抵抗層150とは、互いに強固に一体化している。
図16は、薄膜抵抗層150の上下に、ビアホール導体130c、130dを設けた場合のビア接続部を示している。
薄膜抵抗層150の下側の絶縁層120eにはビアホール導体130cが、薄膜抵抗層150の上側の絶縁層120dにはビアホール導体130dが、それぞれの一部が互いに重なるように形成されている。
図16に示すように、薄膜抵抗層150の、ビアホール導体130c、130dと接する面に、拡散部260を、ランダムに(あるいは網目状、あるいは点状に)設けることが好ましい。矢印600に示すように、拡散部260を通じて、ビアホール導体130cとビアホール導体130dとが、お互いに物理的に一体化することにより、機械的強度が高まり、電気的な接続も安定になる。
図17は、薄膜抵抗層150の上に銅パッド410を設けた場合のビア接続部を示している。薄膜抵抗層150の下側の絶縁層120eにはビアホール導体130cが、薄膜抵抗層150の上側の絶縁層120dにはビアホール導体130dが、それぞれの一部が互いに重なるように形成されている。
そして、薄膜抵抗層150(あるいは抵抗パターン340)の上側に、銅パッド410(あるいは配線140)を設け、銅パッド410(あるいは配線140)の上に、ビアホール導体130dが形成されている。
図17の構成とすることで、矢印610に示すように、ビアホール導体130cとビアホール導体130dとの電気的な接続がより安定になる。さらにこれらの部材を物理的にも一体化できる。特にビアホール導体130cに、低融点金属200として、スズ−ビスマス系の半田を用いた場合、ビアホール導体130cに含まれるスズとビスマスを有する半田と、銅パッド410(あるいは配線140)とが、網目構造(あるいはメッシュ構造)の拡散部260を介して直接接続する。その結果、この接続部分に、銅スズ合金(銅スズの金属化合物)が形成され、ビアホール導体130cと銅パッド410が一体化し、接続信頼性が向上する。
次に、(表3)、(表4)として、本実施の形態の抵抗形成基板110における銅パッド410の効果について、調べた結果の一例を示す。
抵抗形成基板E2、E3は、薄膜抵抗層150と、本実施の形態の導電ペースト300(高融点金属粉400と、低融点金属粉390と、未硬化樹脂380とを含む)を用いて形成されている。図6A〜図8Cに示す製造方法で、抵抗値測定用の抵抗形成基板E2、E3が作製されている。さらに抵抗形成基板E2では、絶縁層120の一方の面に銅パッド410を形成し、他方の面に薄膜抵抗層150を形成している(片面Cuパッド)。抵抗形成基板E3では、絶縁層120の一方の面に銅パッド410を形成し、他方の面に薄膜抵抗層150を介して銅パッド410を形成している(両面Cuパッド)。
(表3)、(表4)では、抵抗形成基板E2、E3に形成した100連のチェーン抵抗を繋いだ薄膜抵抗層150の抵抗値変化を測定している。(表3)は、吸湿リフロー試験(MSL2)を行った後の抵抗値の変化率を示している。(表4)は、−40℃から125℃での熱衝撃試験を行った後での抵抗値の変化率を示している。
Figure 2013118455
Figure 2013118455
(表3)、(表4)より、抵抗形成基板E2より抵抗形成基板E3の方が抵抗の変化率が小さいことがわかる。すなわち、銅パッド410を絶縁層120の両面に設けることで、更に接続信頼性が向上する。
なお銅パッド410の形状は、ビアパターンを囲うようなランドパターンとしても良いし、配線140のパターンの一部としても良い。
本実施の形態により、ビア接続部の接続信頼性の高い抵抗形成基板が得られる。
110 抵抗形成基板
120,120a,120b,120c,120d,120e 絶縁層
130,130a,130b,130c,130d ビアホール導体
140,140a,140b 配線
150 薄膜抵抗層
160 点線
170,170a,170b,172,500,510,520,530,540,600,610 矢印
180 抵抗−金属接触部
190 抵抗−樹脂接触部
200 低融点金属
210 高融点金属
220 ペースト樹脂部
230 金属部分
240 抵抗−ビアホール導体接触部
260 拡散部
270 プリプレグ
280 保護フィルム
290 貫通孔
300 導電ペースト
310 突出部
320 銅箔
330 複合箔
340 抵抗パターン
350,450 コア部
360 ビルドアップ部
370 レジスト
380 未硬化樹脂
390 低融点金属粉
400 高融点金属粉
410 銅パッド
また、ペースト樹脂部220を、ビアホール導体130と薄膜抵抗層150との接続部分(あるいは界面部分)に点在させることが好ましい。ペースト樹脂部220を、ビアホール導体130と薄膜抵抗層150との接続部分、あるいは界面部分に点在させることで、ビアホール導体130を構成する低融点金属200や高融点金属210からなる金属部分230の熱膨張係数や、薄膜抵抗層150の熱膨張係数、あるいは薄膜抵抗層150に密着してなる絶縁層120の熱膨張係数の差によって、発生する応力を緩和できる。
図14A〜図14Cに示す界面構造とすることで、接続部の信頼性を高められる。薄膜抵抗層150の拡散(あるいは消失)部分と、薄膜抵抗層の残存部分(すなわちペースト樹脂部220で覆われた部分)とが、交互にメッシュ状に(あるいはランダムに)配置されており、合金層である薄膜抵抗層150が周囲に十分に溶け込んでいるため、信頼性が高められる。そして擬似的にNiPと合金ペーストが一体化し、樹脂部220にはP成分が拡散し、その結合を強化するためである。

Claims (13)

  1. 第1の絶縁層と、
    前記第1の絶縁層の第1面に形成された第1の配線と、
    前記第1の絶縁層の第2面に形成された、ニッケルを主成分とする薄膜抵抗層と、
    前記第1の絶縁層を貫通し、前記第1の配線と前記薄膜抵抗層に電気的に接続された第1のビアホール導体と、
    を備え、
    前記第1のビアホール導体は、
    錫とビスマスとを含み、融点が300度以下の低融点金属と、
    銅または銀の少なくとも一つを含み、融点が900度以上の高融点金属とを、
    有する金属部分と、
    ペースト樹脂部とを、有し、
    前記第1のビアホール導体は、前記ペースト樹脂部と、前記金属部分との両方で、前記薄膜抵抗層と接している
    抵抗形成基板。
  2. 前記絶縁層の前記第2面において、前記薄膜抵抗層を介して前記第1のビアホール導体に接続された第2の配線を更に有する
    請求項1記載の抵抗形成基板。
  3. 前記薄膜抵抗層は、前記第2の配線と一体に形成されている
    請求項2記載の抵抗形成基板。
  4. 前記薄膜抵抗層は、前記第2の配線の表面に面接触している
    請求項3記載の抵抗形成基板。
  5. 前記薄膜抵抗は、前記第2の配線と異なる形状である
    請求項2記載の抵抗形成基板。
  6. 前記薄膜抵抗層に含まれるニッケルが前記金属部分に拡散した拡散部をさらに有し、
    前記金属部分と前記薄膜抵抗層とは、前記拡散部を介して接続している
    請求項1記載の抵抗形成基板。
  7. 前記薄膜抵抗層がリンを有する
    請求項1記載の抵抗形成基板。
  8. 前記薄膜抵抗層と前記第1のビアホール導体との接触部において、前記ペースト樹脂部は点在している
    請求項1記載の抵抗形成基板。
  9. 前記第1の絶縁層の前記第2面に積層された第2の絶縁層をさらに有する
    請求項1記載の抵抗形成基板。
  10. 前記第2の絶縁層を貫通して、前記薄膜抵抗層に接続している第2のビアホール導体をさらに有する
    請求項9記載の抵抗形成基板。
  11. 前記第1の絶縁層の前記第1面に積層された第3の絶縁層をさらに有する
    請求項1記載の抵抗形成基板。
  12. プリプレグの少なくとも一面に、保護フィルムを貼り付けるステップと、
    前記保護フィルムで被覆された前記プリプレグに、前記保護フィルムの外側から穿孔することにより、貫通孔を形成するステップと、
    前記貫通孔に、錫とビスマスを含み、融点が300度以下の低融点金属粉と、
    銅または銀の少なくとも一つを含み、融点が900度以上の高融点金属粉と、
    未硬化樹脂と、を有する導電ペーストを充填するステップと、
    前記保護フィルムを剥離することにより、前記貫通孔から前記導電ペーストの一部が突出した突出部を形成するステップと、
    前記突出部の上に、ニッケルを主成分とする薄膜抵抗層と銅箔とが積層された複合箔を、前記薄膜抵抗層が前記導電ペースト側になるように配置し、加圧積層するステップと、
    前記導電ペーストを前記低融点金属粉の融点温度以上の温度に加熱するステップと、
    を備えた
    抵抗形成基板の製造方法。
  13. 前記導電ペーストを加熱するステップの後に、200℃以上でさらに加熱する
    請求項12に記載の抵抗形成基板の製造方法。
JP2013535182A 2012-02-08 2013-01-29 抵抗形成基板とその製造方法 Pending JPWO2013118455A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013535182A JPWO2013118455A1 (ja) 2012-02-08 2013-01-29 抵抗形成基板とその製造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012024701 2012-02-08
JP2012024701 2012-02-08
JP2012242429 2012-11-02
JP2012242430 2012-11-02
JP2012242429 2012-11-02
JP2012242430 2012-11-02
JP2013535182A JPWO2013118455A1 (ja) 2012-02-08 2013-01-29 抵抗形成基板とその製造方法

Publications (1)

Publication Number Publication Date
JPWO2013118455A1 true JPWO2013118455A1 (ja) 2015-05-11

Family

ID=48947231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013535182A Pending JPWO2013118455A1 (ja) 2012-02-08 2013-01-29 抵抗形成基板とその製造方法

Country Status (3)

Country Link
US (1) US20140008104A1 (ja)
JP (1) JPWO2013118455A1 (ja)
WO (1) WO2013118455A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200091050A1 (en) * 2016-12-19 2020-03-19 Tatsuta Electric Wire & Cable Co., Ltd. Package Substrate and Method for Manufacturing Package Substrate
EP3603353A1 (en) * 2017-03-31 2020-02-05 Magna Seating Inc. Electrical circuit board with low thermal conductivity and method of constructing thereof
TWI669035B (zh) * 2018-07-18 2019-08-11 大陸商鵬鼎控股(深圳)股份有限公司 電路板及電路板的製作方法
US11581239B2 (en) 2019-01-18 2023-02-14 Indium Corporation Lead-free solder paste as thermal interface material
WO2021107484A1 (ko) * 2019-11-26 2021-06-03 주식회사 스노우 도전성 입자 및 이를 갖는 검사용 소켓
CN113702446B (zh) * 2021-09-03 2023-11-03 松山湖材料实验室 一种陶瓷基板通孔微电阻测试方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1248142A (en) * 1969-06-20 1971-09-29 Decca Ltd Improvements in or relating to electrical circuits assemblies
JPS60136391A (ja) * 1983-12-26 1985-07-19 株式会社日立製作所 回路基板
US6194990B1 (en) * 1999-03-16 2001-02-27 Motorola, Inc. Printed circuit board with a multilayer integral thin-film metal resistor and method therefor
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP2002094242A (ja) * 2000-09-14 2002-03-29 Denso Corp プリント多層基板の層間接続用材料およびこれを用いたプリント多層基板の製造方法
JP2002217510A (ja) * 2001-01-15 2002-08-02 Matsushita Electric Ind Co Ltd 基板の接続構造とその製造方法
JP4069787B2 (ja) * 2003-04-04 2008-04-02 株式会社デンソー 多層基板およびその製造方法
KR100736665B1 (ko) * 2003-06-30 2007-07-06 이비덴 가부시키가이샤 프린트 배선판
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article
JP2009135196A (ja) * 2007-11-29 2009-06-18 Fujikura Ltd 多層プリント配線板およびその製造方法
JP2008160150A (ja) * 2008-02-15 2008-07-10 Matsushita Electric Ind Co Ltd 基板の製造方法
JP5170570B2 (ja) * 2009-04-21 2013-03-27 株式会社村田製作所 樹脂多層モジュール及び樹脂多層モジュールの製造方法
JP2011258838A (ja) * 2010-06-10 2011-12-22 Fujitsu Ltd 積層回路基板、接着シート、積層回路基板の製造方法および接着シートの製造方法

Also Published As

Publication number Publication date
WO2013118455A1 (ja) 2013-08-15
US20140008104A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
JP5034289B2 (ja) 多層プリント配線板及びその製造方法
JP4616927B1 (ja) 配線基板、配線基板の製造方法、及びビアペースト
JP4713682B1 (ja) 多層配線基板、及び多層配線基板の製造方法
WO2013118455A1 (ja) 抵抗形成基板とその製造方法
JP5217640B2 (ja) プリント配線板の製造方法およびプリント基板ユニットの製造方法
JP2001237512A (ja) 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
JP5333701B1 (ja) 配線基板とその製造方法
JP5333702B1 (ja) フレキシブル配線基板とその製造方法と、これを用いた実装製品と、フレキシブル多層配線基板
JP2009290135A (ja) プリント配線板の製造方法および導電性接合剤
TW546998B (en) Method of producing multilayer wired circuit board
JP2020102593A (ja) 基板、基板の製造方法及び電子装置
JP2009147026A (ja) 回路基板およびその製造方法
JP5077800B2 (ja) 多層プリント配線板の製造方法
TWI412313B (zh) 多層印刷配線板及其製法
JP5945262B2 (ja) プリント配線板及びその製造方法
JP2018063983A (ja) 多層配線板の製造方法
JP6058321B2 (ja) 配線基板の製造方法
JP5176500B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5130666B2 (ja) 部品内蔵配線板
JP4200664B2 (ja) 積層基板およびその製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2019057694A (ja) 多層基板の製造方法、部品実装基板の製造方法、多層基板、および、部品実装基板
JP2011228471A (ja) 多層基板とその製造方法
JP5556984B2 (ja) 多層配線基板およびその製造方法
JP6476562B2 (ja) 配線基板および配線基板の製造方法