JP2004311016A - マルチチップでマルチセクタ消去動作モードを支援する半導体メモリチップ及びマルチチップパッケージ、及びマルチセクタ消去方法 - Google Patents
マルチチップでマルチセクタ消去動作モードを支援する半導体メモリチップ及びマルチチップパッケージ、及びマルチセクタ消去方法 Download PDFInfo
- Publication number
- JP2004311016A JP2004311016A JP2004107313A JP2004107313A JP2004311016A JP 2004311016 A JP2004311016 A JP 2004311016A JP 2004107313 A JP2004107313 A JP 2004107313A JP 2004107313 A JP2004107313 A JP 2004107313A JP 2004311016 A JP2004311016 A JP 2004311016A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- sector
- address
- information
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000004044 response Effects 0.000 claims description 19
- 230000001965 increasing effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 18
- 239000000872 buffer Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
Landscapes
- Read Only Memory (AREA)
Abstract
【解決手段】マルチチップパッケージを構成する半導体メモリチップは、セルアレイと、消去するセクタ情報を有するレジスタと、マルチチップで同時にアドレスクロック信号を発生するようにするアドレスクロックドライバと、アドレスを順次に発生するカウンタと、該当セクタに対する消去動作を実行するコアドライバと、これら構成要素を制御する制御回路とを含む。
【選択図】図7
Description
110,210 レジスタ
120,220 アドレスクロックドライバ
130,230 カウンタ
140,240 制御回路
141,142 フラグ発生回路
150,250 コアドライバ
160,260 セルアレイ
Claims (22)
- マルチチップのマルチセクタ消去動作モードを支援する半導体メモリチップにおいて、
アドレスカウントアップ信号に応答して前記マルチチップで同時にアドレスクロック信号を発生するようにするアドレスクロックドライバと、
前記アドレスクロック信号に応答してチップ情報とセクタ情報とを有するアドレスを発生するカウンタと、
前記アドレスのセクタ情報が消去されるセクタに対応するか否かをチェックして、前記アドレスカウントアップ信号を発生する制御回路とを含むことを特徴とする半導体メモリチップ。 - 前記制御回路は、チップ選択情報を有しており、該チップ選択情報が前記カウンタのチップ情報と一致する時に、セクタ情報をチェックすることを特徴とする請求項1に記載の半導体メモリチップ。
- 前記アドレスクロックドライバの出力は、前記制御回路のチップ選択情報と前記カウンタのチップ情報とが一致しない時に、フローティング状態にあることを特徴とする請求項1に記載の半導体メモリチップ。
- 前記制御回路のチップ選択情報は、ヒューズまたはボンディングでハードコーディングされたオプションフラグ形態であることを特徴とする請求項2または3に記載の半導体メモリチップ。
- 前記カウンタは、アドレスを順次に発生することを特徴とする請求項1に記載の半導体メモリチップ。
- 前記カウンタで発生したアドレスのチップ情報は、最上位アドレスビットに該当することを特徴とする請求項5に記載の半導体メモリチップ。
- マルチチップのマルチセクタ消去動作モードを支援する半導体メモリチップにおいて、
複数個のセクタからなるメモリセルアレイと、
消去するセクタ情報を有するレジスタと、
アドレスカウントアップ信号に応答して前記マルチチップで同時にアドレスクロック信号を発生するようにするアドレスクロックドライバと、
前記アドレスクロック信号に応答してチップ情報とセクタ情報とを有するアドレスを発生するカウンタと、
前記レジスタのセクタ情報と前記カウンタでのセクタ情報とが一致するか否かをチェックして、一致する時には消去イネーブル信号を発生し、一致しない時には前記アドレスカウントアップ信号を発生する制御回路と、
前記消去イネーブル信号に応答して該当のセクタに対する消去動作を実行するコアドライバとを含むことを特徴とする半導体メモリチップ。 - 前記制御回路は、チップ選択情報を有しており、該チップ選択情報が前記カウンタのチップ情報と一致する時に、セクタ情報をチェックすることを特徴とする請求項7に記載の半導体メモリチップ。
- 前記アドレスクロックドライバの出力は、前記制御回路のチップ選択情報と前記カウンタのチップ情報とが一致しない時に、フローティング状態にあることを特徴とする請求項7に記載の半導体メモリチップ。
- 前記制御回路のチップ選択情報は、ヒューズまたはボンディングでハードコーディングされたオプションフラグ形態であることを特徴とする請求項8または9に記載の半導体メモリチップ。
- 前記カウンタは、アドレスを順次に発生することを特徴とする請求項7に記載の半導体メモリチップ。
- 前記カウンタで発生したアドレスのチップ情報は、最上位アドレスビットに該当することを特徴とする請求項11に記載の半導体メモリチップ。
- マルチセクタ消去動作を実行するマルチチップパッケージにおいて、
制御信号を伝達する第1バスと、
アドレス及びデータを伝達する第2バスと、
前記第1バス及び前記第2バスに各々連結されて、前記マルチセクタ消去動作モードを支援する複数の半導体メモリチップとを含み、
前記半導体メモリチップの各々は、
複数個のセクタからなるメモリセルアレイと、
消去するセクタ情報を有するレジスタと、
アドレスカウントアップ信号に応答して前記マルチチップで同時にアドレスクロック信号を発生するようにするアドレスクロックドライバと、
前記アドレスクロック信号に応答してチップ情報とセクタ情報とを有するアドレスを発生するカウンタと、
前記レジスタのセクタ情報と前記カウンタでのセクタ情報とが一致するか否かをチェックして、一致する時には消去イネーブル信号を発生し、一致しない時には前記アドレスカウントアップ信号を発生する制御回路と、
前記消去イネーブル信号に応答して、該当のセクタに対する消去動作を実行するコアドライバとを含むことを特徴とするマルチチップパッケージ。 - 前記制御回路は、チップ選択情報を有しており、該チップ選択情報が前記カウンタのチップ情報と一致する時に、セクタ情報をチェックすることを特徴とする請求項13に記載のマルチチップパッケージ。
- 前記アドレスクロックドライバの出力は、前記制御回路のチップ選択情報と前記カウンタのチップ情報が一致しない時に、フローティング状態にあることを特徴とする請求項13に記載のマルチチップパッケージ。
- 前記制御回路のチップ選択情報は、ヒューズまたはボンディングでハードコーディングされたオプションフラグ形態であることを特徴とする請求項14または15に記載のマルチチップパッケージ。
- 前記カウンタは、アドレスを順次に発生することを特徴とする請求項13に記載のマルチチップパッケージ。
- 前記カウンタで発生したアドレスのチップ情報は、最上位アドレスビットに該当することを特徴とする請求項17に記載のマルチチップパッケージ。
- マルチチップパッケージのマルチセクタ消去方法において、
カウンタのアドレスを初期化する段階と、
前記カウンタのチップ情報と制御回路のチップ選択情報とが一致するか否かを判断する段階と、
前記チップ情報と前記チップ選択情報とが一致する場合に、前記カウンタのセクタ情報とレジスタのセクタ情報とが一致するか否かを判断する段階と、
前記セクタ情報が一致する場合にセクタ消去動作を実行する段階と、
前記消去されたセクタが最後のセクタであれば終了する段階とを含むことを特徴とするマルチセクタ消去方法。 - 前記チップ情報が前記チップ選択情報と一致しない場合に、最後のセクタでなければ、前記カウンタのアドレスを増加し、最後のセクタであれば終了する段階を含むことを特徴とする請求項19に記載のマルチセクタ消去方法。
- 前記セクタ情報が一致しない場合に、最後のセクタでなければ、前記カウンタのアドレスを増加し、最後のセクタであれば終了する段階を含むことを特徴とする請求項20に記載のマルチセクタ消去方法。
- 前記消去されたセクタが最後のセクターでない場合に、前記カウンタのアドレスを増加する段階を含むことを特徴とする請求項19に記載のマルチセクタ消去方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20030021969 | 2003-04-08 | ||
KR1020030079510A KR100560774B1 (ko) | 2003-04-08 | 2003-11-11 | 멀티 칩에서 멀티 섹터 소거 동작 모드를 지원하는 반도체메모리 칩 및 멀티 칩 패키지, 그리고 멀티 섹터 소거 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004311016A true JP2004311016A (ja) | 2004-11-04 |
JP4615241B2 JP4615241B2 (ja) | 2011-01-19 |
Family
ID=33134416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004107313A Expired - Fee Related JP4615241B2 (ja) | 2003-04-08 | 2004-03-31 | マルチチップでマルチセクタ消去動作モードを実行する半導体メモリチップ及びマルチチップパッケージ、及びマルチセクタ消去方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7130240B2 (ja) |
JP (1) | JP4615241B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006172115A (ja) * | 2004-12-15 | 2006-06-29 | Fujitsu Ltd | 半導体記憶装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008010258A1 (fr) * | 2006-07-18 | 2008-01-24 | Spansion Llc | Dispositif de stockage non volatil et son procédé de commande d'effacement |
KR100769771B1 (ko) * | 2006-09-29 | 2007-10-23 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 그 소거 방법 |
KR100923819B1 (ko) * | 2007-11-30 | 2009-10-27 | 주식회사 하이닉스반도체 | 멀티 칩 패키지 장치 |
US7643352B2 (en) * | 2008-06-03 | 2010-01-05 | Elite Semiconductor Memory Technology Inc. | Method for erasing flash memory |
US10420928B2 (en) | 2015-12-14 | 2019-09-24 | Medtronic, Inc. | Implantable medical device having a scheme for managing storage of data |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02292798A (ja) * | 1989-04-13 | 1990-12-04 | Sundisk Corp | フラッシュEEpromシステム |
JPH11120075A (ja) * | 1997-10-20 | 1999-04-30 | Toshiba Corp | 半導体記憶装置及び半導体記憶システム |
JP2001216787A (ja) * | 2000-02-01 | 2001-08-10 | Fujitsu Ltd | 短時間でイレーズ動作を行う不揮発性メモリ |
JP2003007963A (ja) * | 2001-06-20 | 2003-01-10 | Hitachi Ltd | 半導体記憶装置および製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55163578A (en) * | 1979-06-05 | 1980-12-19 | Nippon Electric Co | Image control system |
US4654695A (en) * | 1985-03-25 | 1987-03-31 | Rca Corporation | Apparatus for reducing the resolution of video samples by truncating the most significant bits |
EP0454447A3 (en) * | 1990-04-26 | 1993-12-08 | Hitachi Ltd | Semiconductor device assembly |
US5488587A (en) * | 1993-10-20 | 1996-01-30 | Sharp Kabushiki Kaisha | Non-volatile dynamic random access memory |
US5526316A (en) * | 1994-04-29 | 1996-06-11 | Winbond Electronics Corp. | Serial access memory device |
KR0140179B1 (ko) * | 1994-12-19 | 1998-07-15 | 김광호 | 불휘발성 반도체 메모리 |
US5570381A (en) * | 1995-04-28 | 1996-10-29 | Mosaid Technologies Incorporated | Synchronous DRAM tester |
US5974579A (en) * | 1996-09-03 | 1999-10-26 | Credence Systems Corporation | Efficient built-in self test for embedded memories with differing address spaces |
JPH11224492A (ja) * | 1997-11-06 | 1999-08-17 | Toshiba Corp | 半導体記憶装置、不揮発性半導体記憶装置及びフラッシュメモリ |
US5848026A (en) * | 1997-12-08 | 1998-12-08 | Atmel Corporation | Integrated circuit with flag register for block selection of nonvolatile cells for bulk operations |
JPH11273370A (ja) * | 1998-03-25 | 1999-10-08 | Mitsubishi Electric Corp | Icメモリ |
JP3519954B2 (ja) * | 1998-07-30 | 2004-04-19 | 富士通株式会社 | チップイネーブル信号生成回路及びメモリ装置 |
DE69832609D1 (de) * | 1998-09-30 | 2006-01-05 | St Microelectronics Srl | Emulierte EEPROM Speicheranordnung und entsprechendes Verfahren |
US6278654B1 (en) * | 2000-06-30 | 2001-08-21 | Micron Technology, Inc. | Active terminate command in synchronous flash memory |
US6778443B2 (en) * | 2001-12-25 | 2004-08-17 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device having memory blocks pre-programmed before erased |
JP2006107326A (ja) * | 2004-10-08 | 2006-04-20 | Oki Electric Ind Co Ltd | 半導体集積回路 |
-
2004
- 2004-03-31 JP JP2004107313A patent/JP4615241B2/ja not_active Expired - Fee Related
- 2004-04-08 US US10/822,167 patent/US7130240B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02292798A (ja) * | 1989-04-13 | 1990-12-04 | Sundisk Corp | フラッシュEEpromシステム |
JPH11120075A (ja) * | 1997-10-20 | 1999-04-30 | Toshiba Corp | 半導体記憶装置及び半導体記憶システム |
JP2001216787A (ja) * | 2000-02-01 | 2001-08-10 | Fujitsu Ltd | 短時間でイレーズ動作を行う不揮発性メモリ |
JP2003007963A (ja) * | 2001-06-20 | 2003-01-10 | Hitachi Ltd | 半導体記憶装置および製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006172115A (ja) * | 2004-12-15 | 2006-06-29 | Fujitsu Ltd | 半導体記憶装置 |
JP4713143B2 (ja) * | 2004-12-15 | 2011-06-29 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US7130240B2 (en) | 2006-10-31 |
US20040202042A1 (en) | 2004-10-14 |
JP4615241B2 (ja) | 2011-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6556504B2 (en) | Nonvolatile semiconductor memory device and data input/output control method thereof | |
US7290109B2 (en) | Memory system and memory card | |
US9514849B2 (en) | Semiconductor memory device including controller and fuse circuits for performing repair operation | |
US6366524B1 (en) | Address decoding in multiple-bank memory architectures | |
JP4955990B2 (ja) | 不揮発性半導体記憶装置 | |
JP2003162453A (ja) | 不揮発性半導体記憶装置 | |
US7180824B2 (en) | Semiconductor memory device with a page mode | |
TWI496153B (zh) | 半導體記憶裝置及其id碼及上位位址寫入方法 | |
US6915175B2 (en) | Method and device for programming nonvolatile semiconductor memory | |
JP2006268827A (ja) | マルチチップパッケージデバイス | |
JP4555053B2 (ja) | デュアルチップパッケージ | |
KR20190083103A (ko) | 메모리 장치 | |
JP2012203940A (ja) | 半導体記憶装置及びその動作環境設定方法 | |
JP4615251B2 (ja) | 不揮発性半導体メモリ装置 | |
JP4615241B2 (ja) | マルチチップでマルチセクタ消去動作モードを実行する半導体メモリチップ及びマルチチップパッケージ、及びマルチセクタ消去方法 | |
CN109727632B (zh) | 半导体器件的测试模式设置电路和方法 | |
TWI739707B (zh) | 半導體儲存裝置及讀出方法 | |
JP4836435B2 (ja) | 半導体メモリ装置およびこの装置のテストパターンデータ発生方法 | |
US20020073272A1 (en) | Method of programming a multi-flash memory system | |
JP2008146773A (ja) | 不揮発性半導体記憶装置 | |
JP4248359B2 (ja) | 半導体装置およびその試験方法 | |
KR20180091731A (ko) | 반도체 기억장치 및 데이터 세팅 방법 | |
KR100852923B1 (ko) | 반도체 메모리 | |
KR100560774B1 (ko) | 멀티 칩에서 멀티 섹터 소거 동작 모드를 지원하는 반도체메모리 칩 및 멀티 칩 패키지, 그리고 멀티 섹터 소거 방법 | |
JP6164027B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4615241 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |