JP2004296312A - プラズマディスプレイパネル - Google Patents

Abstract

【課題】プライミング放電セルと主放電セル間の隔壁と表面基板間に空隙を設けることにより、プライミング放電セル内で発生したプライミング粒子を主放電セルに適量供給でき、アドレス放電の放電遅れを少なくし、高速アドレス動作を安定して行うＰＤＰを供給する。
【解決手段】表面基板１と背面基板２を対向配置し、放電空間３を形成するとともに、放電空間３を隔壁１０で区画し、プライミング放電セル１７と主放電セル１１を形成し、プライミング放電セル１７の隔壁１０と表面基板１間に空隙１９を設け、プライミング放電セル１７で発生したプライミング粒子を空隙１９を通って主放電セル１１に供給することにより、高速アドレス動作を安定して行うＰＤＰが得られる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルに関する。
【０００２】
【従来の技術】
ＡＣ型として代表的な交流面放電型プラズマディスプレイパネル（以下ＰＤＰと呼ぶ）は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる表面板と、データ電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、しかも間隙に放電空間を形成するように平行に対向配置され、その外周部をガラスフリットなどの封着材によって封着することにより構成されている。そして、基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間のセル空間に蛍光体層が形成された構成である。このような構成のＰＤＰにおいては、ガス放電により紫外線を発生させ、この紫外線でＲ、Ｇ、Ｂの各色の蛍光体を励起して発光させることによりカラー表示を行っている（特許文献１参照）。
【０００３】
このＰＤＰは、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動し階調表示を行う。各サブフィールドは初期化期間、アドレス期間および維持期間からなる。画像データを表示するためには、初期化期間、アドレス期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。
【０００４】
初期化期間には、例えば、正極性のパルス電圧を全ての走査電極に印加し、走査電極および維持電極を覆う誘電体層上の保護膜および蛍光体層上に必要な壁電荷を蓄積する。
【０００５】
アドレス期間では、全ての走査電極に、順次負極性の走査パルスを印加することにより走査し、表示データがある場合、走査電極を走査している間に、データ電極に正極性のデータパルスを印加すると、走査電極とデータ電極との間で放電が起こり、走査電極上の保護膜の表面に壁電荷が形成される。
【０００６】
続く維持期間では、一定の期間、走査電極と維持電極との間に放電を維持するのに十分な電圧を印加する。これにより、走査電極と維持電極との間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。アドレス期間においてデータパルスが印加されなかった放電空間では、放電は発生せず蛍光体層の励起発光は起こらない。
【０００７】
このようなＰＤＰにおいて、アドレス期間の放電に大きな放電遅れが発生しアドレス動作が不安定になる、あるいはアドレス動作を完全に行うためにアドレス時間を長く設定しアドレス期間に費やす時間が大きくなりすぎるといった問題があった。これら問題を解決するために、表面板に補助放電電極を設け表面板側の面内補助放電によって生じたプライミング放電により放電遅れを小さくするパネルとその駆動方法が提案されている（特許文献２参照）。
【０００８】
【特許文献１】
特開２００１−１９５９９０号公報
【特許文献２】
特開２００２−２９７０９１号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、これらのＰＤＰにおいては、高精細化により、放電セル数が増加するとアドレス期間に費やす時間が長くなり、維持期間に費やす時間を減らさなければならず、高輝度化や高階調化が難しいという問題が生じる。また、アドレス特性はプロセスの影響も大きいため、アドレス時の放電遅れを小さくしてアドレス時間を短くすることが求められている。このような要求に対し、従来の表面板面内でプライミング放電を行うＰＤＰは、アドレス時の放電遅れを十分に短縮できない、あるいは補助放電の動作マージンが小さい、誤放電を誘発して動作が不安定であるなどの課題があった。また、補助放電が表面板の面内で行われるために隣接する放電セルへプライミングに必要な粒子以上のプライミング粒子が供給されてクロストークを生じるなどの課題があった。
【００１０】
本発明は、上述した課題に鑑みなされたものであり、プライミング放電で発生したプライミング粒子を放電セルに安定的に供給することで、アドレス放電遅れを小さくし、アドレス特性を安定化させるとともに、排気が確実に行えるＰＤＰを提供することを目的とする。
【００１１】
【課題を解決するための手段】
このような目的を達成するために本発明のＰＤＰは、第１の基板上に互いに平行となるように配置した第１電極および第２電極と、第１の基板に放電空間を挟んで対向配置される第２の基板上に第１電極および第２電極と直交する方向に配置した第３電極と、第２の基板上に第１電極および第２電極と平行に配置した第４電極と、第２の基板上に隔壁により区画し形成された第１放電空間と第２放電空間とを有し、第１放電空間に第１電極、第２電極および第３電極とで放電を行う主放電セルを形成するとともに、第２放電空間に第１電極および第２電極の少なくとも一方と第４電極とで放電を行うプライミング放電セルを形成し、第３電極に交差する隔壁と第１の基板とが空隙を有している。
【００１２】
この構成によれば、放電セルを画像データの表示を行う主放電セルとなる第１放電空間と、この主放電セルにプライミング放電セルとなる第２放電空間とに分け、さらにプライミング放電セル内で発生したプライミング粒子が空隙を通して主放電セルに安定的に供給されて放電遅れを小さくすることができる。さらに、放電セル内の排気性能を向上させることが可能となる。
【００１３】
また、隔壁は第１電極および第２電極と直交する方向に延びる縦壁部と、第１電極および第２電極と平行して連続的な隙間部を形成する横壁部とにより構成され、第２放電空間が隙間部に形成される構成としている。
【００１４】
この構成によれば、主放電セルは縦壁部と横壁部とで構成され、第３電極と交差する横壁部と第１の基板とが空隙を有することとなる。したがって、第３電極と平行する縦壁部には空隙がないため隣接する主放電セル間のクロストークは抑制することができる。
【００１５】
また、第４電極が第２放電空間に配置され、第２放電空間を形成する隔壁と第１の基板とが空隙を有する構成としているため、第３電極に沿った主放電セルへのプライミング粒子の供給を安定して行うことが可能となる。
【００１６】
さらに、第１電極と第２電極とが２本ずつ交互に配列され、第４電極は走査パルスが印加される走査電極となる第１電極同士が隣り合う部分に対応する隙間部に設けられ、走査がｎ番目の第１電極側の横壁部に対応する空隙の大きさが、走査がｎ＋１番目の第１電極側の横壁部に対応する空隙の大きさよりも大である構成としている。
【００１７】
この構成によれば、ｎ番目の走査電極と第４電極とでプライミング放電を発生させた場合に、ｎ番目のアドレスでのプライミング供給を多くすることができ、放電確率を高めることができる。
【００１８】
また、空隙を隔壁あるいは第１の基板に設けているため、空隙を得るための加工が簡便なプラズマディスプレイパネルを実現できる。
【００１９】
さらに、空隙を形成する隔壁と第１の基板との距離が３μｍ以上、１０μｍ以下であり、主放電セル間でのクロストークを抑制して高品質の画像表示を実現することができる。
【００２０】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００２１】
（実施の形態１）
図１は、本発明の実施の形態１におけるＰＤＰを示す断面図、図２は同ＰＤＰの第１の基板である表面基板側の電極配列を模式的に示す平面図である。図３は同ＰＤＰの第２の基板である背面基板側を模式的に示す斜視図である。
【００２２】
本発明のＰＤＰの構成は、図１に示すように、第１の基板であるガラス製の表面基板１と第２の基板である背面基板２とが放電空間３を挟んで対向して配置され、その放電空間３には放電によって紫外線を放射するガスとして、ネオンあるいはキセノンなどが封入されている。表面基板１上には、対を成す帯状の第１電極である走査電極６と第２電極である維持電極７とからなる電極群が、互いに平行となるように配列して配置され、その上は誘電体層４および保護膜５で覆われた構造となっている。この走査電極６および維持電極７は、それぞれ透明電極６ａ、７ａと、この透明電極６ａ、７ａ上に重なるように形成されかつ導電性を高めるための銀などからなる金属母線６ｂ、７ｂとから構成されている。
【００２３】
また、図２に示すように、走査電極６と維持電極７とは、走査電極６−走査電極６−維持電極７−維持電極７…となるように、２本ずつ交互に配列され、そして走査電極６間および維持電極７間のそれぞれの電極間には、黒色材料からなる光吸収層８が設けられている。
【００２４】
一方、図１、図３に示すように、背面基板２上には、走査電極６および維持電極７と直交する方向に、複数の帯状の第３電極であるデータ電極９が、互いに平行となるように配列されて配置されている。さらに、その背面基板２上には、走査電極６および維持電極７とデータ電極９とで形成される複数の放電セルを区画するための隔壁１０が形成されているとともに、この隔壁１０により第１放電空間となる主放電セル１１と第２放電空間となるプライミング放電セル１７が形成され、少なくとも主放電セル１１には各色主放電セル１１に対応してＲ、Ｇ、Ｂ３色の蛍光体層１２が設けられている。隔壁１０は、表面基板１に設けられた走査電極６および維持電極７と直交する方向、すなわちデータ電極９と平行な方向に延びる縦壁部１０ａ、１０ｃと、この縦壁部１０ａに交差するように設けて複数の主放電セル１１を形成し、かつ主放電セル１１間に隙間部１３を形成する横壁部１０ｂとで構成されている。なお、表面基板１に形成する光吸収層８は、隔壁１０の横壁部１０ｂ間に形成した隙間部１３とプライミング放電セル１７との空間に対応する位置に形成されている。
【００２５】
また、背面基板２の隙間部１３のうち、プライミング放電セル１７を形成する隙間部１３では、表面基板１の走査電極６と背面基板２間でプライミング放電を生じさせるための第４電極となるプライミング電極１４が走査電極６と平行な方向に形成されている。
【００２６】
このプライミング電極１４は、データ電極９を覆う誘電体層１５上に形成され、このプライミング電極１４を覆うように誘電体層１６が形成されており、データ電極９より走査電極６に近い位置に形成されている。さらに、プライミング電極１４は、走査パルスが印加される走査電極６同士が隣り合う部分に対応する隙間部１３にのみ形成され、そして走査電極６の金属母線６ｂの一部は、プライミング放電セル１７に対応する位置に延長して光吸収層８上に形成されている。すなわち、隣接した走査電極６のうち、プライミング放電セル１７の領域の方向に突出した金属母線６ｂと、背面基板２側に形成されたプライミング電極１４との間でプライミング放電が行われる。
【００２７】
さらに、少なくとも第３電極であるデータ電極９と交差する横壁部１０ｂは、表面基板１上の保護膜５との間に空隙１９が形成されている。図３においては、プライミング放電セル１７とプライミング電極１４のない隙間部１３とでは、主放電セル１１と同様に縦壁部１０ｃが設けられ、横壁部１０ｂと縦壁部１０ｃとが段差Ａだけ主放電セル１１の縦壁部１０ａより低く形成されている。また、これらの段差Ａ、すなわち表面基板１との間の空隙１９の距離を３μｍ以上、１０μｍ以下に設定している。
【００２８】
次に、ＰＤＰに画像データを表示させる方法について説明する。ＰＤＰを駆動する方法として、１フィールド期間を２進法に基づいた発光期間の重みを持った複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行っている。各サブフィールドは初期化期間、アドレス期間および維持期間からなる。図４に本発明の実施の形態１におけるＰＤＰを駆動するための駆動波形の一例を示している。図４に示す初期化期間において、走査電極６とデータ電極９の間で主放電セル１１を初期化し、プライミング放電セル１７の領域に突出した走査電極６とプライミング電極１４間でプライミング放電セル１７の初期化が行われる。次に、アドレス期間は、主放電セル１１に表示、非表示データのアドレスを行う期間であり、図４に示すように、プライミング電極１４には正の電位が常に印加される。
【００２９】
このため、プライミング放電セル１７において、走査電極６のｎ番目の走査電極Ｙｎに走査パルスＳＰｎが印加された時に、プライミング電極１４とｎ番目の走査電極Ｙｎとの間でプライミング放電が発生する。
【００３０】
本発明によれば、プライミング放電セル１７とプライミング電極１４のない隙間部１３とでは、それらの領域での横壁部１０ｂと縦壁部１０ｃとが、段差Ａだけ高さが低く形成され、空隙１９が設けられている。そのため、プライミング放電セル１７で発生したプライミング粒子が空隙１９を通って主放電セル１１に安定的に供給され、主放電セル１１での表示データアドレス時のアドレス放電の放電遅れを小さくすることができ、また、非表示データアドレス時では、誤放電によるデータのアドレスミスの発生もなく、安定なアドレス特性を得ることができる。また、主放電セル１１を構成する縦壁部１０ａは表面基板１と当接しているため隣接する主放電セル間のクロストークは抑制することができる。
【００３１】
さらに、本発明では、プライミング電極１４のない隙間部１３を形成する横壁部１０ｂについても保護膜５との間に空隙１９を設ける構成としている。そのため、放電セル内の排気性能を向上させて不純ガスを排気することが容易となる。
【００３２】
また、プライミング放電セル１７のみの隔壁１０と保護膜５との間だけに空隙１９を設けるだけでも、アドレス時の放電遅れを小さくすることに効果があることは当然である。
【００３３】
次に、走査電極６のｎ＋１番目の走査電極Ｙｎ＋１に走査パルスＳＰｎ＋１が印加されるが、このときには直前にプライミング放電が起こっているために、ｎ＋１番目の主放電セル１１のアドレス時の放電遅れをより小さくすることが可能となる。なお、ここでは、ある１サブフィールドの駆動シーケンスのみの説明を行ったが、他のサブフィールドにおける動作原理も同様である。
【００３４】
このように、本発明によれば、主放電セル１１へのプライミング粒子の安定供給と排気性能が向上したＰＤＰを実現することが可能となる。
【００３５】
なお、以上の説明では、プライミング放電セル１７の隔壁１０の高さを一様に低くしている例を示したが、図５に示すように横壁部１０ｂの一部を低くすることや、横壁部１０ｂに導通部を設けるなどの構成としても同様の効果を発現する。
【００３６】
（実施の形態２）
図６は、本発明の実施の形態２におけるＰＤＰを示す断面図であり、空隙を設ける方法として、表面基板１の誘電体層４の膜厚を低減させることによって実現している。すなわち、プライミング放電セル１７を形成する隔壁に対応する表面基板１の誘電体層４の膜厚を薄くして、表面基板１側に凹状のパターニングを行うことにより空隙となるプライミングスリット２０を形成している。このように、少なくとも隣接する主放電セル１１へ安定的にプライミング粒子を供給することが可能となる。
【００３７】
図７は、空隙のギャップとクロストーク量の関係を示す。図７の横軸は空隙のギャップをμｍ単位として表し、縦軸は隣接する主放電セル間のクロストークにより減少した壁電圧（単位Ｖ）を表している。クロストーク量が増加すると壁電圧は減少するので、縦軸はクロストーク量を表している。パラメータのＩＰＧはＩｎｔｅｒ Ｐｉｘｅｌ Ｇａｐの略で、図２に示すように、隣接する主放電セル１１間の距離を表している。この図７より、ＩＰＧに関わらずクロストーク量がゼロとなる空隙は１０μｍ以下であることがわかる。したがって、主放電によるクロストークを抑制するには空隙のギャップを１０μｍ以下にすることが必要である。一方、実験的には、プライミング放電セル１７から主放電セル１１にプライミング粒子が安定的に供給される空隙のギャップは３μｍ以上必要であることがわかっている。このため、空隙のギャップを３μｍ以上、１０μｍ以下とすればプライミング粒子を安定的に供給し、なおかつクロストークを抑制することができる。
【００３８】
（実施の形態３）
図８はプライミング電極１４に印加する電圧Ｖｐｒに対する放電の統計遅れ時間をそれぞれ走査電極６のｎ番目Ｙ_ｎのセル、走査電極６のｎ＋１番目Ｙ_ｎ＋１のセルで示している。走査電極６のｎ番目Ｙ_ｎに走査パルスが印加された時に、プライミング放電をしているため、ｎ番目のセルでの放電遅れが若干大きいが、プライミング電圧Ｖｐｒを大きくすると放電遅れは減少する。ｎ＋１番目の放電セルでは既にプライミング放電の影響を受けているため、放電遅れが非常に小さいことがわかる。
【００３９】
図９はプライミング放電セル１７の横壁部において、走査電極６のｎ番目Ｙ_ｎの主放電セル２１の横壁部２２の空隙２３と走査電極６のｎ＋１番目Ｙ_ｎ＋１の主放電セル２４の横壁部２５の空隙２６の大きさに差を設けた場合のＰＤＰの断面図である。走査電極６のｎ番目Ｙ_ｎの主放電セル２１の横壁部２２の空隙２３を、走査電極６のｎ＋１番目Ｙ_ｎ＋１の主放電セル２４の横壁部２５の空隙２６よりも大きくしている。このことにより、プライミング放電セル１７から走査電極６のｎ番目Ｙ_ｎの主放電セル２１へのプライミング粒子の供給が多くなり放電遅れが小さくなる。また、走査電極６のｎ＋１番目Ｙ_ｎ＋１の主放電セル２４へのプライミング粒子の供給は抑制され、誤放電をなくし、安定したアドレス特性を得ることができる。
【００４０】
図８には横壁部２２を横壁部２５より低くした場合の結果も示しており、改善されたｎ番目のセル２１の放電遅れ特性が小さくなっていることがわかる。
【００４１】
図１０は実施の形態３のもう一つの例を示す。図１０に示すように、走査電極６のｎ番目Ｙ_ｎの主放電セル２１とプライミング放電セル１７との横壁部２２と表面基板１側との空隙２３は表面基板１側に形成した凹状の深いパターニングの空隙２７により形成される。一方走査電極６のｎ＋１番目Ｙ_ｎ＋１の主放電セル２４とプライミング放電セル１７との横壁部２５と表面基板１側との空隙２６は表面基板１側に形成した凹状のパターニングの空隙２６により形成される。このことにより、ｎ番目の主放電セル２１とプライミング放電セル１７との空隙２３はｎ＋１番目の主放電セル２４とプライミング放電セル１７との空隙２６より大きくすることができ、放電遅れのバラツキを少なくすることができ、安定したアドレス特性を得ることができる。また、この空隙２６は他の横壁部１０ｂに対応する表面基板１側にも同様に形成される。このことにより、排気性能を向上させることができる。
【００４２】
また、本発明における空隙は、少なくともプライミング放電セル１７の領域では、プライミング電極１４と平行な方向に連続して設け、プライミング放電の広がりによって各主放電セルに対応するプライミング粒子の供給を確実にすることができる。
【００４３】
【発明の効果】
以上のように本発明によれば、主放電セルと隣接するプライミング放電を行うプライミング放電セルとの間にある隔壁と表面基板との間に空隙を設けることにより、プライミング放電セルで発生したプライミング粒子を主放電セルに適量供給することができ、主放電セルのアドレス放電の放電遅れを小さくすることができ、高精細化に対応したＰＤＰの、高速アドレスの安定動作特性を向上することができる。また、空隙の間隔を制御することにより、プライミング放電セル内のプライミング粒子を主放電セルに供給する量を制御することができ、ＰＤＰの高速アドレス特性の安定化効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるＰＤＰを示す断面図
【図２】同ＰＤＰの表面基板側の電極配列を模式的に示す平面図
【図３】同ＰＤＰの背面基板側を模式的に示す斜視図
【図４】同ＰＤＰを駆動させる駆動波形の一例を示す波形図
【図５】同ＰＤＰの他の実施例における背面基板側を模式的に示す斜視図
【図６】本発明の実施の形態２におけるＰＤＰを示す断面図
【図７】空隙ギャップとクロストークの関係を示す図
【図８】
本発明のＰＤＰにおけるプライミング電圧に対する放電遅れ特性の一例を示す
特性図
【図９】
本発明の実施の形態３におけるＰＤＰを示す断面図
【図１０】
同ＰＤＰの他の実施例におけるＰＤＰを示す断面図
【符号の説明】
１ 表面基板
２ 背面基板
３ 放電空間
４，１５，１６ 誘電体層
５ 保護膜
６ 走査電極
６ａ，７ａ 透明電極
６ｂ，７ｂ 金属母線
７ 維持電極
８ 光吸収層
９ データ電極
１０ 隔壁
１０ａ，１０ｃ 縦隔壁
１０ｂ 横隔壁
１１ 主放電セル
１２ 蛍光体層
１３ 隙間部
１４ プライミング電極
１７ プライミング放電セル
１９，２３，２６，２７ 空隙
２０ プライミングスリット
２１，２４ 主放電のセル
２２，２５ 横壁部

Claims (8)

1. 第１の基板上に互いに平行となるように配置した第１電極および第２電極と、
   前記第１の基板に放電空間を挟んで対向配置される第２の基板上に前記第１電極および前記第２電極と直交する方向に配置した第３電極と、
   前記第２の基板上に前記第１電極および前記第２電極と平行に配置した第４電極と、
   前記第２の基板上に隔壁により区画し形成された第１放電空間と第２放電空間とを有し、
   前記第１放電空間に前記第１電極、前記第２電極および前記第３電極とで放電を行う主放電セルを形成するとともに、前記第２放電空間に前記第１電極および前記第２電極の少なくとも一方と前記第４電極とで放電を行うプライミング放電セルを形成し、前記第３電極に交差する前記隔壁と前記第１の基板とが空隙を有していることを特徴とするプラズマディスプレイパネル。
2. 隔壁は第１電極および第２電極と直交する方向に延びる縦壁部と、前記第１電極および第２電極と平行して連続的な隙間部を形成する横壁部とにより構成され、第２放電空間が前記隙間部に形成されることを特徴とする請求項１に記載のプラズマディスプレイパネル。
3. 第４電極が第２放電空間に配置され、前記第２放電空間を形成する隔壁と第１の基板とが空隙を有していることを特徴とする請求項２に記載のプラズマディスプレイパネル。
4. 第１電極と第２電極とが２本ずつ交互に配列され、第４電極は走査パルスが印加される走査電極となる前記第１電極同士が隣り合う部分に対応する隙間部に設けられていることを特徴とする請求項３に記載のプラズマディスプレイパネル。
5. 走査がｎ番目の第１電極側の横壁部に対応する空隙の大きさが、走査がｎ＋１番目の第１電極側の横壁部に対応する空隙の大きさよりも大であることを特徴とする請求項４に記載のプラズマディスプレイパネル。
6. 空隙が隔壁に設けられたことを特徴とする請求項１から請求項５のいずれかに記載のプラズマディスプレイパネル。
7. 空隙が第１の基板に設けられたことを特徴とする請求項１から請求項５のいずれかに記載のプラズマディスプレイパネル。
8. 空隙を形成する隔壁と第１の基板との距離が３μｍ以上、１０μｍ以下であることを特徴とする請求項１に記載のプラズマディスプレイパネル。

Images