KR100620425B1

KR100620425B1 - 플라즈마 디스플레이 패널

Info

Publication number: KR100620425B1
Application number: KR1020047014535A
Authority: KR
Inventors: 다치바나히로유키; 후지타니모리오; 니시오츠요시; 안도도루; 미즈노고이치
Original assignee: 마쯔시다덴기산교 가부시키가이샤
Priority date: 2003-03-27
Filing date: 2004-03-25
Publication date: 2006-09-08
Also published as: JP2004296312A; DE602004024495D1; EP1548789A1; WO2004086445A1; EP1548789B1; JP4285039B2; CN1698162A; US7557504B2; CN100338713C; KR20050009283A; EP1548789A4; US20050099125A1

Abstract

어드레스 방전의 방전 지연을 작게 하여, 고속 어드레스 동작을 안정적으로 행하는 플라즈마 디스플레이 패널이다.

표면 기판(1)과 배면 기판(2)을 대향 배치하고, 방전 공간(3)을 형성하는 동시에, 방전 공간(3)을 격벽(10)으로 구획하여, 프라이밍 방전 셀(17)과 주 방전 셀(11)을 형성하고, 프라이밍 방전 셀(17)의 격벽(10)과 표면 기판(1) 사이에 공극(19)을 설치하고, 프라이밍 방전 셀(17)에서 발생한 프라이밍 입자를 공극(19)을 통해서 주 방전 셀(11)에 공급함으로써, 고속 어드레스 동작을 안정적으로 행하는 플라즈마 디스플레이 패널이 얻어진다.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}

본 발명은, 벽걸이 TV나 대형 모니터에 사용되는 플라즈마 디스플레이 패널에 관한 것이다.

AC형으로서 대표적인 교류 면방전형 플라즈마 디스플레이 패널(이하, PDP라고 부름)은, 면방전을 행하는 주사 전극 및 유지 전극을 배열하여 형성한 유리 기판으로 이루어지는 표면판과, 데이터 전극을 배열하여 형성한 유리 기판으로 이루어지는 배면판을, 양 전극이 매트릭스를 형성하도록, 또한 간극에 방전 공간을 형성하도록 평행하게 대향 배치하고, 그 외주부를 유리 프릿(glass frit) 등의 봉착재에 의해서 봉착함으로써 구성되어 있다. 그리고, 기판 사이에는, 격벽에 의해서 구획된 방전 셀이 설치되고, 이 격벽 사이의 셀 공간에 형광체층이 형성된 구성이다. 이와 같은 구성의 PDP에서는, 가스 방전에 의해 자외선을 발생시키고, 이 자외선으로 R, G, B의 각 색의 형광체를 여기하여 발광시킴으로써 컬러 표시를 행하고 있다(일본국 특개 2001-195990호 공보 참조).

이 PDP는, 1필드 기간을 다수의 서브필드로 분할하고, 발광시키는 서브필드의 조합에 의해서 구동하여 계조 표시를 행한다. 각 서브필드는, 초기화 기간, 어드레스 기간 및 유지 기간으로 이루어진다. 화상 데이터를 표시하기 위해서는, 초 기화 기간, 어드레스 기간 및 유지 기간에서 각각 다른 신호 파형을 각 전극에 인가하고 있다.

초기화 기간에는, 예를 들면, 양극성의 펄스 전압을 모든 주사 전극에 인가하여, 주사 전극 및 유지 전극을 덮는 유전체층 상의 보호막 및 형광체층 상에 필요한 벽 전하를 축적한다.

어드레스 기간에서는, 모든 주사 전극에, 순차적으로 음극성의 주사 펄스를 인가함으로써 주사하고, 표시 데이터가 있는 경우, 주사 전극을 주사하고 있는 동안에, 데이터 전극에 양극성의 데이터 펄스를 인가하면, 주사 전극과 데이터 전극의 사이에서 방전이 일어나, 주사 전극 상의 보호막의 표면에 벽 전하가 형성된다.

이어지는 유지 기간에서는, 일정한 기간, 주사 전극과 유지 전극의 사이에 방전을 유지하기에 충분한 전압을 인가한다. 이것에 의해, 주사 전극과 유지 전극의 사이에 방전 플라즈마가 생성되어, 일정한 기간, 형광체층을 여기 발광시킨다. 어드레스 기간에서 데이터 펄스가 인가되지 않은 방전 공간에서는, 방전은 발생하지 않고 형광체층의 여기 발광은 일어나지 않는다.

이와 같은 PDP에서, 어드레스 기간의 방전에 큰 방전 지연이 발생하여 어드레스 동작이 불안정하게 되거나, 혹은 어드레스 동작을 완전하게 행하기 위해서 어드레스 시간을 길게 설정하여 어드레스 기간에 소비되는 시간이 너무 커지는 문제가 있었다. 이들 문제를 해결하기 위해서, 표면판에 보조 방전 전극을 설치하여 표면판측의 면 내 보조 방전에 의해서 발생한 프라이밍 방전(priming discharge)에 의해 방전 지연을 작게 하는 패널과 그 구동 방법이 제안되어 있다(일본국 특개 2002-297091호 공보 참조).

그러나, 이들 PDP에서는, 고정세화에 의해, 방전 셀 수가 증가하면 어드레스 기간에 소비되는 시간이 길어져, 유지 기간에 소비되는 시간을 줄이지 않으면 안 되어, 고휘도화나 고계조화가 어렵다고 하는 문제가 발생한다. 또, 어드레스 특성은 프로세스의 영향도 크기 때문에, 어드레스시의 방전 지연을 작게 하여 어드레스 시간을 짧게 하는 것이 요구되고 있다. 이러한 요구에 대해서, 종래의 표면판 면 내에서 프라이밍 방전을 행하는 PDP는, 어드레스시의 방전 지연을 충분히 단축할 수 없거나, 혹은 보조 방전의 동작 마진이 작은, 오방전을 유발하여 동작이 불안정하게 된다는 등의 과제가 있었다. 또, 보조 방전이 표면판의 면 내에서 행해지기 때문에 인접하는 방전 셀에 프라이밍에 필요한 입자 이상의 프라이밍 입자가 공급되어 크로스토크(crosstalk)를 발생하는 등의 과제가 있었다.

본 발명은, 상술한 과제를 감안하여 이루어진 것으로, 프라이밍 방전에서 발생한 프라이밍 입자를 방전 셀에 안정적으로 공급함으로써, 어드레스 방전 지연을 작게 하여, 어드레스 특성을 안정화시키는 동시에, 배기를 확실하게 행할 수 있는 PDP를 제공하는 것을 목적으로 한다.

이와 같은 목적을 달성하기 위해서 본 발명의 PDP는, 제1 기판 상에 서로 평행하게 되도록 배치한 제1 전극 및 제2 전극과, 제1 기판에 방전 공간을 사이에 끼고 대향 배치되는 제2 기판 상에 제1 전극 및 제2 전극과 직교하는 방향으로 배치한 제3 전극과, 제2 기판 상에 제1 전극 및 제2 전극과 평행하게 배치한 제4 전극 과, 제2 기판 상에 격벽에 의해 구획하여 형성된 제1 방전 공간과 제2 방전 공간을 갖고, 제1 방전 공간에 제1 전극, 제2 전극 및 제3 전극으로 방전을 행하는 주 방전 셀을 형성하는 동시에, 제2 방전 공간에 제1 전극 및 제2 전극의 적어도 한쪽과 제4 전극으로 방전을 행하는 프라이밍 방전 셀을 형성하고, 제3 전극에 교차하는 격벽과 제1 기판이 공극을 갖고 있다.

이 구성에 의하면, 방전 셀을 화상 데이터의 표시를 행하는 주 방전 셀이 되는 제1 방전 공간과, 이 주 방전 셀에 프라이밍 방전 셀이 되는 제2 방전 공간으로 나누고, 또한 프라이밍 방전 셀 내에서 발생한 프라이밍 입자가 공극을 통해서 주 방전 셀에 안정적으로 공급되어 방전 지연을 작게 할 수 있다. 또한, 방전 셀 내의 배기 성능을 향상시키는 것이 가능해진다.

도 1은 본 발명의 실시 형태 1에서의 PDP를 도시하는 단면도,

도 2는 상기 PDP의 표면 기판측의 전극 배열을 모식적으로 도시하는 평면도,

도 3은 상기 PDP의 배면 기판측을 모식적으로 도시하는 사시도,

도 4는 상기 PDP를 구동시키는 구동 파형의 일례를 도시하는 파형도,

도 5는 상기 PDP의 다른 실시예에서의 배면 기판측을 모식적으로 도시하는 사시도,

도 6은 본 발명의 실시 형태 2에서의 PDP를 도시하는 단면도,

도 7은 공극 갭과 크로스토크의 관계를 도시하는 도면,

도 8은 본 발명의 PDP에서의 프라이밍 전압에 대한 방전 지연 특성의 일례를 도시하는 특성도,

도 9는 본 발명의 실시 형태 3에서의 PDP를 도시하는 단면도,

도 10은 상기 PDP의 다른 실시예에서의 PDP를 도시하는 단면도이다.

이하 본 발명의 실시 형태에 대해서, 도면을 참조하면서 설명한다.

(실시 형태 1)

도 1은, 본 발명의 실시 형태 1에서의 PDP를 도시하는 단면도, 도 2는 상기 PDP의 제1 기판인 표면 기판측의 전극 배열을 모식적으로 도시하는 평면도이다. 도 3은 상기 PDP의 제2 기판인 배면 기판측을 모식적으로 도시하는 사시도이다.

본 발명의 PDP의 구성은, 도 1에 도시하는 바와 같이, 제1 기판인 유리제의 표면 기판(1)과 제2 기판인 배면 기판(2)이 방전 공간(3)을 사이에 끼고 대향하여 배치되고, 그 방전 공간(3)에는 방전에 의해서 자외선을 방사하는 가스로서, 네온 혹은 크세논 등이 봉입되어 있다. 표면 기판(1) 상에는, 쌍을 이루는 띠형상의 제1 전극인 주사 전극(6)과 제2 전극인 유지 전극(7)으로 이루어지는 전극군이, 서로 평행하게 되도록 배열되어 배치되고, 그 위에는 유전체층(4) 및 보호막(5)으로 덮여진 구조로 되어 있다. 이 주사 전극(6) 및 유지 전극(7)은, 각각 투명 전극(6a, 7a)과, 이 투명 전극(6a, 7a) 상에 겹쳐지도록 형성되고 또한 도전성을 높이기 위한 은 등으로 이루어지는 금속 모선(6b, 7b)으로 구성되어 있다.

또, 도 2에 도시하는 바와 같이, 주사 전극(6)과 유지 전극(7)은, 주사 전극(6)-주사 전극(6)-유지 전극(7)-유지 전극(7)…이 되도록, 2개씩 교대로 배열되고, 그리고 주사 전극(6) 사이 및 유지 전극(7) 사이의 각각의 전극 사이에는, 흑색 재료로 이루어지는 광 흡수층(8)이 설치되어 있다.

한편, 도 1, 도 3에 도시하는 바와 같이, 배면 기판(2) 상에는, 주사 전극(6) 및 유지 전극(7)과 직교하는 방향으로, 다수의 띠형상의 제3 전극인 데이터 전극(9)이, 서로 평행하게 되도록 배열되어 배치되어 있다. 또한, 그 배면 기판(2) 상에는, 주사 전극(6) 및 유지 전극(7)과 데이터 전극(9)으로 형성되는 다수의 방전 셀을 구획하기 위한 격벽(10)이 형성되어 있는 동시에, 이 격벽(10)에 의해 제1 방전 공간이 되는 주 방전 셀(11)과 제2 방전 공간이 되는 프라이밍 방전 셀(17)이 형성되고, 적어도 주 방전 셀(11)에는 각 색의 주 방전 셀(11)에 대응하여 R, G, B 3색의 형광체층(12)이 설치되어 있다. 격벽(10)은, 표면 기판(1)에 설치된 주사 전극(6) 및 유지 전극(7)과 직교하는 방향, 즉 데이터 전극(9)과 평행한 방향으로 연장되는 종 벽부(10a, 10c)와, 이 종 벽부(10a)에 교차하도록 설치하여 다수의 주 방전 셀(11)을 형성하고, 또한 주 방전 셀(11) 사이에 간극부(13)를 형성하는 횡 벽부(10b)로 구성되어 있다. 또한, 표면 기판(1)에 형성하는 광 흡수층(8)은, 격벽(10)의 횡 벽부(10b) 사이에 형성한 간극부(13)와 프라이밍 방전 셀(17)과의 공간에 대응하는 위치에 형성되어 있다.

또, 배면 기판(2)의 간극부(13) 중, 프라이밍 방전 셀(17)을 형성하는 간극부(13)에서는, 표면 기판(1)의 주사 전극(6)과 배면 기판(2) 사이에서 프라이밍 방전을 발생시키기 위한 제4 전극이 되는 프라이밍 전극(14)이 주사 전극(6)과 평행한 방향으로 형성되어 있다.

이 프라이밍 전극(14)은, 데이터 전극(9)을 덮는 유전체층(15) 상에 형성되고, 이 프라이밍 전극(14)을 덮도록 유전체층(16)이 형성되어 있으며, 데이터 전극(9)보다 주사 전극(6)에 가까운 위치에 형성되어 있다. 또한, 프라이밍 전극(14)은, 주사 펄스가 인가되는 주사 전극(6)들이 서로 이웃하는 부분에 대응하는 간극부(13)에만 형성되고, 주사 전극(6)의 금속 모선(6b)의 일부는, 프라이밍 방전 셀(17)에 대응하는 위치에 연장되어 광 흡수층(8) 상에 형성되어 있다. 즉, 인접한 주사 전극(6) 중, 프라이밍 방전 셀(17)의 영역의 방향으로 돌출된 금속 모선(6b)과, 배면 기판(2)측에 형성된 프라이밍 전극(14)의 사이에서 프라이밍 방전이 행해진다.

또한, 적어도 제3 전극인 데이터 전극(9)과 교차하는 횡 벽부(10b)는, 표면 기판(1) 상의 보호막(5)과의 사이에 공극(19)이 형성되어 있다. 도 3에서는, 프라이밍 방전 셀(17)과 프라이밍 전극(14)이 없는 간극부(13)에서는, 주 방전 셀(11)과 동일하게 종 벽부(10c)가 설치되고, 횡 벽부(10b)와 종 벽부(10c)가 단차(A)만큼 주 방전 셀(11)의 종 벽부(10a)보다 낮게 형성되어 있다. 또, 이들의 단차(A), 즉 표면 기판(1)과의 사이의 공극(19)의 거리를 3㎛ 이상, 10㎛ 이하로 설정하고 있다.

다음에, PDP에 화상 데이터를 표시시키는 방법에 대해서 설명한다. PDP를 구동하는 방법으로서, 1필드 기간을 2진법에 기초한 발광 기간의 가중치를 가진 다수의 서브필드로 분할하고, 발광시키는 서브필드의 조합에 의해서 계조 표시를 행하고 있다. 각 서브필드는, 초기화 기간, 어드레스 기간 및 유지 기간으로 이루어 진다. 도 4에 본 발명의 실시 형태 1에서의 PDP를 구동하기 위한 구동 파형의 일례를 도시하고 있다. 도 4에 도시하는 초기화 기간에서, 주사 전극(6)과 데이터 전극(9)의 사이에서 주 방전 셀(11)을 초기화하고, 프라이밍 방전 셀(17)의 영역에 돌출된 주사 전극(6)과 프라이밍 전극(14) 사이에서 프라이밍 방전 셀(17)의 초기화가 행해진다. 다음에, 어드레스 기간은, 주 방전 셀(11)에 표시, 비표시 데이터의 어드레스를 행하는 기간이고, 도 4에 도시하는 바와 같이, 프라이밍 전극(14)에는 양의 전위가 항상 인가된다.

이 때문에, 프라이밍 방전 셀(17)에서, 주사 전극(6)의 n번째의 주사 전극(Yn)에 주사 펄스(SPn)가 인가되었을 때에, 프라이밍 전극(14)과 n번째의 주사 전극(Yn)의 사이에서 프라이밍 방전이 발생한다.

본 발명에 의하면, 프라이밍 방전 셀(17)과 프라이밍 전극(14)이 없는 간극부(13)에서는, 그들의 영역에서의 횡 벽부(10b)와 종 벽부(10c)가, 단차(A)만큼 높이가 낮게 형성되어, 공극(19)이 설치되어 있다. 이 때문에, 프라이밍 방전 셀(17)에서 발생한 프라이밍 입자가 공극(19)을 통해서 주 방전 셀(11)에 안정적으로 공급되어, 주 방전 셀(11)에서의 표시 데이터 어드레스시의 어드레스 방전의 방전 지연을 작게 할 수 있으며, 또, 비표시 데이터 어드레스시에는, 오방전에 의한 데이터의 어드레스 미스의 발생도 없어, 안정적인 어드레스 특성을 얻을 수 있다. 또, 주 방전 셀(11)을 구성하는 종 벽부(10a)는 표면 기판(1)과 맞닿아 있기 때문에 인접하는 주 방전 셀 사이의 크로스토크는 억제될 수 있다.

또한, 본 발명에서는, 프라이밍 전극(14)이 없는 간극부(13)를 형성하는 횡 벽부(10b)에 대해서도 보호막(5)과의 사이에 공극(19)을 설치하는 구성으로 하고 있다. 이 때문에, 방전 셀 내의 배기 성능을 향상시켜 불순 가스를 배기하는 것이 용이해진다.

또, 프라이밍 방전 셀(17)만의 격벽(10)과 보호막(5)의 사이에만 공극(19)을 설치하는 것만으로도, 어드레스시의 방전 지연을 작게 하는 것에 효과가 있는 것은 당연하다.

다음에, 주사 전극(6)의 n+1번째의 주사 전극(Yn+1)에 주사 펄스(SPn+1)가 인가되지만, 이 때에는 직전에 프라이밍 방전이 일어나고 있기 때문에, n+1번째의 주 방전 셀(11)의 어드레스시의 방전 지연을 보다 작게 하는 것이 가능해진다. 또한, 여기에서는, 어느 1서브필드의 구동 시퀀스만의 설명을 행하였지만, 다른 서브필드에서의 동작 원리도 동일하다.

이와 같이, 본 발명에 의하면, 주 방전 셀(11)로의 프라이밍 입자의 안정 공급과 배기 성능이 향상한 PDP를 실현하는 것이 가능해진다.

또한, 이상의 설명에서는, 프라이밍 방전 셀(17)의 격벽(10)의 높이를 한결같이 낮게 하고 있는 예를 나타내었지만, 도 5에 도시하는 바와 같이 횡 벽부(10b)의 일부를 낮게 하거나, 횡 벽부(10b)에 도통부를 설치하는 등의 구성으로 해도 동일한 효과를 발현한다.

(실시 형태 2)

도 6은, 본 발명의 실시 형태 2에서의 PDP를 도시하는 단면도이고, 공극을 설치하는 방법으로서, 표면 기판(1)의 유전체층(4)의 막 두께를 저감시킴으로써 실 현하고 있다. 즉, 프라이밍 방전 셀(17)을 형성하는 격벽에 대응하는 표면 기판(1)의 유전체층(4)의 막 두께를 얇게 하여, 표면 기판(1)측에 오목 형상의 패터닝을 행함으로써 공극이 되는 프라이밍 슬릿(20)을 형성하고 있다. 이와 같이, 적어도 인접하는 주 방전 셀(11)로 안정적으로 프라이밍 입자를 공급하는 것이 가능해진다.

도 7은, 공극의 갭과 크로스토크량의 관계를 도시한다. 도 7의 가로축은 공극의 갭을 ㎛ 단위로 나타내고, 세로축은 인접하는 주 방전 셀 사이의 크로스토크에 의해 감소한 벽 전압(단위 V)을 나타내고 있다. 크로스토크량이 증가하면 벽 전압은 감소하기 때문에, 세로축은 크로스토크량을 나타내고 있다. 파라미터의 IPG는 Inter Pixel Gap의 약자로, 도 2에 도시하는 바와 같이, 인접하는 주 방전 셀(11) 사이의 거리를 나타내고 있다. 이 도 7로부터, IPG에 관계없이 크로스토크량이 0이 되는 공극은 10㎛ 이하인 것을 알 수 있다. 따라서, 주 방전에 의한 크로스토크를 억제하기 위해서는 공극의 갭을 10㎛ 이하로 하는 것이 필요하다. 한편, 실험적으로는, 프라이밍 방전 셀(17)로부터 주 방전 셀(11)로 프라이밍 입자가 안정적으로 공급되는 공극의 갭은 3㎛ 이상 필요한 것을 알 수 있다. 이 때문에, 공극의 갭을 3㎛ 이상, 10㎛ 이하로 하면 프라이밍 입자를 안정적으로 공급하고, 또한 크로스토크를 억제할 수 있다.

(실시 형태 3)

도 8은 프라이밍 전극(14)에 인가하는 전압(Vpr)에 대한 방전의 통계 지연 시간을 각각 주사 전극(6)의 n번째 Y_n의 셀, 주사 전극(6)의 n+1번째 Y_n+1의 셀로 나타내고 있다. 주사 전극(6)의 n번째 Y_n에 주사 펄스가 인가되었을 때에, 프라이밍 방전을 하고 있기 때문에, n번째의 셀에서의 방전 지연이 약간 크지만, 프라이밍 전압(Vpr)을 크게 하면 방전 지연은 감소한다. n+1번째의 방전 셀에서는 이미 프라이밍 방전의 영향을 받고 있기 때문에, 방전 지연이 대단히 작은 것을 알 수 있다.

도 9는 프라이밍 방전 셀(17)의 횡 벽부에서, 주사 전극(6)의 n번째 Y_n의 주 방전 셀(21)의 횡 벽부(22)의 공극(23)과 주사 전극(6)의 n+1번째 Y_n+1의 주 방전 셀(24)의 횡 벽부(25)의 공극(26)의 크기에 차이를 둔 경우의 PDP의 단면도이다. 주사 전극(6)의 n번째 Y_n의 주 방전 셀(21)의 횡 벽부(22)의 공극(23)을, 주사 전극(6)의 n+1번째 Y_n+1의 주 방전 셀(24)의 횡 벽부(25)의 공극(26)보다도 크게 하고 있다. 이것에 의해, 프라이밍 방전 셀(17)로부터 주사 전극(6)의 n번째 Y_n의 주 방전 셀(21)로의 프라이밍 입자의 공급이 많아져서 방전 지연이 작아진다. 또, 주사 전극(6)의 n+1번째 Y_n+1의 주 방전 셀(24)로의 프라이밍 입자의 공급은 억제되고, 오방전을 없애서, 안정한 어드레스 특성을 얻을 수 있다.

도 8에는 횡 벽부(22)를 횡 벽부(25)보다 낮게 한 경우의 결과도 나타내고 있고, 개선된 n번째의 셀(21)의 방전 지연 특성이 작아지고 있는 것을 알 수 있다.

도 10은 실시 형태 3의 또 하나의 예를 도시한다. 도 10에 도시하는 바와 같이, 주사 전극(6)의 n번째 Y_n의 주 방전 셀(21)과 프라이밍 방전 셀(17)과의 횡 벽부(22)와 표면 기판(1)측과의 공극(23)은 표면 기판(1)측에 형성한 오목 형상의 깊은 패터닝의 공극(27)에 의해 형성된다. 한편 주사 전극(6)의 n+1번째 Y_n+1의 주 방전 셀(24)과 프라이밍 방전 셀(17)과의 횡 벽부(25)와 표면 기판(1)측과의 공극(26)은 표면 기판(1)측에 형성한 오목 형상의 패터닝의 공극(26)에 의해 형성된다. 이것에 의해, n번째의 주 방전 셀(21)과 프라이밍 방전 셀(17)의 공극(23)은 n+1번째의 주 방전 셀(24)과 프라이밍 방전 셀(17)의 공극(26)보다 크게 할 수 있어, 방전 지연의 편차를 작게 할 수 있어, 안정적인 어드레스 특성을 얻을 수 있다. 또, 이 공극(26)은 다른 횡 벽부(10b)에 대응하는 표면 기판(1)측에도 동일하게 형성된다. 이것에 의해, 배기 성능을 향상시킬 수 있다.

또, 본 발명에서의 공극은, 적어도 프라이밍 방전 셀(17)의 영역에서는, 프라이밍 전극(14)과 평행한 방향으로 연속하여 설치하여, 프라이밍 방전의 확대에 의해서 각 주 방전 셀에 대응하는 프라이밍 입자의 공급을 확실하게 할 수 있다.

본 발명의 플라즈마 디스플레이 패널은, 프라이밍 방전 셀에서 발생한 프라이밍 입자를 주 방전 셀에 적당량 공급할 수 있다. 또, 주 방전 셀의 어드레스 방전의 방전 지연을 작게 할 수 있어, 고정세화에 대응한 PDP의 고속 어드레스의 안정 동작 특성을 향상할 수 있다. 이 때문에, 벽걸이 TV나 대형 모니터 등으로서 유용하다.

Claims

표면 기판인 제1 기판 상에 서로 평행하게 되도록 배치한 주사 전극인 제1 전극 및 유지 전극인 제2 전극과,

상기 제1 기판에 방전 공간을 사이에 끼고 대향 배치되는 배면 기판인 제2 기판 상에 상기 제1 전극 및 상기 제2 전극과 직교하는 방향으로 배치한 데이터 전극인 제3 전극과,

상기 제2 기판 상에 상기 제1 전극 및 상기 제2 전극과 평행하게 배치한 프라이밍 전극인 제4 전극과,

상기 제2 기판 상에 격벽에 의해 구획하여 형성된 제1 방전 공간과 제2 방전 공간을 갖고,

상기 제1 방전 공간에 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극으로 방전을 행하는 주 방전 셀을 형성하는 동시에, 상기 제2 방전 공간에 상기 제1 전극 및 상기 제2 전극의 적어도 한쪽과 상기 제4 전극으로 방전을 행하는 프라이밍 방전 셀을 형성하고, 상기 제3 전극에 교차하는 상기 격벽과 상기 제1 기판이 공극을 갖고 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제1항에 있어서, 격벽은 제1 전극 및 제2 전극과 직교하는 방향으로 연장되는 종 벽부와, 상기 제1 전극 및 제2 전극과 평행하게 연속적인 간극부를 형성하는 횡 벽부에 의해 구성되고, 제2 방전 공간이 상기 간극부에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제2항에 있어서, 제4 전극이 제2 방전 공간에 배치되고, 상기 제2 방전 공간을 형성하는 격벽과 제1 기판이 공극을 갖고 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제3항에 있어서, 제1 전극과 제2 전극이 2개씩 교대로 배열되고, 제4 전극은 주사 펄스가 인가되는 주사 전극이 되는 상기 제1 전극들이 서로 이웃하는 부분에 대응하는 간극부에 설치되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제4항에 있어서, 주사가 n번째의 제1 전극측의 횡 벽부에 대응하는 공극의 크기가, 주사가 n+1번째의 제1 전극측의 횡 벽부에 대응하는 공극의 크기보다도 큰 것을 특징으로 하는 플라즈마 디스플레이 패널.
제1항 내지 제5항 중 어느 한 항에 있어서, 공극이 격벽에 설치된 것을 특징으로 하는 플라즈마 디스플레이 패널.
제1항 내지 제5항 중 어느 한 항에 있어서, 공극이 제1 기판에 설치된 것을 특징으로 하는 플라즈마 디스플레이 패널.
제1항에 있어서, 공극을 형성하는 격벽과 제1 기판의 거리가 3㎛ 이상, 10㎛ 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.