KR100621560B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100621560B1
KR100621560B1 KR1020047014538A KR20047014538A KR100621560B1 KR 100621560 B1 KR100621560 B1 KR 100621560B1 KR 1020047014538 A KR1020047014538 A KR 1020047014538A KR 20047014538 A KR20047014538 A KR 20047014538A KR 100621560 B1 KR100621560 B1 KR 100621560B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
discharge
discharge space
priming
Prior art date
Application number
KR1020047014538A
Other languages
English (en)
Other versions
KR20050009286A (ko
Inventor
다치바나히로유키
고스기나오키
니시오츠요시
니시무라마사키
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20050009286A publication Critical patent/KR20050009286A/ko
Application granted granted Critical
Publication of KR100621560B1 publication Critical patent/KR100621560B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
    • G09G3/2986—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements with more than 3 electrodes involved in the operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

어드레스 특성을 안정화시킬 수 있는 플라즈마 디스플레이 패널이다.
전면 기판(1)과 배면 기판(2)을 대향 배치하고, 방전 공간(3)을 형성하는 동시에, 방전 공간(3)을 격벽(11)으로 구획하여, 프라이밍 방전 셀(16)과 주 방전 셀(12)을 형성하고, 프라이밍 방전 셀(16)에는 유전체층(17) 상에 프라이밍 전극(15)을 형성하고 있으므로, 데이터 전극(10)과 프라이밍 전극(15)의 절연성을 확보하고, 또한 주 방전 전에 확실히 프라이밍 방전을 발생시킬 수 있다.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}
본 발명은, 벽걸이 TV나 대형 모니터에 사용되는 플라즈마 디스플레이 패널 및 그 제조 방법에 관한 것이다.
AC형으로서 대표적인 교류 면방전형 플라즈마 디스플레이 패널(이하, PDP라고 부름)은, 면방전을 행하는 주사 전극 및 유지 전극을 배열하여 형성한 유리 기판으로 이루어지는 전면판과, 데이터 전극을 배열하여 형성한 유리 기판으로 이루어지는 배면판을, 양 전극이 매트릭스를 형성하도록, 또한 간극에 방전 공간을 형성하도록 평행으로 대향 배치하고, 그 외주부를 유리 프릿(glass frit) 등의 봉착재에 의해 봉착함으로써 구성되어 있다. 그리고, 기판 사이에는, 격벽에 의해 구획된 방전 셀이 설치되고, 이 격벽 사이의 셀 공간에 형광체층이 형성된 구성이다. 이러한 구성의 PDP에서는, 가스 방전에 의해 자외선을 발생시키고, 이 자외선으로 R, G, B의 각 색의 형광체를 여기하여 발광시킴으로써 컬러 표시를 행하고 있다(일본국 특개 2001-195990호 공보 참조).
이 PDP는, 1필드 기간을 다수의 서브필드로 분할하고, 발광시키는 서브필드의 조합에 의해 구동하여 계조 표시를 행한다. 각 서브필드는, 초기화 기간, 어드레스 기간 및 유지 기간으로 이루어진다. 화상 데이터를 표시하기 위해서는, 초기 화 기간, 어드레스 기간 및 유지 기간에서 각각 다른 신호 파형을 각 전극에 인가하고 있다.
초기화 기간에는, 예를 들면, 양극성의 펄스 전압을 모든 주사 전극에 인가하여, 주사 전극 및 유지 전극을 덮는 유전체층 상의 보호막 및 형광체층 상에 필요한 벽 전하를 축적한다.
어드레스 기간에서는, 모든 주사 전극에, 순차로 음극성의 주사 펄스를 인가함으로써 주사하고, 표시 데이터가 있는 경우, 주사 전극을 주사하고 있는 동안에, 데이터 전극에 양극성의 데이터 펄스를 인가하면, 주사 전극과 데이터 전극의 사이에서 방전이 일어나, 주사 전극 상의 보호막의 표면에 벽 전하가 형성된다.
이어지는 유지 기간에서는, 일정한 기간, 주사 전극과 유지 전극의 사이에 방전을 유지하기에 충분한 전압을 인가한다. 이에 의해, 주사 전극과 유지 전극의 사이에 방전 플라즈마가 생성되어, 일정한 기간, 형광체층을 여기 발광시킨다. 어드레스 기간에 있어서 데이터 펄스가 인가되지 않은 방전 공간에서는, 방전은 발생하지 않고 형광체층의 여기 발광은 일어나지 않는다.
이러한 PDP에서는, 어드레스 기간의 방전에 큰 방전 지연이 발생하여, 어드레스 동작이 불안정해지거나, 또는 어드레스 동작을 완전히 행하기 위해 어드레스 시간을 길게 설정하여 어드레스 기간에 소비하는 시간이 지나치게 커지는 문제가 있었다. 이들 문제를 해결하기 위해서, 전면판에 보조 방전 전극을 설치하여 전면판측의 면 내 보조 방전에 의해 발생한 프라이밍 방전(priming discharge)에 의해 방전 지연을 작게 하는 PDP와 그 구동 방법이 제안되어 있다(일본국 특개 2002- 297091호 공보 참조).
그러나, 이들 PDP에서, 고정세화하여 라인 수가 늘어났을 때에는, 더욱 더 어드레스 시간에 소비되는 시간이 길어져, 유지 기간에 소비되는 시간을 줄이지 않으면 안 되어, 고정세화했을 때에 휘도의 확보가 어렵다고 하는 문제가 발생한다. 또한, 고휘도 ·고효율화를 달성하기 위해, 크세논(Xe) 분압을 올린 경우에도 방전 개시 전압이 상승하여, 방전 지연이 커져 어드레스 특성이 악화된다는 문제가 있었다. 또, 어드레스 특성은 프로세스의 영향도 크기 때문에, 어드레스 시의 방전 지연을 작게 하여 어드레스 시간을 짧게 하는 것이 요구되고 있다.
이러한 요구에 대하여, 종래의 전면판 면 내에서 프라이밍 방전을 행하는 PDP는, 어드레스 시의 방전 지연을 충분히 단축할 수 없거나, 혹은 보조 방전의 동작 마진이 작으며, 오방전을 유발하여 동작이 불안정하다는 등의 과제가 있었다. 또, 보조 방전이 전면판의 면 내에서 행해지기 때문에 인접하는 방전 셀로 프라이밍에 필요한 입자 이상의 프라이밍 입자가 공급되어 크로스토크(crosstalk)를 발생시키는 등의 과제가 있었다.
본 발명은, 상술한 과제를 감안하여 이루어진 것으로, 전면판과 배면판의 사이에서 프라이밍 방전을 행하여, 프라이밍 방전을 안정적으로 발생시킴으로써, 고정세화한 경우에도 어드레스 특성이 안정한 PDP 및 그 제조 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위해, 본 발명의 PDP는, 제1 기판 상에 서로 평행이 되도록 배치한 제1 전극 및 제2 전극과, 제1 기판에 방전 공간을 사이에 끼고 대향 배치되는 제2 기판 상에 상기 제1 전극 및 제2 전극과 직교하는 방향으로 배치한 제3 전극과, 제2 기판 상에 제1 전극 및 제2 전극과 평행으로 배치한 제4 전극과, 제2 기판 상에 격벽에 의해 구획하여 형성된 제1 방전 공간과 제2 방전 공간을 갖고, 제1 방전 공간에 제1 전극, 제2 전극 및 제3 전극으로 방전을 행하는 주 방전 셀을 형성하는 동시에, 제2 방전 공간에 제1 전극 및 제2 전극의 적어도 한쪽과 제4 전극으로 방전을 행하는 프라이밍 방전 셀을 형성하고, 제2 방전 공간에서, 제4 전극은 유전체층 상에 형성되는 동시에 제3 전극보다도 제1 전극 및 제2 전극에 접근하여 배치되어 있다.
이 구성에 의하면, 제2 방전 공간에서는 제4 전극이 유전체층 상에 형성되어 있는, 즉 제3 전극과 제4 전극이 유전체층을 통해 절연되어 있으므로 양 전극 간의 절연 내압을 확보할 수 있다. 또한, 그 유전체층에 의해서 프라이밍 방전을 행하는 제2 방전 공간에서의 방전 거리가 주 방전을 제1 방전 공간에서의 방전 거리보다도 작아지므로, 제2 방전 공간에서의 프라이밍 방전을 제1 방전 공간에서의 주 방전의 어드레스 방전 전에 확실하게 행할 수 있다. 그 결과, 어드레스 특성이 우수한 PDP를 실현하는 것이 가능하게 된다.
도 1은 본 발명의 실시 형태 1에서의 PDP를 도시하는 단면도,
도 2는 상기 PDP의 전면 기판측의 전극 배열을 모식적으로 도시하는 평면도,
도 3은 상기 PDP의 배면 기판측을 모식적으로 도시하는 사시도,
도 4는 상기 PDP를 구동하기 위한 구동 파형의 일례를 도시하는 파형도,
도 5는 본 발명의 실시 형태 2에서의 PDP를 도시하는 단면도,
도 6은 상기 PDP의 배면 기판측을 모식적으로 도시하는 사시도,
도 7은 본 발명의 실시 형태 3에서의 PDP의 배면 기판의 제조 프로세스 흐름도,
도 8은 본 발명의 실시 형태 3에서의 유전체와 프라이밍 전극의 충전 도포 장치의 개요도,
도 9는 본 발명의 실시 형태 3에서의 제조 방법에 의해 제조된 PDP의 주요부 확대 단면도이다.
이하, 본 발명의 일 실시 형태에 의한 PDP에 관해, 도면을 이용하여 설명한다.
(실시 형태 1)
도 1은 본 발명의 실시 형태 1에서의 PDP를 도시하는 단면도, 도 2는 제1 기판인 전면 기판측의 전극 배열을 모식적으로 도시하는 평면도, 도 3은 제2 기판인 배면 기판측을 모식적으로 도시하는 사시도이다.
도 1에 도시하는 바와 같이, 제1 기판인 유리제의 전면 기판(1)과, 제2 기판인 유리제의 배면 기판(2)이 방전 공간(3)을 사이에 끼고 대향하여 배치되고, 그 방전 공간(3)에는 방전에 의해 자외선을 방사하는 가스로서, 네온 및 크세논(Xe) 등이 봉입되어 있다. 전면 기판(1) 상에는, 전면 유전체층(4) 및 보호막으로 덮히 고, 또한, 제1 전극인 주사 전극(6)과 제2 전극인 유지 전극(7)으로 쌍을 이루는 띠 형상의 전극군이 서로 평행이 되도록 배치되어 있다. 이 주사 전극(6) 및 유지 전극(7)은, 각각 투명 전극(6a, 7a)과, 이 투명 전극(6a, 7a) 상에 겹쳐지도록 형성되고 또한 도전성을 높이기 위한 은 등으로 이루어지는 금속 모선(6b, 7b)으로 구성되어 있다. 또, 도 1, 도 2에 도시하는 바와 같이, 주사 전극(6)과 유지 전극(7)은, 주사 전극(6)-주사 전극(6)-유지 전극(7)-유지 전극(7)…이 되도록 2개씩 교대로 배열되며, 서로 인접하는 2개의 유지 전극(7) 간과 주사 전극(6) 간에는 발광 시의 콘트라스트를 높이기 위한 광 흡수층(8)이 설치되어 있다. 주사 전극(6)들이 서로 인접하는 광 흡수층(8) 상에는 보조 전극(9)이 설치되어 있고, 그 보조 전극(9)은 PDP의 비표시부(단부)에서 서로 인접하는 주사 전극(6) 중 하나와 접속되어 있다.
또, 도 1, 도 3에 도시하는 바와 같이, 배면 기판(2) 상에는, 주사 전극(6) 및 유지 전극(7)과 직교하는 방향으로, 제3 전극인 다수의 띠 형상의 데이터 전극(10)이 서로 평행이 되도록 배치되어 있다. 또, 배면 기판(2) 상에는, 주사 전극(6) 및 유지 전극(7)과 데이터 전극(10)으로 형성되는 다수의 방전 셀을 구획하기 위한 격벽(11)이 형성되어 있다. 격벽(11)은, 전면 기판(1)에 설치된 주사 전극(6) 및 유지 전극(7)과 직교하는 방향, 즉 데이터 전극(9)과 평행한 방향으로 연장되는 종 벽부(11a)와, 이 종 벽부(11a)에 교차하도록 설치하여 제1 방전 공간인 주 방전 셀(12)을 형성하고, 또한 주 방전 셀(12)의 사이에 간극부(13)를 형성하는 횡 벽부(11b)로 구성되어 있다. 주 방전 셀(12)에는 형광체층(14)이 설치되어 방전 셀이 형성되고 있다.
또, 도 3에 도시하는 바와 같이, 배면 기판(2)의 간극부(13)는 데이터 전극(10)과 직교하는 방향으로 연속적으로 형성되고, 주사 전극(6)들이 서로 인접하는 부분에 대응하는 간극부(13)에만, 전면 기판(1)과 배면 기판(2) 사이에서 방전을 발생시키기 위한 제4 전극인 프라이밍 전극(14)이 데이터 전극(10)과 직교하는 방향으로 형성되어, 제2 방전 공간인 프라이밍 방전 셀(16)을 형성하고 있다. 프라이밍 방전 셀(16)에서는, 데이터 전극(10)이 유전체층(17)으로 덮혀지고, 프라이밍 전극(15)이 그 유전체층(17) 상에 형성되어 있다. 따라서, 프라이밍 전극(15)은 데이터 전극(10)보다도 전면 기판(1)의 보호막(5)에 가까운 위치에 설치되어 있어, 주 방전 셀(12)의 전면 기판(1)과 데이터 전극(10) 간의 방전 거리보다도, 유전체층(17)의 두께 분만큼 방전 거리가 짧아지도록 구성되어 있다.
다음에, PDP에 화상 데이터를 표시시키는 방법에 관해 설명한다. PDP를 구동하는 방법으로서, 1필드 기간을 2진법에 기초한 발광 기간의 가중치를 갖는 다수의 서브필드로 분할하고, 발광시키는 서브필드의 조합에 의해 계조 표시를 행하고 있다. 각 서브필드는, 초기화 기간, 어드레스 기간 및 유지 기간으로 이루어진다. 도 4는 본 발명에서의 PDP를 구동하기 위한 구동 파형의 일례를 도시하는 파형도이다. 먼저, 초기화 기간에 있어서, 프라이밍 전극(Pr)(도 1의 프라이밍 전극(15))이 형성된 프라이밍 방전 셀(도 1의 프라이밍 방전 셀(16))에서는, 양의 펄스 전압을 모든 주사 전극(Y)(도 1의 주사 전극(6))에 인가하여, 보조 전극(도 1의 보조 전극(9))과 프라이밍 전극(Pr)의 사이에서 초기화가 행해진다. 다음 어드레스 기 간에 있어서는, 프라이밍 전극(Pr)에는 양의 전위가 항상 인가된다. 이 때문에, 프라이밍 방전 셀에서는, 주사 전극(Yn)에 주사 펄스(SPn)가 인가되었을 때에, 프라이밍 전극(Pr)과 보조 전극의 사이에서 프라이밍 방전이 발생하여, 주 방전 셀(도 1의 주 방전 셀(12))에 프라이밍 입자가 공급된다. 다음에, n+1번째의 주 방전 셀의 주사 전극(Yn+1)에 주사 펄스(SPn+1)가 인가되지만, 이 때에는 직전에 프라이밍 방전이 발생하고 있으므로, 프라이밍 입자가 이미 공급되고 있기 때문에 다음 어드레스 시의 방전 지연을 작게 할 수 있다. 또한, 여기서는, 어느 1필드의 구동 시퀀스만 설명하였지만, 다른 서브필드에서의 동작 원리도 동일하다. 도 4에 도시하는 구동 파형에 있어서, 어드레스 기간에 프라이밍 전극(Pr)에 양의 전압을 인가함으로써, 상술한 동작을 보다 확실하게 발생시킬 수 있다. 또한, 어드레스 기간의 프라이밍 전극(Pr)의 인가 전압은, 데이터 전극(D)에 인가하는 데이터 전압치보다도 큰 값으로 설정하는 것이 바람직하다.
이와 같이, 본 실시 형태에서는, 프라이밍 방전 셀(16)에서 프라이밍 전극(15)이 유전체층(17) 상에 형성되어 있으므로, 데이터 전극(10)과 프라이밍 전극(15) 간의 절연 내압을 유전체층(17)에서 확보할 수 있어, 프라이밍 방전과 어드레스 방전을 안정하게 할 수 있다. 또, 이 프라이밍 방전 셀(16)에 설치한 유전체층(17)에 의해서, 주 방전 셀(12)의 방전 공간의 높이보다도, 프라이밍 방전 셀(16)의 방전 공간의 높이를 작게 하고 있다. 이 때문에, 보조 전극(9)과 접속된 주사 전극(6)에 대응하는 주 방전 셀(12)에서의 프라이밍 방전이, 이 주 방전 셀(12)에 서의 어드레스 방전 전에 확실히 안정하게 발생시키는 수 있어, 이 주 방전 셀(12)에서의 방전 지연을 작게 할 수 있는 것이다.
또, 본 실시 형태에서는, 프라이밍 방전 셀(16)에 단독으로 유전체층(17)을 설치하고 있으므로, 유전체층(17)의 재료 물성값이나 치수값을 자유롭게 설정할 수 있다. 이 때문에, 주 방전 동작과 프라이밍 방전 동작의 안정화와 절연 내압 특성의 양쪽을 만족시키는 설계 및 제조가 용이하게 실현될 수 있는 것이다.
(실시 형태 2)
도 5는 본 발명의 실시 형태 2에서의 PDP를 도시하는 단면도, 도 6은 제2 기판인 배면 기판 측을 모식적으로 도시하는 사시도이다.
도 5, 도 6에 도시하는 바와 같이 실시 형태 2의 기본 구성은 도 1에 도시하는 실시 형태 1과 같고, 동일 구성 요소에 관해서 동일 부호를 붙이고 있다. 실시 형태 2는 배면 기판(2)의 구성이 상이하다. 즉, 실시 형태 2에서는, 배면 기판(2)에 데이터 전극(10)을 설치하고, 이 데이터 전극(10)이 밑바탕 유전체층(18)에 의해서 덮여 있다. 격벽(11)은 그 밑바탕 유전체층(18) 상에 형성되고, 또한 격벽(11)에 의해서 나누어진 프라이밍 방전 셀(16)과 주 방전 셀(12)이 형성되어 있다. 따라서, 프라이밍 방전 셀(16)에서는, 밑바탕 유전체층(18) 상에 또한 유전체층(17)이 형성되고, 그 유전체층(17) 상에 프라이밍 전극(15)이 형성되어 있다.
이와 같이 밑바탕 유전체층(18)을 설치함으로써, 밑바탕 유전체층(18)으로부터 반사 효과를 증대시켜 휘도를 높이는 것이나, 형광체층(14)과 데이터 전극(10)과의 반응을 억제하여 내구성을 향상시킬 수 있는 등의 효과가 있다. 실시 형태 2 에서는, 실시 형태 1에서 기술한 효과에 더하여, 또한, 데이터 전극(10)과 프라이밍 전극(15)과의 절연 내압을 확실하게 확보할 수 있는 동시에, 프라이밍 방전 셀(16)의 방전 공간의 높이를 보다 작게 하는 것이 가능하게 된다. 따라서, 프라이밍 방전을 확실하고 안정적으로 발생시키는 수 있어, 고정세한 PDP에 적절한 방전 지연이 작은 구성을 실현할 수 있는 것이다.
또한, 도 3 및 도 6에 도시하는 바와 같이, 실시 형태 1과 실시 형태 2에서는, 프라이밍 방전 셀(16) 및 간극부(13)가 격벽(11)의 2개의 횡 벽부(11b)에 의해서만 형성된 직사각형 공간으로 되어 있지만, 주 방전 셀(12)과 마찬가지로 종 벽부(11a)가 설치되어 있어도 된다.
(실시 형태 3)
도 7은 본 발명의 실시 형태 3에서의 PDP의 배면 기판의 제조 프로세스 흐름도이다. 또, 도 8은 유전체층과 프라이밍 전극을 형성하는 충전 도포 장치의 개요도이다.
도 7에 도시하는 바와 같이, 단계 1에서 배면 기판(2)인 배면 유리 기판을 준비하고, 단계 2에서 데이터 전극(10)을 형성한다. 데이터 전극(10)은 소성 고화(固化) 공정도 포함하고 있다. 다음에 단계 3에서 격벽(11)을 구성하는, 예컨대 감광성의 격벽 재료를 도포하여 건조한다. 그 후, 단계 4에서, 포토 프로세스 등을 이용하여, 주 방전 셀(12)의 공간이나 프라이밍 방전 셀(16)의 공간 및 간극부(13)의 공간을 구성하는 종 벽부(11a)나 횡 벽부(11b)의 패턴을 형성한다. 여기서, 격벽(11)은 아직 소성 고화되어 있지 않은 상태이다.
다음에, 패터닝된 격벽(11)에 의해서 나누어진 공간 중, 프라이밍 방전 셀(16)에 유전체층(17)을 형성하는 유전체층 재료를 소정량 충전한다. 다음에, 단계 6에서는 단계 4에서 패터닝된 격벽(11)과 단계 5에서 프라이밍 방전 셀(16)에 충전된 유전체층(17)을 동시에 소성 고화시켜, 격벽(11)과 유전체층(17)을 형성한다. 또한, 단계 7에서는, 프라이밍 방전 셀(16)의 유전체층(17)에 프라이밍 전극 재료가 되는 도전성 재료를 충전한다. 다음에, 단계 8에서 주 방전 셀(12) 내에, R, G, B의 형광체층(14)을 도포 충전하고, 그 다음에, 이들 형광체와 단계 7에서 프라이밍 방전 셀(16) 내에 충전한 프라이밍 전극 재료를 동시 소성하여 고화시킨다. 이상의 프로세스에 의해서 배면 기판(2)이 완성된다.
또한, 격벽(11)과 유전체층(17), 혹은 프라이밍 전극(15)과 형광체층(14)을 동시 소성으로 하고 있지만 이들은 따로따로하여도 상관없다. 또, 형광체층(14)은 주 방전 셀(12)에 도포하고 있지만, 프라이밍 방전 셀(16)이나, 간극부(13)에 도포되어도 상관없다.
다음에, 프라이밍 방전 셀(16) 내에 유전체층(17)과 프라이밍 전극(15)을 형성하는 방법에 관해서 도 8을 이용하여 설명한다.
도 8에 도시하는 충전 도포 장치는 유전체 충전용과 프라이밍 전극 충전용과는 기본 구성 요소가 동일하고, 각각의 재료에 따른 사양으로 하고 있고, 본 설명에서는 프라이밍 방전 셀(16)에 유전체 재료를 충전하여 유전체층(17)을 형성하는 방법에 관해서 기술한다. 충전 장치 본체(30)는, 서버(31), 가압 펌프(32), 헤더(33) 등을 구비하고, 유전체 재료 페이스트를 축적하는 서버(31)로부터 공급되는 유전체 페이스트(36)는, 가압 펌프(32)에 의해 헤더(33)에 가압되어 공급된다.
헤더(33)에는 페이스트실(34) 및 노즐(35)이 설치되어 있고, 가압되어 페이스트실(34)에 공급된 유전체 페이스트(36)는, 노즐(35)로부터 연속적으로 토출되도록 구성되어 있다. 이 노즐(35)의 구경은, 노즐의 막힘을 방지하기 위해 30㎛ 이상으로 하고, 또한 도포 시의 격벽으로부터의 삐져나오는 것을 방지하기 위해 격벽(11) 간의 간격(W)(약 120㎛∼200㎛) 이하로 하는 것이 바람직하며, 통상 30㎛∼130㎛로 설정하고 있다.
헤더(33)는, 도시하지 않는 헤더 주사 기구에 의해서 직선적으로 구동되도록 구성되어 있고, 헤더(33)를 주사시키는 동시에 노즐(35)로부터 유전체 페이스트(36)를 연속적으로 토출함으로써, 데이터 전극(10)이 형성되어, 격벽(11)의 횡 벽부(11b)에 의해서 형성된 프라이밍 방전 셀(16)이 형성된 배면 기판(2) 상의 횡 벽부(11b) 간의 홈에, 데이터 전극(10)과 직교하는 길이 방향으로 유전체 페이스트(36)가 균일하게 충전된다. 여기서, 사용되는 유전체 페이스트(36)의 점도는 25℃에서, 1500 센티푸아즈(CP)∼30000 센티푸아즈(CP)의 범위로 유지되고 있다.
또한, 서버(31)에는 도시하지 않은 교반 장치가 구비되어 있고, 그 교반에 의해 유전체 페이스트(36) 중의 입자의 침전이 방지된다. 또 헤더(33)는, 페이스트실(34)이나 노즐(35)의 부분도 포함하여 일체 성형된 것이고, 금속 재료를 기기 가공 및 방전 가공함으로써 작성된 것이다.
이와 같이, 프라이밍 방전 셀(16)을 형성하는 공간에, 노즐(35)로부터 연속적으로 유전체 페이스트(36)를 토출시키면서 충전함으로써, 스크린 인쇄법 등의 다 른 제조 프로세스를 이용한 경우에 비해, 낮은 비용으로 수율 좋게 프라이밍 방전 셀(16)에 유전체층(17)을 형성하는 것이 가능하다. 또, 유전체층(17)의 두께는 페이스트의 점도나 노즐(35)의 주사 속도에 의해서 자유롭게 변화시키는 것이 가능하여, PDP의 사양 변경에 자유롭게 대응할 수 있다. 또한, 본 설명에서는 노즐(35)이 하나로 설명되고 있지만, 실제의 PDP 제조 공정에서는 멀티 노즐을 이용하여, 택트 단축을 도모할 수 있다.
또, 상기 설명에서는 프라이밍 방전 셀(16)에 유전체층(17)을 충전하는 방법에 관해서 기술하였지만, 이렇게 하여 형성한 유전체층(17) 상에, 동일한 장치로 프라이밍 전극(15)의 재료가 되는 페이스트를 도포하여, 프라이밍 전극(15)을 형성할 수 있는 것도 당연하며, 상술과 동일한 효과가 있다.
도 9는, 상술의 방법에 의해 형성한 프라이밍 방전 셀(16)을 확대하여 도시한 단면도이다. 도 9에 도시하는 바와 같이, 프라이밍 방전 셀(16) 내에 형성되는 유전체층(17)과 프라이밍 전극(15)은, 페이스트 재료를 충전하기 때문에 횡 벽부(l1b)의 벽면에서 메니스커스를 갖는 형상이 된다. 또, 프라이밍 전극(15)은 유전체층(17)의 상면 전체를 덮은 형상으로 형성되지만, 이 형상에 관해서는 노즐(35)의 구경이나 페이스트의 점도를 조정함으로써 가변적으로 하는 것이 가능하다.
본 발명의 플라즈마 디스플레이 패널은, 어드레스 시의 방전 지연이 작고 어드레스 특성이 양호한 고정세화에 대응한 플라즈마 디스플레이 패널을 실현할 수 있다. 이 때문에, 벽걸이 TV나 대형 모니터 등으로서 유용하다.

Claims (8)

  1. 전면 기판인 제1 기판 상에 서로 평행이 되도록 배치한 주사 전극인 제1 전극 및 유지 전극인 제2 전극과,
    상기 제1 기판에 방전 공간을 사이에 끼고 대향 배치되는 배면 기판인 제2 기판 상에 상기 제1 전극 및 상기 제2 전극과 직교하는 방향으로 배치한 데이터 전극인 제3 전극과,
    상기 제2 기판 상에 상기 제1 전극 및 상기 제2 전극과 평행으로 배치한 프라이밍 전극인 제4 전극과,
    상기 제2 기판 상에 격벽에 의해 구획하여 형성된 제1 방전 공간과 제2 방전 공간을 갖고,
    상기 제1 방전 공간에 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극으로 방전을 행하는 주 방전 셀을 형성하는 동시에, 상기 제2 방전 공간에 상기 제1 전극 및 상기 제2 전극의 적어도 한쪽과 상기 제4 전극으로 방전을 행하는 프라이밍 방전 셀을 형성하고,
    상기 제2 방전 공간에서, 상기 제4 전극은 유전체층 상에 형성되는 동시에 상기 제3 전극보다도 상기 제1 전극 및 상기 제2 전극에 접근하여 배치되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제1항에 있어서, 제3 전극이 유전체층으로 덮여 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제1항 또는 제2항에 있어서, 격벽은, 제1 전극 및 제2 전극과 직교하는 방향으로 연장하는 종 벽부와, 상기 제1 전극 및 상기 제2 전극과 평행으로 연속적인 간극부를 형성하는 횡 벽부로 구성하고, 상기 간극부에 의해서 제2 방전 공간이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 전면 기판인 제1 기판 상에 서로 평행이 되도록 배치한 주사 전극인 제1 전극 및 유지 전극인 제2 전극과, 상기 제1 기판에 방전 공간을 사이에 끼고 대향 배치되는 배면 기판인 제2 기판 상에 상기 제1 전극 및 상기 제2 전극과 직교하는 방향으로 배치한 데이터 전극인 제3 전극과, 상기 제2 기판 상에 상기 제1 전극 및 상기 제2 전극과 평행으로 배치한 프라이밍 전극인 제4 전극과, 상기 제2 기판 상에 격벽에 의해 구획하여 형성된 제1 방전 공간과 제2 방전 공간을 갖고, 상기 제1 방전 공간에 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극으로 방전을 행하는 주 방전 셀을 형성하는 동시에, 상기 제2 방전 공간에 상기 제1 전극 및 상기 제2 전극의 적어도 한쪽과 상기 제4 전극으로 방전을 하는 프라이밍 방전 셀을 형성하는 플라즈마 디스플레이 패널의 제조 방법으로서, 상기 제2 방전 공간을 형성하는 단계가, 적어도 상기 제3 전극과 직교하는 길이 방향으로 연속적으로 유전체층을 형성하는 단계와,
    상기 유전체층 상에 연속적으로 상기 제4 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  5. 제4항에 있어서, 유전체층을 형성하는 단계는 적어도 노즐로부터 유전체 페 이스트를 토출시키면서 제2 방전 공간에 충전하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  6. 제4항에 있어서, 제4 전극을 형성하는 단계는 적어도 노즐로부터 전극 재료 페이스트를 토출시키면서 제2 방전 공간에 충전하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  7. 제5항에 있어서, 제2 기판 상에 격벽을 패터닝하여 형성한 후, 연속적으로 유전체층을 충전하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
  8. 제7항에 있어서, 격벽과 유전체층을 동시에 소성 고화하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조 방법.
KR1020047014538A 2003-03-27 2004-03-25 플라즈마 디스플레이 패널 KR100621560B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003088460A JP4325244B2 (ja) 2003-03-27 2003-03-27 プラズマディスプレイパネル
JPJP-P-2003-00088460 2003-03-27
PCT/JP2004/004141 WO2004086446A1 (ja) 2003-03-27 2004-03-25 プラズマディスプレイパネル

Publications (2)

Publication Number Publication Date
KR20050009286A KR20050009286A (ko) 2005-01-24
KR100621560B1 true KR100621560B1 (ko) 2006-09-18

Family

ID=33095121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047014538A KR100621560B1 (ko) 2003-03-27 2004-03-25 플라즈마 디스플레이 패널

Country Status (6)

Country Link
US (1) US7141929B2 (ko)
EP (1) EP1548790A4 (ko)
JP (1) JP4325244B2 (ko)
KR (1) KR100621560B1 (ko)
CN (1) CN100399491C (ko)
WO (1) WO2004086446A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI285389B (en) * 2002-11-05 2007-08-11 Matsushita Electric Ind Co Ltd Plasma display panel
US7112922B2 (en) * 2003-03-27 2006-09-26 Matsushita Electric Industrial Co., Ltd. AC surface discharge type plasma display panel
JP4285040B2 (ja) * 2003-03-27 2009-06-24 パナソニック株式会社 プラズマディスプレイパネル
JP2005010762A (ja) * 2003-05-28 2005-01-13 Pioneer Plasma Display Corp プラズマ表示装置、及び、プラズマディスプレイパネルの駆動方法
KR100683688B1 (ko) * 2004-11-04 2007-02-15 삼성에스디아이 주식회사 유전체층 형성 장치 및 이를 이용한 플라즈마 디스플레이패널의 제조 방법
KR100647673B1 (ko) * 2004-12-30 2006-11-23 삼성에스디아이 주식회사 평판 램프 및 플라즈마 디스플레이 장치
US20080158098A1 (en) * 2006-12-29 2008-07-03 Lg Electronics Inc. Method of driving plasma display panel

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0554172B1 (en) * 1992-01-28 1998-04-29 Fujitsu Limited Color surface discharge type plasma display device
JPH08162019A (ja) * 1994-12-09 1996-06-21 Toray Ind Inc プラズマディスプレイの製造方法
JPH08335440A (ja) * 1995-06-08 1996-12-17 Matsushita Electron Corp 気体放電型表示装置およびその製造方法
KR19980065367A (ko) * 1996-06-02 1998-10-15 오평희 액정표시소자용 백라이트
JPH10283941A (ja) * 1997-04-09 1998-10-23 Toray Ind Inc プラズマディスプレイパネル
TW396365B (en) * 1997-08-27 2000-07-01 Toray Industries Plasma display decive and its method of manufacture
KR100263857B1 (ko) * 1998-03-31 2000-08-16 김순택 플라즈마 표시 장치
JP3259681B2 (ja) * 1998-04-14 2002-02-25 日本電気株式会社 交流放電型プラズマディスプレイパネル及びその駆動方法
JP2000268716A (ja) * 1999-03-18 2000-09-29 Nec Corp プラズマディスプレイパネルの製造装置とその製造方法
JP3726667B2 (ja) 1999-11-02 2005-12-14 松下電器産業株式会社 Ａｃ型プラズマディスプレイ装置
US6657396B2 (en) * 2000-01-11 2003-12-02 Sony Corporation Alternating current driven type plasma display device and method for production thereof
JP2002297091A (ja) 2000-08-28 2002-10-09 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル、その駆動方法、及びプラズマディスプレイ装置
US6674238B2 (en) * 2001-07-13 2004-01-06 Pioneer Corporation Plasma display panel
TWI285389B (en) * 2002-11-05 2007-08-11 Matsushita Electric Ind Co Ltd Plasma display panel
JP4179138B2 (ja) * 2003-02-20 2008-11-12 松下電器産業株式会社 プラズマディスプレイパネル
JP4325237B2 (ja) * 2003-03-24 2009-09-02 パナソニック株式会社 プラズマディスプレイパネル
JP3988667B2 (ja) * 2003-03-24 2007-10-10 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
JP4285040B2 (ja) * 2003-03-27 2009-06-24 パナソニック株式会社 プラズマディスプレイパネル
US7112922B2 (en) * 2003-03-27 2006-09-26 Matsushita Electric Industrial Co., Ltd. AC surface discharge type plasma display panel

Also Published As

Publication number Publication date
EP1548790A1 (en) 2005-06-29
JP4325244B2 (ja) 2009-09-02
US20050146274A1 (en) 2005-07-07
CN100399491C (zh) 2008-07-02
CN1698161A (zh) 2005-11-16
EP1548790A4 (en) 2009-06-03
KR20050009286A (ko) 2005-01-24
JP2004296314A (ja) 2004-10-21
US7141929B2 (en) 2006-11-28
WO2004086446A1 (ja) 2004-10-07

Similar Documents

Publication Publication Date Title
JP4880472B2 (ja) プラズマディスプレイパネルとその製造方法
KR100620425B1 (ko) 플라즈마 디스플레이 패널
KR100618544B1 (ko) 플라즈마 디스플레이 패널
KR100621560B1 (ko) 플라즈마 디스플레이 패널
KR100744325B1 (ko) 플라즈마 디스플레이 패널
EP1033740A1 (en) Flat-panel display
KR20020062656A (ko) 고정밀하며 고휘도로 화상표시할 수 있는 에이씨형플라즈마 디스플레이 패널 및 그 구동방법
KR100620424B1 (ko) 플라즈마 디스플레이 패널
KR100625496B1 (ko) 플라즈마 디스플레이 패널
WO2004086447A1 (ja) プラズマディスプレイパネル
KR20070070256A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
US20090146568A1 (en) Plasma display panel
KR100327352B1 (ko) 플라즈마디스플레이패널
US20090140653A1 (en) Plasma display panel
KR100324261B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
JP4259267B2 (ja) プラズマディスプレイパネル
KR100927622B1 (ko) 플라즈마 디스플레이 패널
KR100820964B1 (ko) 플라즈마 디스플레이 패널
US20080079363A1 (en) Plasma display panel and method of manufacturing the same
JP4228872B2 (ja) プラズマディスプレイパネル
JP2005005261A (ja) プラズマディスプレイパネルおよびその製造方法
JP3630576B2 (ja) プラズマディスプレイパネル
KR20100007629A (ko) 플라즈마 디스플레이 패널
JP2004311432A (ja) プラズマディスプレイパネル
KR20040003774A (ko) 유지 방전 구간 동안 어드레스 전극에 펄스를 인가하는플라즈마 디스플레이 패널의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee