KR100620424B1

KR100620424B1 - 플라즈마 디스플레이 패널

Info

Publication number: KR100620424B1
Application number: KR1020047014536A
Authority: KR
Inventors: 다치바나히로유키; 후지타니모리오; 노구치야스유키; 시라이데츠야
Original assignee: 마쯔시다덴기산교 가부시키가이샤
Priority date: 2003-03-27
Filing date: 2004-03-25
Publication date: 2006-09-08
Also published as: EP1607998A4; US20050156524A1; JP4285040B2; CN100338714C; JP2004296313A; CN1698167A; US7151343B2; EP1607998A1; WO2004086448A1; KR20050009284A

Abstract

어드레스 특성을 안정화시킨 플라즈마 디스플레이 패널이다.

전면 기판(1) 상에 형성된 주사 전극(6)과 접속된 보조 전극(18)과, 배면 기판(2) 상에 형성된 프라이밍 전극(14)의 사이에서 프라이밍 방전을 행하도록 구성하는 동시에, 프라이밍 셀(간극부(13))에 대응하는 영역의 전면 기판(1)의 유전체층(4)의 막 두께를 셀 공간(11)에 대응하는 영역의 유전체층(4)의 막 두께보다도 작게 함으로써, 프라이밍 방전의 마진을 확대하고, 방전 셀로의 프라이밍 입자 공급을 안정화시켜, 어드레스 시의 방전 지연을 작게 하며 어드레스 특성을 안정시킨다.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}

본 발명은, 벽걸이 TV나 대형 모니터에 사용되는 플라즈마 디스플레이 패널에 관한 것이다.

AC형으로서 대표적인 교류 면방전형 플라즈마 디스플레이 패널(이하, PDP라고 부름)은, 면방전을 행하는 주사 전극 및 유지 전극을 배열하여 형성한 유리 기판으로 이루어지는 전면판과, 데이터 전극을 배열하여 형성한 유리 기판으로 이루어지는 배면판을, 양 전극이 매트릭스를 형성하도록, 또한 간극에 방전 공간을 형성하도록 평행으로 대향 배치하고, 그 외주부를 유리 프릿(glass frit) 등의 봉착재에 의해 봉착함으로써 구성되어 있다. 그리고, 기판 사이에는, 격벽에 의해 구획된 방전 셀이 설치되고, 이 격벽 사이의 셀 공간에 형광체층이 형성된 구성이다. 이러한 구성의 PDP에서는, 가스 방전에 의해 자외선을 발생시키고, 이 자외선으로 R, G, B의 각 색의 형광체를 여기하여 발광시킴으로써 컬러 표시를 행하고 있다(일본국 특개 2001-195990호 공보 참조).

이 PDP는, 1필드 기간을 다수의 서브필드로 분할하고, 발광시키는 서브필드의 조합에 의해 구동하여 계조 표시를 행한다. 각 서브필드는, 초기화 기간, 어드레스 기간 및 유지 기간으로 이루어진다. 화상 데이터를 표시하기 위해서는, 초기 화 기간, 어드레스 기간 및 유지 기간에서 각각 다른 신호 파형을 각 전극에 인가하고 있다.

초기화 기간에는, 예를 들면, 양극성의 펄스 전압을 모든 주사 전극에 인가하여, 주사 전극 및 유지 전극을 덮는 유전체층 상의 보호막 및 형광체층 상에 필요한 벽 전하를 축적한다.

어드레스 기간에서는, 모든 주사 전극에, 순차로 음극성의 주사 펄스를 인가함으로써 주사하고, 표시 데이터가 있는 경우, 주사 전극을 주사하고 있는 동안에, 데이터 전극에 양극성의 데이터 펄스를 인가하면, 주사 전극과 데이터 전극의 사이에서 방전이 일어나, 주사 전극 상의 보호막의 표면에 벽 전하가 형성된다.

이어지는 유지 기간에서는, 일정한 기간, 주사 전극과 유지 전극의 사이에 방전을 유지하기에 충분한 전압을 인가한다. 이에 의해, 주사 전극과 유지 전극의 사이에 방전 플라즈마가 생성되어, 일정한 기간, 형광체층을 여기 발광시킨다. 어드레스 기간에 있어서 데이터 펄스가 인가되지 않은 방전 공간에서는, 방전은 발생하지 않고 형광체층의 여기 발광은 일어나지 않는다.

이러한 PDP에서는, 어드레스 기간의 방전에 큰 방전 지연이 발생하여, 어드레스 동작이 불안정해지거나, 또는 어드레스 동작을 완전히 행하기 위해 어드레스 시간을 길게 설정하여 어드레스 기간에 소비하는 시간이 지나치게 커지는 문제가 있었다. 이들 문제를 해결하기 위해서, 전면판에 보조 방전 전극을 설치하여 전면판측의 면 내 보조 방전에 의해 발생한 프라이밍 방전(priming discharge)에 의해 방전 지연을 작게 하는 PDP와 그 구동 방법이 제안되어 있다(일본국 특개 2002- 297091호 공보 참조).

그러나, 이들 PDP에서, 고정세화하여 라인 수가 늘어났을 때에는, 더욱 더 어드레스 시간에 소비되는 시간이 길어져, 유지 기간에 소비되는 시간을 줄이지 않으면 안 되어, 고정세화했을 때에 휘도의 확보가 어렵다고 하는 문제가 발생한다. 또한, 고휘도 ·고효율화를 달성하기 위해, 크세논(Xe) 분압을 올린 경우에도 방전 개시 전압이 상승하여, 방전 지연이 커져 어드레스 특성이 악화된다는 문제가 있었다. 또, 어드레스 특성은 프로세스의 영향도 크기 때문에, 어드레스 시의 방전 지연을 작게 하여 어드레스 시간을 짧게 하는 것이 요구되고 있다.

이러한 요구에 대하여, 종래의 전면판 면 내에서 프라이밍 방전을 행하는 PDP는, 어드레스 시의 방전 지연을 충분히 단축할 수 없거나, 또는 보조 방전의 동작 마진이 작으며, 오방전을 유발하여 동작이 불안정하다는 등의 과제가 있었다. 또, 보조 방전이 전면판의 면 내에서 행해지기 때문에 인접하는 방전 셀로 프라이밍에 필요한 입자 이상의 프라이밍 입자가 공급되어 크로스토크(crosstalk)를 발생시키는 등의 과제가 있었다.

본 발명은, 상술한 과제를 감안하여 이루어진 것으로, 전면판과 배면판의 사이에서 프라이밍 방전을 행하여, 프라이밍 방전을 안정하게 발생시킴으로써, 고정세화한 경우에도 어드레스 특성이 안정한 PDP를 제공하는 것을 목적으로 한다.

이러한 목적을 달성하기 위해, 본 발명의 PDP는, 제1 기판 상에 서로 평행이 되도록 배치하고 또한 유전체층으로 덮은 제1 전극 및 제2 전극과, 제1 기판에 방 전 공간을 사이에 끼고 대향 배치되는 제2 기판 상에 제1 전극 및 제2 전극과 직교하는 방향으로 배치한 제3 전극과, 제2 기판 상에, 제1 전극 및 제2 전극과 평행으로 배치한 제4 전극과, 제2 기판 상에 격벽에 의해 구획하여 형성된 제1 방전 공간과 제2 방전 공간을 갖고, 제1 방전 공간에 제1 전극, 제2 전극 및 제3 전극으로 방전을 행하는 주 방전 셀을 형성하는 동시에, 제2 방전 공간에 제1 전극 및 제2 전극의 적어도 한 쪽과 제4 전극으로 방전을 행하는 프라이밍 방전 셀을 형성하고, 유전체층에서, 제2 방전 공간에 대응하는 영역의 막 두께를 제1 방전 공간에 대응하는 영역의 막 두께보다도 작게 하고 있다.

이 구성에 의해, 제1 기판과 제2 기판의 상하 방향에서 프라이밍 방전을 행하는 방법에서, 프라이밍 방전 공간인 제2 방전 공간에 대응하는 유전체층을 얇게 함으로써 유전체층의 정전용량이 커져, 방전 갭에 인가되는 실효 전압값이 커지기 때문에, 프라이밍 방전의 발생을 촉진하는 것이 가능해진다. 따라서, 프라이밍 방전의 동작 마진의 증가와 방전 전압의 저감 등에 의해, 크로스토크 등의 주위로의 영향을 억제하면서, 프라이밍 방전을 안정적으로 형성함으로써, 어드레스 특성이 우수한 고정세화에 적합한 PDP를 실현할 수 있다.

도 1은 본 발명의 실시 형태 1에서의 PDP를 도시하는 단면도,

도 2는 상기 PDP의 전면 기판측의 전극 배열을 모식적으로 도시하는 평면도,

도 3은 상기 PDP의 배면 기판측을 모식적으로 도시하는 사시도,

도 4는 상기 PDP의 배면 기판측을 모식적으로 도시하는 평면도,

도 5는 상기 PDP를 구동하기 위한 구동 파형의 일례를 도시하는 파형도,

도 6은 본 발명의 실시 형태 2에서의 PDP의 배면 기판측을 모식적으로 도시하는 사시도이다.

이하, 본 발명의 일 실시 형태에 의한 PDP에 관하여, 도면을 이용하여 설명한다.

(실시 형태 1)

도 1은 본 발명의 실시 형태 1에서의 PDP를 도시하는 단면도, 도 2는 제1 기판인 전면 기판측의 전극 배열을 모식적으로 도시하는 평면도, 도 3은 제2 기판인 배면 기판측을 모식적으로 도시하는 사시도이고, 도 4는 그 평면도이다.

도 1에 도시하는 바와 같이, 제1 기판인 유리제의 전면 기판(1)과, 제2 기판인 유리제의 배면 기판(2)이 방전 공간(3)을 사이에 끼고 대향하여 배치되고, 그 방전 공간(3)에는 방전에 의해 자외선을 방사하는 가스로서, 네온 및 크세논(Xe) 등이 봉입되어 있다. 전면 기판(1) 상에는, 유전체층(4) 및 보호막(도시 생략)으로 덮이고, 또한, 쌍을 이루는 제1 전극인 주사 전극(6)과 제2 전극인 유지 전극(7)으로 이루어지는 띠 형상의 전극군이, 서로 평행이 되도록 배치되어 있다. 이 주사 전극(6) 및 유지 전극(7)은, 각각 투명 전극(6a, 7a)과, 이 투명 전극(6a, 7a) 상에 겹쳐지도록 형성되고 또한 도전성을 높이기 위한 은 등으로 이루어지는 금속 모선(6b, 7b)으로 구성되어 있다. 또, 도 1, 도 2에 도시하는 바와 같이, 주사 전극(6)과 유지 전극(7)은, 주사 전극(6)-주사 전극(6)-유지 전극(7)-유지 전극 (7)…이 되도록 2개씩 교대로 배열되며, 서로 인접하는 2개의 주사 전극(6)의 사이에 보조 전극(18)이 형성되고, 또, 서로 인접하는 2개의 유지 전극(7)의 사이와 주사 전극(6)의 사이에는 발광시의 콘트라스트를 높이기 위한 광 흡수층(8)이 설치되어 있다. 보조 전극(18)은, PDP의 비표시부(단부)에서 주사 전극(6)과 접속되어 있다. 도 1, 도 3 및 도 4에 도시하는 바와 같이, 배면 기판(2) 상에는, 주사 전극(6) 및 유지 전극(7)과 직교하는 방향으로, 다수의 띠 형상의 제3 전극인 데이터 전극(9)이 서로 평행이 되도록 배치되어 있다. 또, 배면 기판(2) 상에는, 주사 전극(6) 및 유지 전극(7)과 데이터 전극(9)으로 형성되는 다수의 방전 셀을 구획하기 위한 격벽(10)이 형성되어 있다. 격벽(10)은, 전면 기판(1)에 설치된 주사 전극(6) 및 유지 전극(7)과 직교하는 방향, 즉 데이터 전극(9)과 평행한 방향으로 연장되는 종 벽부(10a)와, 이 종 벽부(10a)에 교차하도록 설치하여 제1 방전 공간인 셀 공간(11)을 형성하고, 또한 셀 공간(11)의 사이에 간극부(13)를 형성하는 횡 벽부(10b)로 구성되어 있다. 셀 공간(11)에는 형광체층(12)이 설치되어 방전 셀이 형성되고 있다.

또, 도 3에 도시하는 바와 같이, 배면 기판(2)의 간극부(13)는 데이터 전극(9)과 직교하는 방향으로 연속적으로 형성되고, 주사 전극(6)들이 서로 인접하는 부분에 대응하는 간극부(13)에만, 전면 기판(1)과 배면 기판(2) 사이에서 방전을 발생시키기 위한 제4 전극인 프라이밍 전극(14)이 데이터 전극(9)과 직교하는 방향에 형성되어, 제2 방전 공간인 프라이밍 셀을 형성하고 있다. 프라이밍 전극(14)은, 데이터 전극(9)을 덮는 유전체층(15) 상에 형성되고, 또한 프라이밍 전극(14) 을 덮도록 유전체층(16)이 형성되어 있다. 따라서, 프라이밍 전극(14)은 데이터 전극(9)보다도 간극부(13)에 가까운 위치에 형성되어 있다. 이 구성에 의해, 보조 전극(18)과, 배면 기판(2)측에 형성된 프라이밍 전극(14)과의 사이에서 프라이밍 방전이 행해진다.

또, 도 1, 도 2에 도시하는 바와 같이, 전면 기판(1)에서, 주사 전극(6) 및 유지 전극(7)을 덮는 유전체층(4)에는, 배면 기판(2)에 설치된 프라이밍 전극(14)에 대응한 장소에, 프라이밍 전극(14) 및 보조 전극(18)과 서로 평행하게, 홈(5)이 형성되어 있다. 따라서, 본 실시 형태에서는, 제1 기판인 전면 기판(1)에 형성되는 유전체층(4)이, 제2 방전 공간인 프라이밍 셀(간극부(13))에 대응하는 영역에서, 그 막 두께가 제1 방전 공간인 셀 공간(11)에 대응하는 영역의 막 두께보다도 작게 하고 있다. 따라서, 홈(5)이 형성된 유전체층(4)의 막 두께가 작은 영역에서는, 유전체층(4)의 정전용량을 증가하고, 보조 전극(18)과 프라이밍 전극(14)의 전극 사이에 전압을 인가한 경우에, 방전 갭에 인가되는 실효적인 전압값을 높일 수 있게 된다. 이 결과, 프라이밍 방전의 발생을 용이하게 하는 동시에, 가늘고 긴 형상을 갖는 프라이밍 셀에서의 방전의 편차를 억제하여, 각 셀 공간(11)에 대하여 균일한 프라이밍 입자의 공급이 가능해진다. 또한, 홈(5)의 형상으로는 도 1에 도시하는 반원호 외에, 반타원, 각기둥 등도 사용할 수 있고, 홈(5)의 폭, 깊이 및 형상은, 프라이밍 방전을 최적화하기 위한 설계 조건에 의해 결정된다. 또, 홈(5)과 프라이밍 전극(14)과 보조 전극(18)은, 도 1의 C-C선으로 도시하는 바와 같이, 각각의 중심선이 일치하는 것이 바람직하다.

다음으로, PDP에 화상 데이터를 표시시키는 방법에 관해 도 5를 이용하여 설명한다.

PDP를 구동하는 방법으로서, 1필드 기간을 2진법에 기초한 발광 기간의 가중치를 갖는 다수의 서브필드로 분할하고, 발광시키는 서브필드의 조합에 의해 계조 표시를 행하고 있다. 각 서브필드는, 초기화 기간, 어드레스 기간 및 유지 기간으로 이루어진다.

도 5는 본 발명에서의 PDP를 구동하기 위한 구동 파형의 일례를 도시하는 파형도이다. 먼저, 초기화 기간에 있어서, 프라이밍 전극(Pr)(도 1의 프라이밍 전극(14))이 형성된 프라이밍 셀에서는, 양의 펄스 전압을 모든 주사 전극(Y)(도 1의 주사 전극(6))에 인가하여, 보조 전극(도 1의 보조 전극(18))과 프라이밍 전극(Pr)의 사이에서 초기화가 행해진다. 다음 어드레스 기간에 있어서는, 프라이밍 전극(Pr)에는 양의 전위가 항상 인가된다. 이 때문에, 프라이밍 방전 셀에서는, 주사 전극(Y_n)에 주사 펄스(SP_n)가 인가되었을 때에, 프라이밍 전극(Pr)과 보조 전극의 사이에서 프라이밍 방전이 발생한다.

다음으로, n+1번째의 방전 셀의 주사 전극(Y_n+1)에 주사 펄스(SP_n+1)가 인가되지만, 이 때에는 직전에 프라이밍 방전이 발생하고 있으므로, n+1번째의 방전 셀의 어드레스 시의 방전 지연도 작아진다. 또한, 여기서는, 어느 1필드의 구동 시퀀스만 설명하였지만, 다른 서브필드에서의 동작 원리도 동일하다. 도 5에 도시하는 구동 파형에서, 어드레스 기간에 프라이밍 전극(Pr)에 양의 전압을 인가함으로써, 상술한 동작을 보다 확실히 발생시킬 수 있다. 또한, 어드레스 기간의 프라이밍 전극(Pr)의 인가 전압은, 어드레스 전극(D)에 인가하는 데이터 전압값보다도 큰 값으로 설정하는 것이 바람직하다.

이와 같이 하여, 본 실시 형태에서는, 프라이밍 방전은, 전면 기판(1)에 설치된 보조 전극(18)과 배면 기판(2)에 설치된 프라이밍 전극(14)과의 사이에서 상하 방향으로 발생한다. 또한, 전면 기판(1)에서 프라이밍 방전을 발생시켜야 하는 간극부(13)의 영역에 대응하는 부분의 유전체층(4)에 홈(5)을 형성하여 유전체층(4)의 일부의 막 두께를 작게 하고 있기 때문에, 유전체층(4)의 정전용량이 증대하고, 보조 전극(18)과 프라이밍 전극(14)의 전극 사이에 전압을 인가한 경우에, 방전 갭에 인가되는 실효적인 전압값을 높여, 프라이밍 방전의 발생을 촉진할 수 있다. 따라서, 종래와 같은 동작 마진을 확보하면서, 인가 전압을 저감함으로써 방전의 강도를 작게 하여, 예를 들어, 크로스토크 등의 프라이밍 방전에 의한 다른 것에 대한 영향을 억제할 수 있다. 또, 종래와 같은 인가 전압으로 하는 경우는, 종래보다도 방전의 동작 마진을 크게 할 수 있다. 물론, 인가 전압을 조정함으로써, 크로스토크의 억제 효과와 동작 마진 증대의 효과를 병용할 수도 있다. 이것에 의해, 고정세도의 PDP에서도, 어드레스 특성을 보다 안정화시킬 수 있다.

(실시 형태 2)

도 6은, 본 발명의 실시 형태 2에서의 PDP의 배면 기판측을 모식적으로 도시하는 사시도이다. 본 실시 형태에서는, 프라이밍 셀을 형성하는 간극부(13)를 종 벽부(10a)와 횡 벽부(10b)로 井자 형상으로 구성한 경우를 도시하고 있다.

실시 형태 1에서 서술한 바와 같은, 간극부(13)가 횡 벽부(10b)만으로 연속되어 구성되어 있는 경우, 종 벽부(10a)와 횡 벽부(10b)가 교차하는 부분에서, 특히 종 벽부(10a)의 열 수축에 의해, 횡 벽부(10b)에 비틀림이 발생하여, 격벽(10)의 평면 정밀도가 저하하여, 크로스토크 등에 대하여 악영향을 미치는 경우가 있다. 이를 위해서는, 도 6에 도시하는 바와 같이 간극부(13)에도 종 벽부(10a)를 설치하는 것이 유효하다.

한편, 종 벽부(10a)와 횡 벽부(10b)를 같은 높이로 井자 형상으로 구성하면, 종 벽부(10a)에 의해 프라이밍 방전이 분단되어, 프라이밍 전극(14)을 따라서 안정한 방전을 행하는 것이 어렵다. 또, 밀폐한 간극부(13)로부터 배기하는 점에서도 난점이 있다.

이에 대하여, 본 발명의 실시 형태 2에서는, 실시 형태 1과 마찬가지로, 전면 기판(1) 상의 유전체층(4)의 표면에, 프라이밍 전극(14)과 평행한 방향으로 연속한 홈(5)을 형성하고 있기 때문에, 프라이밍 방전이 홈(5)을 따라서 연속적으로 넓어져, 안정한 프라이밍 방전의 발생을 실현할 수 있는 동시에, 프라이밍 셀의 배기도 원활하게 행할 수 있다. 따라서, 배면 기판(2)에 설치되는 격벽(10)을 고정밀도로 형성할 수 있을 뿐만 아니라, 본 발명의 실시 형태 1과 동일한 효과를 발휘할 수 있어, 특히 크로스토크에 대한 억제 효과가 크다.

본 발명의 플라즈마 디스플레이 패널은, 프라이밍 방전의 발생을 촉진하고, 프라이밍 방전의 동작 마진을 확대하는 것이 가능해져, 어드레스 시의 방전 지연을 작게 할 수 있어, 보다 안정화한 어드레스 특성을 갖는다. 이 때문에, 벽걸이 TV나 대형 모니터에 사용되는 플라즈마 디스플레이 패널 등으로서 유용하다.

Claims

전면 기판인 제1 기판 상에 서로 평행이 되도록 배치하고 또한 유전체층으로 덮은 주사 전극인 제1 전극 및 유지 전극인 제2 전극과,

상기 제1 기판에 방전 공간을 사이에 끼고 대향 배치되는 배면 기판인 제2 기판 상에 상기 제1 전극 및 상기 제2 전극과 직교하는 방향으로 배치한 데이터 전극인 제3 전극과,

상기 제2 기판 상에, 상기 제1 전극 및 상기 제2 전극과 평행하게 배치한 프라이밍 전극인 제4 전극과,

상기 제2 기판 상에 격벽에 의해 구획하여 형성된 제1 방전 공간과 제2 방전 공간을 가지고,

상기 제1 방전 공간에 상기 제1 전극, 상기 제2 전극 및 상기 제3 전극으로 방전을 행하는 주 방전 셀을 형성하는 동시에, 상기 제2 방전 공간에 상기 제1 전극 및 상기 제2 전극의 적어도 한 쪽과 상기 제4 전극으로 방전을 행하는 프라이밍 방전 셀을 형성하고,

상기 유전체층에서, 상기 제2 방전 공간에 대응하는 영역의 막 두께를 상기 제1 방전 공간에 대응하는 영역의 막 두께보다도 작게 한 것을 특징으로 하는 플라즈마 디스플레이 패널.
제1항에 있어서, 격벽은, 제1 전극 및 제2 전극과 직교하는 방향으로 연장하는 종 벽부와, 상기 제1 전극 및 상기 제2 전극이 평행으로 연속적인 간극부를 형 성하는 종 벽부로 구성되고, 상기 간극부에 의해서 제2 방전 공간이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제1항 또는 제2항에 있어서, 제2 방전 공간에 대응하는 영역의 유전체층이, 제4 전극과 서로 평행하게 되도록 연속적으로 막 두께가 작은 부분이 형성되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.
제3항에 있어서, 유전체층은, 홈 형상으로 막 두께가 작은 부분이 형성되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.