JP2004247846A - 信号レベル変換回路 - Google Patents
信号レベル変換回路 Download PDFInfo
- Publication number
- JP2004247846A JP2004247846A JP2003033757A JP2003033757A JP2004247846A JP 2004247846 A JP2004247846 A JP 2004247846A JP 2003033757 A JP2003033757 A JP 2003033757A JP 2003033757 A JP2003033757 A JP 2003033757A JP 2004247846 A JP2004247846 A JP 2004247846A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- supply voltage
- circuit
- switching transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
【課題】集積回路のチップサイズ縮小と制御動作の簡略化を図り、端子の出力電圧値を確実にし、双方向の場合、方向制御信号の端子を１つ省略する。
【解決手段】信号レベル変換回路は、基準電圧よりも高い第１電源電圧で動作する第１論理回路に接続される第１端子と、第１電源電圧よりも高い第２電源電圧で動作する第２論理回路に接続される第２端子との間に接続されている。この回路は、ゲートへ供給される制御信号により、第１端子と第２端子との間に電流経路を形成するスイッチングトランジスタと、第１および第２の一方端子が入力端子のときに、出力端子としての他方端子とスイッチングトランジスタとの間に設けられて該トランジスタを介して伝達される信号レベルを前記他方端子の信号レベルにするバスホールド回路を備える。双方向信号伝達の場合、スイッチングトランジスタと出力側の端子との間に第１，第２バスホールド回路が設けられ、片方向の場合、出力端子との間に１つのバスホールド回路が設けられる。
【選択図】 図１
【解決手段】信号レベル変換回路は、基準電圧よりも高い第１電源電圧で動作する第１論理回路に接続される第１端子と、第１電源電圧よりも高い第２電源電圧で動作する第２論理回路に接続される第２端子との間に接続されている。この回路は、ゲートへ供給される制御信号により、第１端子と第２端子との間に電流経路を形成するスイッチングトランジスタと、第１および第２の一方端子が入力端子のときに、出力端子としての他方端子とスイッチングトランジスタとの間に設けられて該トランジスタを介して伝達される信号レベルを前記他方端子の信号レベルにするバスホールド回路を備える。双方向信号伝達の場合、スイッチングトランジスタと出力側の端子との間に第１，第２バスホールド回路が設けられ、片方向の場合、出力端子との間に１つのバスホールド回路が設けられる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は信号レベル変換回路に係り、特に異なる電源レベルを有する論理回路間に設けられる信号レベル変換回路に関するものである。
【０００２】
【従来の技術】
一般的にＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ―中央演算処理装置―）を含むシステムでは、ＣＰＵと周辺デバイスとの間でデータをやり取りするバス（信号）ラインが多数存在しており、周辺デバイスはこれらのバスにぶら下がるように接続されている。ＣＰＵはその処理速度の向上にともなって消費電力が増大していくので、プロセスの微細化を図ったり、電源電圧の低減を図ったりすることによりＣＰＵそのものの消費電力の増大を抑えている。しかし、ＣＰＵに接続される周辺デバイス類は、他の装置との互換性を維持するために電源電圧の低電圧化が容易に進まない場合が多い。
【０００３】
このような傾向はバッテリにより駆動される機器に多くみられ、このようなバッテリ駆動機器としては、例えば、携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等のアプリケーションを挙げることができる。このアプリケーションでは使用時間を延ばすため、低消費電力が求められ、ＣＰＵの低消費電力化の要求は強い。しかしながら、バスに接続される周辺機器は互換性を維持する必要性があるため、電源電圧を変更することは難しいのが現状である。
【０００４】
電源レベルの異なる信号がバスに供給されると、システムの消費電流が増加したり、素子が破壊されたり素子が誤動作する原因となるため、信号の電源レベルを変換するための集積回路素子が必要となる。図２０は、従来の２電源レベル変換回路の構成を示すブロック図である。
【０００５】
図２０において、ＰＤＡ等のアプリケーションであるシステム１は、電源レベルＡで動作するＶｃｃＡ系回路２と電源レベルＢで動作するＶｃｃＢ系回路３とを備えている。端子Ａ１から端子Ｂ１へ矢印４の方向に信号が流れる場合、第１の入力バッファ回路５と、第１の（ＡｔｏＢ）論理回路６と、電源のレベルを変換するレベルシフタ回路７と、第１の出力バッファ回路８と、を備えている。
【０００６】
ＶｃｃＡ系回路２とＶｃｃＢ系回路３の何れが動作するかは、制御回路９により制御されている。制御回路９は、方向切換信号の入力端子ＤＩＲと動作信号の入力端子＊ＯＥから入力されたそれぞれの信号により、矢印４の方向と矢印１０の方向に動作方向が切り替えられる。端子Ｂ１から端子Ａ１へ矢印１０の方向に信号が流れる場合には、第２の入力バッファ回路１１と、第２の（ＢｔｏＡ）論理回路１２と、第２の出力バッファ回路１３とを備えている。なお、動作信号＊ＯＥにおける「＊」は、この明細書においては信号の電位が反転されていることを表記している。
【０００７】
図２０に示す従来のシステムは、電源レベルがＶｃｃＡ＜ＶｃｃＢの場合を示しており、例えば端子Ａ１から入力されて端子Ｂ１へと出力される信号処理系であるＶｃｃＡ系回路の電源レベルが２．５Ｖであるとき、ＶｃｃＢ系回路３の電源レベルは３．３Ｖである。このような回路構成と電源レベルによるシステム１の動作について説明する。
【０００８】
Ａ１端子が入力、Ｂ１端子が出力の場合を考えると、端子Ａ１から入った信号が第１の入力バッファ回路５、第１の（ＡｔｏＢ）論理回路６を通って、レベルシフタ回路７に入力される。レベルシフタ回路７でＶｃｃＡからＶｃｃＢにレベル変換され、第１の出力バッファ回路８から端子Ｂ１にＶｃｃＢレベルの信号が出力される。レベルシフタ回路７は、第１の出力バッファ回路のＰチャンネルトランジスタを確実にオフさせるために挿入されている回路であり、「ＶｃｃＡ＜ＶｃｃＢ」のときにレベルシフタ回路７が設けられていない場合、Ｐチャンネルトランジスタのゲートとソース間の電圧Ｖｇｓが０Ｖにならず、Ｐチャンネルトランジスタがオフせず、貫通電流を流してしまうことになる。
【０００９】
Ｂ１端子が入力でＡ１端子が出力の場合、第２の（ＢｔｏＡ）論理回路１２と第２の出力バッファ回路１３との間にレベルシフタ回路を設ける必要はなく、Ｂ１端子より入力された信号は、第１の入力バッファ回路１１、第２の（ＢｔｏＡ）論理回路１２、第２の出力バッファ回路１３を介してＡ１端子にＶｃｃＡレベルの信号が出力される。
【００１０】
図２０に示した従来のシステムの具体的な構成について、図２１の回路図を用いて説明する。図２１において、端子＊ＯＥはＶｃｃＢレベルのときは端子Ａおよび端子Ｂの両端子がハイインピーダンス（ＨＺ）状態となり、接地（ＧＮＤ）レベルのときは端子Ａ、端子Ｂが入力か出力になるよう設定する端子である。端子ＤＩＲは、ＶｃｃＢレベルのとき端子Ａが入力、端子Ｂが出力となり、接地（ＧＮＤ）レベルのとき端子Ｂが入力、端子Ａが出力となるように設定する端子である。
【００１１】
いま、端子Ａが入力、端子Ｂが出力（すなわち、＊ＯＥ＝ＧＮＤ、ＤＩＲ＝ＶｃｃＢ）の場合を例に挙げて、その動作を説明する。端子ＡにＶｃｃＡレベルの信号が入力されるとαノードはＶｃｃＡレベルとなり、レベルシフタ回路７のＮチャンネルトランジスタＮ１、ＰチャンネルトランジスタＰ２がオン（Ｎ２とＰ１はオフ）し、βノードにＶｃｃＢレベルが出力される。この信号は第１の出力バッファ回路８に入力され、端子ＢにＶｃｃＢレベルの信号が出力されて、ＶｃｃＡからＶｃｃＢへのレベル変換が可能となる。
【００１２】
しかしながら、図２１に示す第１の従来例の双方向システムにおけるレベルシフタ回路の構成においては、回路を形成する素子数が多くなっているため、チップサイズが大きくなってしまうという欠点があった。また、方向を切り換えるための端子ＤＩＲを設けて入力／出力の方向を決定してやる必要があり、制御の煩雑さが増してしまうことになる。
【００１３】
なお、異なる電源レベルで動作するバスシステムは、図２０、図２１に示すような双方向システムばかりでなく図２２ないし図２４に示す片方向システムも用いられている。これら片方向システムとしての第２の従来例について図面を用いて説明する。
【００１４】
片方向システムの場合、信号の処理方向を制御する方向切換信号を入力する端子ＤＩＲが設けられていないだけで、基本的な構成は図２１の双方向システムの構成に対応しており、同一構成要素に同一の符号を付すことにより、重複説明を省略する。また、図２２に示す片方向システムの動作は双方向システムにおける端子Ａから端子Ｂへと、または端子Ｂから端子Ａへと論理回路システムの信号処理が行なわれる場合と同じである。片方向システムでは端子ＤＩＲがないため、双方向システムのような制御の煩雑さはないが、回路構成はやはり複雑であり、チップサイズが大きくなってしまう欠点は、双方向システムの場合と同様である。
【００１５】
片方向システムの従来例としては、Ｎチャンネルトランジスタだけでレベル変換を行なう回路もあり、図２３はその回路図を示している。図２３において、第１の電源レベルで動作する第１の論理回路が接続された端子Ａより入力された信号は、図示しない入力バッファ回路とＡｔｏＢ論理回路を介してレベルシフタ７で信号の電源レベルを変換されて、端子Ｂから第２の電源レベルで動作する第２の論理回路へと出力される。制御回路９は、端子＊ＯＥから入力された＊ＯＥ信号に基づいて制御信号をレベルシフタ回路７のＮチャンネルトランジスタＮ１のゲートに供給している。
【００１６】
端子＊ＯＥは、ＶｃｃＢレベルのときＮチャンネルトランジスタＮ１をオフさせて端子Ａと端子Ｂの間を切り離し、接地レベルＧＮＤのときには端子Ａと端子Ｂ間に信号を通すように設定するための端子である。
【００１７】
端子＊ＯＥが接地レベルＧＮＤでＮチャンネルトランジスタＮ１がオンしており、端子Ａが接地ＧＮＤレベル、端子Ｂが接地ＧＮＤレベルの状態から端子ＢがＶｃｃＢレベルに切り換わった場合について考える。ＶｃｃＢレベルの信号電圧が端子Ｂに印加されると、トランジスタＮ１のゲートにはＶｃｃＢが印加されており、トランジスタＮ１はオンしているため、端子Ａには「ＶｃｃＢ−ＶｔｈＮ」（ＶｔｈＮはトランジスタＮ１のしきい値）の電圧が現れる。具体的に数値を挙げて説明すると、ＶｃｃＢ＝３．３Ｖ、ＶｃｃＡ＝２．５Ｖ、ＶｔｈＮ＝１．０Ｖとすると、端子Ａには、ＶｃｃＢ−ＶｔｈＮ＝３．３Ｖ−１．０Ｖ＝２．３Ｖの電圧が現れる。
【００１８】
しかしながら、この従来例の回路においてはトランジスタＮ１のしきい値電圧ＶｔｈＮのばらつきに出力電圧が左右されることになる。しきい値電圧ＶｔｈＮのばらつきを±０．２Ｖとすると、出力される電圧は、２．１Ｖ〜２．５Ｖの範囲でばらつくことになる。今、最も低い電圧２．１Ｖが出力された場合を考えると、ＶｃｃＡは２．５Ｖであるから、０．４Ｖ足りないため、端子Ａに接続されている素子の初段に貫通電流が流れることになる。
【００１９】
この貫通電流が流れる場合について図２４を用いて説明する。図２４は、端子Ａに接続されている第１の論理回路の素子の初段回路がインバータである場合の構成を示している。端子Ｂから端子Ａへの片方向のシステムの場合、端子Ａには２．１Ｖが出力されているため、端子Ａに接続されている素子の初段を構成するインバータのトランジスタＮ２はオンしている。しかしながら、インバータのもう一方のトランジスタＰ１には２．５Ｖ（ＶｃｃＡレベル）との差である０．４Ｖがゲート・ソース間電圧Ｖｇｓとして印加されており、このトランジスタＰ１は僅かながらにオンしているため、インバータを構成するトランジスタＰ１からＮ２を介して貫通電流が流れてしまうことになる。
【００２０】
これとは逆に、端子Ａが入力で端子Ｂが出力である端子Ａから端子Ｂへの片方向のシステムの場合を考えると、端子Ａに２．５Ｖが印加され、端子Ｂには上述したＢからＡへの片方向の場合と同様に、トランジスタＮ１のゲート電圧として「３．３Ｖ−１Ｖ＝２．３Ｖ」の電圧が現れる。端子Ｂに他の素子が接続されている場合、初段の回路のＰチャンネルトランジスタには「３．３Ｖ−２．３Ｖ＝１Ｖ」のゲート・ソース電圧Ｖｇｓが印加されるため、上記の場合よりもさらに多くの貫通電流が流れてしまうことになる。
【００２１】
このように、Ｎチャンネルトランジスタのみで構成したレベル変換回路では、回路構成が簡単である代わりに、Ｎチャンネルトランジスタのばらつきの影響や次段に接続される素子に貫通電流が流れるといった欠点が生じてしまう。
【００２２】
【特許文献１】
特開平６−８４３７５号公報
【特許文献２】
特開平６−１９６９９２号公報
【特許文献３】
特開平８−３３５１２６号公報
【００２３】
【発明が解決しようとする課題】
以上のような双方向論理回路システムに適用される従来の信号レベル変換回路によれば、信号レベル変換回路を構成する素子数が多くなってしまうために、回路全体のチップサイズが大きくなってしまうという問題点があった。また、方向を切り換えるための端子ＤＩＲを設けて入力／出力の方向を決定する構成が必要であるため、制御が煩雑であるという問題点もあった。
【００２４】
また、片方向論理回路システムでは元々端子ＤＩＲがないため、制御上の煩雑さは双方向論理回路システムほどではないが、従来の信号レベル変換回路を用いた場合、回路構成が複雑となってしまうため、チップサイズはやはり大きくなってしまうという問題点があった。
【００２５】
また、片方向論理回路システムの信号レベル変換回路としてスイッチングトランジスタを用いた場合、スイッチングトランジスタのしきい値電圧のばらつきに起因して、片方向論理回路システムの出力端子側に接続された素子の初段回路を構成するトランジスタ等に貫通電流が流れてしまうという問題点があった。
【００２６】
この発明は、チップサイズの縮小と制御の簡略化を図ると共にそれぞれの端子に出力される電圧を確実なものとすることのできる信号レベル変換回路を提供することを目的としている。
【００２７】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の構成に係る信号レベル変換回路は、所定の基準電圧よりも高い第１の電源電圧により動作する第１の論理回路に接続される第１の端子と、前記第１の電源電圧よりも高い第２の電源電圧により動作する第２の論理回路に接続される第２の端子と、の間に接続され、両端子間で双方向の信号を伝達可能な信号レベル変換回路であって、ゲートへ供給される制御信号により、前記第１の端子と前記第２の端子との間に電流経路を形成するスイッチングトランジスタと、前記第１の端子が入力端子で前記第２の端子が出力端子である場合に前記スイッチングトランジスタと前記第２の端子との間に設けられて該スイッチングトランジスタを介して伝達された信号の電圧レベルを前記第２の端子の電圧レベルにする第１のバスホールド回路と、前記第２の端子が入力端子で前記第１の端子が出力端子である場合に前記スイッチングトランジスタと前記第１の端子との間に設けられて該スイッチングトランジスタを介して伝達された信号の電圧レベルを前記第１の端子の電圧レベルにする第２のバスホールド回路と、を備えることを特徴とする。
【００２８】
また、本発明の第２の構成に係る信号レベル変換回路は、所定の基準電圧よりも高い第１の電源電圧により動作する第１の論理回路に接続される第１の端子と、前記第１の電源電圧よりも高い第２の電源電圧により動作する第２の論理回路に接続される第２の端子と、の間に接続され、何れかの端子に入力された片方向の信号のレベルを変換する信号レベル変換回路であって、ゲートへ供給される制御信号により、前記第１の端子と前記第２の端子との間に電流経路を形成するスイッチングトランジスタと、前記第１および第２の端子のうち一方の端子が入力端子であるときに出力端子としての他方の端子と前記スイッチングトランジスタとの間に設けられて該スイッチングトランジスタを介して伝達される信号の電圧レベルを前記他方の端子の電圧レベルにするバスホールド回路と、を備えることを特徴とする。
【００２９】
【発明の実施の形態】
以下、添付図面を参照しながらこの発明に係る信号レベル変換回路の実施形態について詳細に説明する。まず、図１ないし図３を用いて、この発明の第１実施形態について説明する。
【００３０】
図１は、この発明の第１実施形態に係る信号レベル変換回路の構成を概略的に示す回路図である。図１において、信号レベル変換回路１５は、所定の基準電圧よりも高い第１の電源電圧ＶｃｃＡにより動作する第１の論理回路に接続される第１の端子Ａと、第１の電源電圧ＶｃｃＡよりも高い第２の電源電圧ＶｃｃＢにより動作する第２の論理回路に接続される第２の端子Ｂと、の間に接続され、両端子Ａ，Ｂ間で双方向の信号を伝達可能に構成されている。
【００３１】
信号レベル変換回路１５は、ゲートへ供給される制御信号により、前記第１の端子Ａと前記第２の端子Ｂとの間に電流経路を形成するスイッチングトランジスタ１６と、第１の端子Ａが入力端子で第２の端子Ｂが出力端子である場合にスイッチングトランジスタ１６と第２の端子Ｂとの間に設けられて該スイッチングトランジスタ１６を介して伝達された信号の電圧レベルを第２の端子Ｂの電圧レベルすなわち第２の電源電圧ＶｃｃＢにする第１のバスホールド回路１７と、第２の端子Ｂが入力端子で第１の端子Ａが出力端子である場合にスイッチングトランジスタ１６と第１の端子Ａとの間に設けられて該スイッチングトランジスタを介して伝達された信号の電圧レベルを第１の端子Ａの電圧レベルすなわち第１の電源電圧ＶｃｃＡにする第２のバスホールド回路１８と、を備えている。
【００３２】
さらに詳細に説明すると、図１に示す第１実施形態に係る信号レベル変換回路１５は、第１の端子Ａおよび第２の端子Ｂに加えて、制御信号が入力される制御端子＊ＯＥを備え、スイッチングトランジスタ１６は、ゲートが制御端子＊ＯＥに接続されると共に、ソースおよびドレインが第１の端子Ａと第２の端子Ｂにそれぞれ接続されて、制御信号によりゲートがオンされているときに、何れかの端子に信号が供給されると両端子間に電流経路を形成するＮチャンネルトランジスタＮ１により構成されている。
【００３３】
端子＊ＯＥに入力された信号は、インバータよりなる制御回路１９により反転されて制御信号ＯＥとしてスイッチングトランジスタ１６のゲートに供給されている。この第１実施形態の場合、図１に示すように、第１の電源電圧ＶｃｃＡ系２は第２のバスホールド回路１８のみで構成され、スイッチングトランジスタ１６と、第１のバスホールド回路１７と、制御回路１９は、第２の電源電圧ＶｃｃＢ系３に含まれている。
【００３４】
以上のように、この第１実施形態に係る信号レベル変換回路１５は双方向の論理回路システムに適用されるために、第１のバスホールド回路１７と第２のバスホールド回路１８とを備えている。第１のバスホールド回路１７は、直列接続された２つのインバータＩＮＶ１，ＩＮＶ２をトランジスタＮ１と第２の端子Ｂとの間に並列に接続し、第２のバスホールド回路１８は、直列接続された２つのインバータＩＮＶ３，ＩＮＶ４をトランジスタＮ１と第１の端子Ａとの間に並列に接続して構成している。
【００３５】
以上の構成を有する第１実施形態に係る信号レベル変換回路の動作について説明する。この第１実施形態に係る論理回路においては、第１の電源電圧ＶｃｃＡは例えば２．５Ｖであり、ＶｃｃＢ系に含まれる制御端子＊ＯＥと第２の電源電圧ＶｃｃＢは例えば３．３Ｖである。
【００３６】
端子＊ＯＥが第２の電源電圧ＶｃｃＢのときには、スイッチングトランジスタ１６はオフして端子Ａ，Ｂ間を切り離し、基準電圧レベルである、例えばＧＮＤレベル（０Ｖ）のときには端子Ａ，Ｂ間に信号を通すように論理回路システム全体が設定されている。端子＊ＯＥがＧＮＤレベルのとき、スイッチングトランジスタ１６を構成するＮチャンネルトランジスタＮ１がオンしており、第１の端子ＡがＧＮＤレベルで、第２の端子ＢがＧＮＤレベルの状態からＶｃｃＢレベルへと切り替わった場合について考える。
【００３７】
トランジスタＮ１のゲートには第２の電源電圧ＶｃｃＢの制御信号が供給されてトランジスタＮ１はオンしているので、第２の電源電圧ＶｃｃＢの信号が第２の端子Ｂに印加されると、第１の端子Ａには、第２の電源電圧ＶｃｃＢからトランジスタＮ１のしきい値電圧ＶｔｈＮを差し引いた関係「ＶｃｃＢ−ＶｔｈＮ」分の電圧が現れることになる。
【００３８】
具体的に数値を挙げて説明すると、ＶｃｃＢ＝３．３Ｖで、ＶｃｃＡ＝２．５Ｖで、ＶｔｈＮ＝１．０Ｖとすると、第１の端子Ａには、ＶｃｃＢ−ＶｔｈＮ＝３．３Ｖ−１．０Ｖ＝２．３Ｖの電圧が現れる。伝達された２．３Ｖにより第２のバスホールド回路１８のインバータＩＮＶ４が反転しＧＮＤレベルを出力してインバータＩＮＶ３が２．５Ｖを出力するようになるため、図２に波形で示すように、第１の端子Ａは、２．５Ｖへと上昇していくことになる。
【００３９】
これとは逆に、第１の電源電圧ＶｃｃＡ（２．３Ｖ）が第１の端子Ａに印加された場合は、第２の端子Ｂにはまず３．３Ｖ−１．０Ｖ＝２．３Ｖの電圧が出力されることになる。この２．３Ｖの電圧により、第１のバスホールド回路１７を構成するインバータＩＮＶ２が反転してＧＮＤレベルを出力し、インバータＩＮＶ１が３．３Ｖを出力するようになるため、図３の波形図に示すように２．３Ｖから３．３への残り１．０Ｖについては、インバータＩＮＶ１が電圧を供給することにより上昇させることが可能となる。したがって、第２の端子Ｂには第２の電源電圧ＶｃｃＢとして３．３Ｖが出力されることになる。
【００４０】
次に、第１の端子Ａが第１の電源電圧ＶｃｃＡで、第２の端子Ｂが第２の電源電圧ＶｃｃＢから基準電圧であるＧＮＤレベルになる場合を考えると、トランジスタＮ１は第２の端子ＢがＧＮＤレベルであるため、完全にオンして第１の端子ＡがＧＮＤレベルになるまでオンし続ける。逆の場合も同様であり、ＧＮＤレベルの伝達には、トランジスタＮ１だけで制御可能である。
【００４１】
制御端子＊ＯＥが第２の電源電圧レベルとなった、すなわち＊ＯＥ＝ＶｃｃＢとなった場合は、トランジスタＮ１がオフして第１，第２の端子Ａ，Ｂ間の信号伝達を切り離し、第１，第２のバスホールド回路１７，１８で以前の状態を保持することが可能となる。
【００４２】
このようにして、スイッチとして機能するトランジスタＮ１と、異なる２つの電源電圧レベルの端子との間にそれぞれ接続された第１，第２のバスホールド回路１７，１８を設けるだけで、レベル変換が可能となり、回路の簡素化によりチップサイズの縮小が可能となる。また、トランジスタＮ１は単なるスイッチングトランジスタであるため、オン・オフを決定する信号（この場合は制御信号＊ＯＥ）のみがあればよく、従来の双方向論理回路の方向性を制御するための方向信号ＤＩＲなどの信号伝達方向を決定する端子が不要となり、双方向の論理回路における端子の削減が可能となる。
【００４３】
また、バスホールド回路１７および１８については、トランジスタＮ１を介して伝達された信号レベルをそれぞれの端子の電源電圧レベルにするために必要なものであり、トランジスタのサイズ（能力）は小さくても構わないため、チップの縮小化に効果的である。また、第１の端子Ａ、第２の端子Ｂのそれぞれに現れる信号レベルは確実にそれぞれの電源電圧ＶｃｃＡ，ＶｃｃＢになるため、端子の直近の次段に接続される素子に貫通電流が発生せず、消費電力の低減が可能となる。
【００４４】
なお、図１においてはスイッチングトランジスタ１６としてＮチャンネルトランジスタＮ１を適用するものとして説明したが、本発明はこれに限定されず、スイッチングトランジスタ１６にＰチャンネルトランジスタを適用しても良い。第１，第２のバスホールド回路１７，１８を構成するインバータＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４についてもＮチャンネル，Ｐチャンネルトランジスタを用いて適宜に構成可能である。
【００４５】
なお、図１において、第１，第２のバスホールド回路１７，１８は、直列に接続された２つのインバータをスイッチングトランジスタ１６と第２の端子Ｂおよび第１の端子Ａとの間にそれぞれ並列に接続しているが、本発明はこの構成に限定されない。例えば、図４に示した第２実施形態による信号レベル変換回路のように、第１のバスホールド回路１７のインバータＩＮＶ１と第２のバスホールド回路１８のインバータＩＮＶ３を制御信号ＯＥにより切り換えられるクロックドインバータＩＮＶ１，ＩＮＶ３によりそれぞれ構成するようにしても良い。
【００４６】
この第２実施形態のようにインバータＩＮＶ１およびＩＮＶ３をクロックドインバータに変更することによりスイッチングトランジスタ１６を構成するＮチャンネルトランジスタＮ１がオフしているときに、インバータＩＮＶ１およびＩＮＶ３がそれぞれ端子Ａおよび端子Ｂを駆動する電流を無くすことができ、消費電流の低減を図ることができる。この場合、ＮチャンネルトランジスタＮ１がオフのとき端子Ａおよび端子ＢはハイインピーダンスＨＺ状態である。
【００４７】
また、図４に示した第２実施形態において、インバータＩＮＶ２およびＩＮＶ４はトランジスタＮ１がオフのときでも第２の端子Ｂおよび第１の端子Ａのバス信号が変化した場合に動作電流を流してしまい、消費電流が多くなってしまうために、消費電流の低減が充分ではなかった。
【００４８】
そこで、図５に示した第３実施形態のように、これらインバータＩＮＶ２およびＩＮＶ４を第１および第２の否定積回路ＮＡＮＤ１およびＮＡＮＤ２にそれぞれ変更するようにしても良い。これら第１および第２の否定積回路ＮＡＮＤ１およびＮＡＮＤ２のそれぞれの一方側の入力はトランジスタＮ１と端子ＢまたはＡとの間に接続され、他方側の入力には制御信号ＯＥが供給されている。
【００４９】
このように構成された第３実施形態に係る信号レベル変換回路では、トランジスタＮ１がオフのときには第１および第２のバスホールド回路１７、１８を完全に固定することができ、消費電流の一層の低減を図ることができる。すなわち、トランジスタＮ１が制御信号ＯＥによりオフにされたときには、第１および第３のクロックドインバータＩＮＶ１，ＩＮＶ３と、第１および第２の否定積回路ＮＡＮＤ１、ＮＡＮＤ２も同じ制御信号ＯＥによりオフとされるので、第１の端子Ａおよび第２の端子Ｂへのバス信号が変化した場合でも動作電流を流してしまうことがなくなり、無駄な消費電流の供給を完全に停止することができる。
【００５０】
なお、上述した第１ないし第３実施形態ではいずれも制御端子＊ＯＥは第２の電源電圧ＶｃｃＢ系３となっていたが、本発明はこのような構成に限定されず、図６ないし図８に示す第４実施形態に係る信号レベル変換回路のように構成しても良い。この第４実施形態も第１実施形態と同様の双方向論理回路システムに適用されるものであるが、第１，第２の端子Ａ，Ｂに接続される第１，第２の論理回路の詳細な内部構成は図示を省略し、本発明に関連する信号レベル変換回路についてのみ図示されている。
【００５１】
第４実施形態に係る信号レベル変換回路は、制御端子＊ＯＥに第１の電源電圧ＶｃｃＡが供給されている場合の基本的な実施例であり、制御回路１９は、図６に示すように第１の電源電圧ＶｃｃＡ系２に含まれるインバータにより構成されている。この第４実施形態は、制御回路１９の電源電圧レベルがＶｃｃＡ系である点で第１実施形態と異なっていることを除けば、その他の構成は第１実施形態の信号レベル変換回路と同じである。動作に関しても、制御端子＊ＯＥが例えば２．５ＶであるＶｃｃＡ系の電源電圧によりスイッチングトランジスタ１６を制御している点を除けば第１実施形態と同じである。
【００５２】
すなわち、スイッチングトランジスタ１６を構成するＮチャンネルトランジスタＮ１のゲートに直接ＶｃｃＡ系の電源電圧が印加されている。この場合、出力端子ＡまたはＢに現れる信号電圧は「ＶｃｃＡ−ＶｔｈＮ」となり、第１実施形態のときよりも低くなってバスホールド回路により持ち上げられる量が多くなるので、切換えのための期間がその分だけ長くなる。
【００５３】
例えば、ＶｃｃＢ＝３．３Ｖ、ＶｃｃＡ＝２．５Ｖで端子Ｂが入力で端子Ａが出力であるとすると、トランジスタＮ１のゲートには２．５Ｖが印加されるため端子Ａには「２．５−１．０＝１．５Ｖ」しか伝達されないことになって、残りの１．０Ｖについては第２のバスホールド回路１８によって上昇させる必要がある。このときの端子Ａの出力信号レベルの遷移を図７に示すと、端子Ａに現れる信号レベルは２つの波形が合わさったものとなっている。すなわち端子Ｂへの３．３Ｖの電源電圧の入力に基づいて、スイッチングトランジスタ１６としてのＮチャンネルトランジスタＮ１のゲートに印加された２．５Ｖからトランジスタの消費分１．０Ｖを引いた１．５Ｖが、トランジスタＮ１を介してまず端子Ａに伝達され、次に第１のバスホールド回路１７により１．５Ｖから２．５Ｖにまで上昇させられて、端子Ａには２．５Ｖの電圧が現れることになる。
【００５４】
これとは逆に、端子Ａが入力で端子Ｂが出力である場合、トランジスタＮ１を介して伝達される端子Ｂへの出力としては１．５Ｖしかないために、残りの３．３Ｖ−１．５Ｖ＝１．８Ｖについては、第１のバスホールド回路１７により上昇させる必要があり、図８の特性図に示すように、端子ＢがＶｃｃＢ系の電圧としての３．３Ｖにまで上昇させるには端子Ａへの出力の場合よりも更に長い期間が必要になる。しかし、第１および第２のバスホールド回路１７、１８を設けたことによりこの第４実施形態に係る信号レベル変換回路でも他方側の端子ＢまたはＡには本来の信号レベルの出力が供給されることになる。
【００５５】
図６において、第１のバスホールド回路１７は、第１実施形態と同様に直列に接続された２つのインバータＩＮＶ１とＩＮＶ２により構成され、第２のバスホールド回路１８も同様に２つのインバータＩＮＶ３とＩＮＶ４により構成されている。これらのインバータの動作についても第１実施形態と同様であるので、重複説明を省略する。
【００５６】
なお、第１および第２のバスホールド回路１７、１８の構成については、第１実施形態に対する第２および第３実施形態の関係と同様に、インバータに代えてクロックドインバータや否定積回路を用いても良い。これらの例を第５および第６実施形態として以下に説明する。第５実施形態は図９に示され、第６実施形態は図１０に示されている。
【００５７】
図９において、第５実施形態に係る信号レベル変換回路は、図４に示した第２実施形態に係る信号レベル変換回路と同様に、第１のバスホールド回路１７をクロックドインバータＩＮＶ１とインバータＩＮＶ２で構成し、第２のバスホールド回路１８をクロックドインバータＩＮＶ３とインバータＩＮＶ４で構成したものである。第２のバスホールド回路１８と制御回路１９とが第１の第１の電源電圧ＶｃｃＡ系２で、スイッチングトランジスタ１６と第１のバスホールド回路１７とが第２の電源電圧ＶｃｃＢ系３である点は、図６に示した第４実施形態と同様である。
【００５８】
図１０において、第６実施形態に係る信号レベル変換回路は、図５に示した第３実施形態に係る信号レベル変換回路と同様に、第１のバスホールド回路１７をクロックドインバータＩＮＶ１と否定積回路ＮＡＮＤ１で構成し、第２のバスホールド回路１８をクロックドインバータＩＮＶ３と否定積回路ＮＡＮＤ２で構成したものである。第２のバスホールド回路１８と制御回路１９とが第１の電源電圧ＶｃｃＡ系２で、スイッチングトランジスタ１６と第１のバスホールド回路１７とが第２の電源電圧ＶｃｃＢ系３である点は、図６に示した第４実施形態と同様である。
【００５９】
このように、上述した図６ないし図８に示す第４実施形態、図９に示す第５実施形態、図１０に示す第６実施形態によっても、目的を達成できることには変わりないとはいえ、これらの実施形態では制御回路１９からスイッチングトランジスタ１６のゲートへ供給される第１の電源電圧ＶｃｃＡ系の制御信号を第２の電源電圧ＶｃｃＢにまで上昇させるのに第１のバスホールド回路１７だけでは時間が長く掛かってしまうことになる。
【００６０】
そこで、スイッチングトランジスタ１６や第１のバスホールド回路１７が含まれるＶｃｃＢ系の内部回路としてレベルシフタ回路２０を設けた第７実施形態に係る信号レベル変換回路が提案されている。この第７実施形態に係るレベル変換回路が図１１に示されている。図１１においては、第１の電源電圧ＶｃｃＡ系に属する制御回路１９と第２の電源電圧ＶｃｃＢ系に属するスイッチングトランジスタ１６のゲートとの間にＶｃｃＢ系のレベルシフタ回路２０を介挿して、制御信号ＯＥの信号レベルを第１の電源電圧ＶｃｃＡのレベルから第２の電源電圧ＶｃｃＢのレベルにしている。
【００６１】
この第７実施形態に係る信号レベル変換回路の動作について簡単に説明する。第７実施形態のように、制御回路１９の出力を第１の電源電圧ＶｃｃＡから第２の電源電圧ＶｃｃＢへとレベル変換してスイッチングトランジスタ１６のゲートに供給した場合、スイッチングトランジスタ１６以降の動作は、図２および図３を用いて説明した第１実施形態の動作と同じである。すなわち、第２の端子Ｂに第２の電源電圧ＶｃｃＢ系３の信号が入力した場合の動作は図２に示すようになり、第１の端子Ａに第１の電源電圧ＶｃｃＡ系２のレベルの信号が出力される。また、第１の端子Ａに第１の電源電圧ＶｃｃＡ系２のレベルの信号が入力された場合には、図３に示すように、第２の端子Ｂに第２の電源電圧ＶｃｃＢ系３のレベルの信号が出力される。
【００６２】
図１１に示す第７実施形態においても、第１および第２のバスホールド回路１７，１８の構成を直列に接続された２つのインバータＩＮＶ１とＩＮＶ２，ＩＮＶ３とＩＮＶ４よる構成には限定されず、クロックドインバータとインバータとの直列接続された構成や、クロックドインバータと否定積回路との直列接続された構成とすることも可能である。
【００６３】
図１２に示す第８実施形態は、第１のバスホールド回路１７がクロックドインバータＩＮＶ１とインバータＩＮＶ２より構成され、第２のバスホールド回路１８がクロックドインバータＩＮＶ３とインバータＩＮＶ４より構成されている。その他の構成については図１１に示す第７実施形態と同様である。
【００６４】
図１３に示す第９実施形態は、第１のバスホールド回路１７がクロックドインバータＩＮＶ１と否定積回路ＮＡＮＤ１より構成され、第２のバスホールド回路１８がクロックドインバータＩＮＶ３と否定積回路ＮＡＮＤ２より構成されている。その他の構成については図１１に示す第７実施形態と同様である。
【００６５】
以上説明した第７ないし第９実施形態のように、ＶｃｃＢ系３にレベルシフタ回路２０を設けるようにした場合には、制御回路１９から出力された第１の電源電圧ＶｃｃＡ系２の制御信号ＯＥがレベルシフタ回路２０により第２の電源電圧ＶｃｃＢ系３のレベルにまでシフトされるので、スイッチングトランジスタ１６としてのトランジスタＮ１のゲートには３．３Ｖが印加され、第１の端子Ａに信号が出力される場合には、第２のバスホールド回路１８が２．３Ｖの電圧を２．５Ｖにまで上昇させる。また、端子Ｂに信号が出力される場合には、第１のバスホールド回路１７が２．３Ｖの電圧を３．３Ｖにまで上昇させる。
【００６６】
したがって、バスホールド回路により保持される信号電圧のレベル量はレベルシフタ回路２０が設けられている場合には少なくなり、第１実施形態と同じ電圧量で引き上げる期間の長さも第１実施形態の場合と同じとなる。したがって、上述したように、レベルシフタ回路２０が有るか無いかの違いは、バスホールド回路が引き上げる電圧の量と引き上げるのに要する時間の長さの違いのみということになる。
【００６７】
このように第１ないし第９実施形態に係る信号レベル変換回路は、特に双方向の信号入力がある場合に、信号方向の切換のための方向制御信号が不要となるので、チップ化された集積回路における入力端子を１つ減らすことができ、端子の設置数に限界を有するチップ化集積回路素子にとって構成の簡略化を図れるという優れた効果を有している。
【００６８】
以上の第１ないし第９実施形態に係る信号レベル変換回路は、全て双方向に信号が伝達可能な場合について説明していたが、本発明はこれに限定されず、信号の伝達方向は、第１の端子Ａから第２の端子Ｂへの方向または第２の端子Ｂから第１の端子Ａへの方向のような片方向であっても良い。このように、片方向に信号が伝達される場合の信号レベル変換回路について、図１４ないし図１９に示す第１０実施形態ないし第１５実施形態を用いて説明する。
【００６９】
図１４に示す第１０実施形態に係る信号レベル変換回路は、端子Ａを入力端子とし、端子Ｂを出力端子とするものであり、制御端子＊ＯＥを介して第２の電源電圧ＶｃｃＢ系３の信号が供給され、制御回路１９で制御信号ＯＥに反転されてスイッチングトランジスタ１６のゲートに供給されてトランジスタＮ１はオン状態となっている。このとき、第１の端子Ａに第１の電源電圧ＶｃｃＡ系２の信号が入力されると、トランジスタＮ１を介して信号が伝達されて、第２の端子Ｂに第２の電源電圧ＶｃｃＢ系３のレベルの信号が出力される。
【００７０】
このために、スイッチングトランジスタ１６と第２の電源電圧ＶｃｃＢの第２の端子Ｂとの間に第３のバスホールド回路２５が１つ設けられている。第３のバスホールド回路２５は、図１の第１のバスホールド回路１７と同様に、インバータＩＮＶ１とＩＮＶ２とを直列接続したものを、スイッチングトランジスタ１６と端子Ｂとの間に並列に接続している。
【００７１】
以上の構成により、第１の端子Ａに第１の電源電圧ＶｃｃＡ系の信号が入力して端子＊ＯＥへの制御信号がＧＮＤレベルでトランジスタ１６（Ｎ１）がオンしているとき、トランジスタ１６の第２の端子Ｂ側、すなわち第３のバスホールド回路２５の入力側には３．３Ｖ−１．０Ｖ＝２．３Ｖが現れるが、第３のバスホールド回路２５を構成しているインバータＩＮＶ２が反転してＧＮＤレベルを出力し、インバータＩＮＶ１が３．３Ｖを出力することになるため、２．３Ｖから３．３Ｖへの残り１．０Ｖについては、インバータＩＮＶ１が電圧を供給して上昇させて、端子Ｂには、３．３Ｖの信号が出力される。このときの動作は、図３と同様である。
【００７２】
図１４に示す第１０実施形態では、第３のバスホールド回路２５をインバータＩＮＶ１，ＩＮＶ２より構成するものとしたが、上述した実施形態と同様に、第３のバスホールド回路２５を他の素子により構成することも可能である。
【００７３】
図１５に示す第１１実施形態の信号レベル変換回路においては、第２，第５，第８実施形態と同様に、第３のバスホールド回路２５をクロックドインバータＩＮＶ１とインバータＩＮＶ２とを直列に接続したものを端子Ｂ側からトランジスタ１６側へ並列に接続している。
【００７４】
図１６に示す第１２実施形態の信号レベル変換回路においては、第３，第６，第９実施形態と同様に、第３のバスホールド回路２５をクロックドインバータＩＮＶ１と否定積回路ＮＡＮＤ１とを直列に接続したものを端子Ｂ側からトランジスタ１６側に並列に接続している。
【００７５】
以上の第１０ないし第１２実施形態は、端子Ａ側から端子Ｂ側へと片方向の信号が供給される場合について説明したが、本発明はこれに限定されず、端子Ｂ側から端子Ａ側へと片方向の信号が供給される場合であっても適用することができる。
【００７６】
図１７に示す第１３実施形態の信号レベル変換回路は、第２の端子Ｂに第２の電源電圧ＶｃｃＢ系３の信号が供給され、第１の端子Ａに第１の電源電圧ＶｃｃＡ系２の信号が出力される場合である。スイッチングトランジスタ１６と端子Ａとの間には、インバータＩＮＶ３，ＩＮＶ４を直列に接続したものがトランジスタ１６と第１の端子Ａ側との間に並列に接続された第４のバスホールド回路３０が介挿されている。
【００７７】
動作について簡単に説明すると、制御端子＊ＯＥが第２の電源電圧ＶｃｃＢレベルのとき、トランジスタ１６がオフとなり、制御端子＊ＯＥがＧＮＤレベルのときにトランジスタ１６がオンとなって、第２の端子Ｂから第１の端子Ａへと信号を流すように設定する。
【００７８】
制御端子＊ＯＥがＧＮＤレベルでトランジスタ１６がオンしているとき、第２の端子Ｂに第２の電源電圧ＶｃｃＢ系の信号が供給されると、トランジスタ１６の端子Ａ側には３．３Ｖ−１．０Ｖ＝２．３Ｖの信号が現れ、この２．３Ｖにより第１のバスホールド回路３０のインバータＩＮＶ４が反転してＧＮＤレベルを出力し、インバータＩＮＶ３が２．５Ｖを出力するように動作するため、第１の端子Ａには２．５Ｖに上昇された信号が現れる。
【００７９】
上記の第１３実施形態に係る信号レベル変換回路は、第４のバスホールド回路３０としてインバータＩＮＶ３，ＩＮＶ４を直列接続したものをスイッチングトランジスタ１６と第１の端子Ａとの間に並列接続するものとして説明したが、本発明はこれに限定されず、第２，第５，第８，第１１実施形態と同様に、第４のバスホールド回路３０の構成をクロックドインバータや否定積回路に代えた構成でも実施が可能である。
【００８０】
図１８に示す第１４実施形態に係る信号レベル変換回路は、第４のバスホールド回路３０をクロックドインバータＩＮＶ３とインバータＩＮＶ４とを直列接続したものにより構成している。このような構成によっても、第１３実施形態の信号レベル変換回路と同様に動作して、同様の作用効果を上げることができる。
【００８１】
また、図１９に示す第１５実施形態に係る信号レベル変換回路のように、第４のバスホールド回路３０をクロックドインバータＩＮＶ３と否定積回路ＮＡＮＤ２により構成するようにしても良い。この第１５実施形態によっても第１３および第１４実施形態の信号レベル変換回路と同様の動作が可能であり、同様の作用効果を上げることができる。
【００８２】
なお、図示説明は省略するが、片方向の信号レベル変換回路においても、制御回路１９を第１の電源電圧ＶｃｃＡ系２として制御端子＊ＯＥに第１の電源電圧ＶｃｃＡ２の制御信号を供給するようにしても良い。この場合、図１２に示す第８実施形態に係る信号レベル変換回路のように、制御回路１９とスイッチングトランジスタ１６のベースとの間にレベルシフタ回路２０を設けるようにしても良い。
【００８３】
【発明の効果】
以上詳細に説明したように、本発明に係る信号レベル変換回路によれば、異なる電源電圧レベルの信号を何れかの方向に伝達する場合に、電源電圧のレベル変換を簡単な構成により実現するこができ、集積回路チップに組み込まれた際のチップサイズの縮小と制御の簡略化を図ると共に、それぞれの端子に出力される電圧を確実なレベルのものとすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図２】第１実施形態に係る信号レベル変換回路の端子Ｂ側から端子Ａ側方向への信号の伝達動作を示す特性図である。
【図３】第１実施形態に係る信号レベル変換回路の端子Ａ側から端子Ｂ側方向への信号の伝達動作を示す特性図である。
【図４】本発明の第２実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図５】本発明の第３実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図６】本発明の第４実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図７】第４実施形態に係る信号レベル変換回路の端子Ｂ側から端子Ａ側方向への信号の伝達動作を示す特性図である。
【図８】第４実施形態に係る信号レベル変換回路の端子Ａ側から端子Ｂ側方向への信号の伝達動作を示す特性図である。
【図９】本発明の第５実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１０】本発明の第６実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１１】本発明の第７実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１２】本発明の第８実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１３】本発明の第９実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１４】本発明の第１０実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１５】本発明の第１１実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１６】本発明の第１２実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１７】本発明の第１３実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１８】本発明の第１４実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１９】本発明の第１５実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図２０】従来の信号レベル変換回路の構成を示すブロック図である。
【図２１】従来の双方向の信号レベル変換回路の回路構成を示す回路図である。
【図２２】従来の片方向の信号レベル変換回路の回路構成を示す回路図である。
【図２３】第２の従来例としての片方向の論理回路の回路構成を示す回路図である。
【図２４】図２３に示す第２の従来例における端子Ａに接続されている素子の初段に貫通電流が流れる場合を示す回路図である。
【符号の説明】
１６ スイッチングトランジスタ
１７ 第１のバスホールド回路
１８ 第２のバスホールド回路
１９ 制御回路
２０ レベルシフタ回路
２５ 第３のバスホールド回路
３０ 第４のバスホールド回路
【発明の属する技術分野】
本発明は信号レベル変換回路に係り、特に異なる電源レベルを有する論理回路間に設けられる信号レベル変換回路に関するものである。
【０００２】
【従来の技術】
一般的にＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ―中央演算処理装置―）を含むシステムでは、ＣＰＵと周辺デバイスとの間でデータをやり取りするバス（信号）ラインが多数存在しており、周辺デバイスはこれらのバスにぶら下がるように接続されている。ＣＰＵはその処理速度の向上にともなって消費電力が増大していくので、プロセスの微細化を図ったり、電源電圧の低減を図ったりすることによりＣＰＵそのものの消費電力の増大を抑えている。しかし、ＣＰＵに接続される周辺デバイス類は、他の装置との互換性を維持するために電源電圧の低電圧化が容易に進まない場合が多い。
【０００３】
このような傾向はバッテリにより駆動される機器に多くみられ、このようなバッテリ駆動機器としては、例えば、携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等のアプリケーションを挙げることができる。このアプリケーションでは使用時間を延ばすため、低消費電力が求められ、ＣＰＵの低消費電力化の要求は強い。しかしながら、バスに接続される周辺機器は互換性を維持する必要性があるため、電源電圧を変更することは難しいのが現状である。
【０００４】
電源レベルの異なる信号がバスに供給されると、システムの消費電流が増加したり、素子が破壊されたり素子が誤動作する原因となるため、信号の電源レベルを変換するための集積回路素子が必要となる。図２０は、従来の２電源レベル変換回路の構成を示すブロック図である。
【０００５】
図２０において、ＰＤＡ等のアプリケーションであるシステム１は、電源レベルＡで動作するＶｃｃＡ系回路２と電源レベルＢで動作するＶｃｃＢ系回路３とを備えている。端子Ａ１から端子Ｂ１へ矢印４の方向に信号が流れる場合、第１の入力バッファ回路５と、第１の（ＡｔｏＢ）論理回路６と、電源のレベルを変換するレベルシフタ回路７と、第１の出力バッファ回路８と、を備えている。
【０００６】
ＶｃｃＡ系回路２とＶｃｃＢ系回路３の何れが動作するかは、制御回路９により制御されている。制御回路９は、方向切換信号の入力端子ＤＩＲと動作信号の入力端子＊ＯＥから入力されたそれぞれの信号により、矢印４の方向と矢印１０の方向に動作方向が切り替えられる。端子Ｂ１から端子Ａ１へ矢印１０の方向に信号が流れる場合には、第２の入力バッファ回路１１と、第２の（ＢｔｏＡ）論理回路１２と、第２の出力バッファ回路１３とを備えている。なお、動作信号＊ＯＥにおける「＊」は、この明細書においては信号の電位が反転されていることを表記している。
【０００７】
図２０に示す従来のシステムは、電源レベルがＶｃｃＡ＜ＶｃｃＢの場合を示しており、例えば端子Ａ１から入力されて端子Ｂ１へと出力される信号処理系であるＶｃｃＡ系回路の電源レベルが２．５Ｖであるとき、ＶｃｃＢ系回路３の電源レベルは３．３Ｖである。このような回路構成と電源レベルによるシステム１の動作について説明する。
【０００８】
Ａ１端子が入力、Ｂ１端子が出力の場合を考えると、端子Ａ１から入った信号が第１の入力バッファ回路５、第１の（ＡｔｏＢ）論理回路６を通って、レベルシフタ回路７に入力される。レベルシフタ回路７でＶｃｃＡからＶｃｃＢにレベル変換され、第１の出力バッファ回路８から端子Ｂ１にＶｃｃＢレベルの信号が出力される。レベルシフタ回路７は、第１の出力バッファ回路のＰチャンネルトランジスタを確実にオフさせるために挿入されている回路であり、「ＶｃｃＡ＜ＶｃｃＢ」のときにレベルシフタ回路７が設けられていない場合、Ｐチャンネルトランジスタのゲートとソース間の電圧Ｖｇｓが０Ｖにならず、Ｐチャンネルトランジスタがオフせず、貫通電流を流してしまうことになる。
【０００９】
Ｂ１端子が入力でＡ１端子が出力の場合、第２の（ＢｔｏＡ）論理回路１２と第２の出力バッファ回路１３との間にレベルシフタ回路を設ける必要はなく、Ｂ１端子より入力された信号は、第１の入力バッファ回路１１、第２の（ＢｔｏＡ）論理回路１２、第２の出力バッファ回路１３を介してＡ１端子にＶｃｃＡレベルの信号が出力される。
【００１０】
図２０に示した従来のシステムの具体的な構成について、図２１の回路図を用いて説明する。図２１において、端子＊ＯＥはＶｃｃＢレベルのときは端子Ａおよび端子Ｂの両端子がハイインピーダンス（ＨＺ）状態となり、接地（ＧＮＤ）レベルのときは端子Ａ、端子Ｂが入力か出力になるよう設定する端子である。端子ＤＩＲは、ＶｃｃＢレベルのとき端子Ａが入力、端子Ｂが出力となり、接地（ＧＮＤ）レベルのとき端子Ｂが入力、端子Ａが出力となるように設定する端子である。
【００１１】
いま、端子Ａが入力、端子Ｂが出力（すなわち、＊ＯＥ＝ＧＮＤ、ＤＩＲ＝ＶｃｃＢ）の場合を例に挙げて、その動作を説明する。端子ＡにＶｃｃＡレベルの信号が入力されるとαノードはＶｃｃＡレベルとなり、レベルシフタ回路７のＮチャンネルトランジスタＮ１、ＰチャンネルトランジスタＰ２がオン（Ｎ２とＰ１はオフ）し、βノードにＶｃｃＢレベルが出力される。この信号は第１の出力バッファ回路８に入力され、端子ＢにＶｃｃＢレベルの信号が出力されて、ＶｃｃＡからＶｃｃＢへのレベル変換が可能となる。
【００１２】
しかしながら、図２１に示す第１の従来例の双方向システムにおけるレベルシフタ回路の構成においては、回路を形成する素子数が多くなっているため、チップサイズが大きくなってしまうという欠点があった。また、方向を切り換えるための端子ＤＩＲを設けて入力／出力の方向を決定してやる必要があり、制御の煩雑さが増してしまうことになる。
【００１３】
なお、異なる電源レベルで動作するバスシステムは、図２０、図２１に示すような双方向システムばかりでなく図２２ないし図２４に示す片方向システムも用いられている。これら片方向システムとしての第２の従来例について図面を用いて説明する。
【００１４】
片方向システムの場合、信号の処理方向を制御する方向切換信号を入力する端子ＤＩＲが設けられていないだけで、基本的な構成は図２１の双方向システムの構成に対応しており、同一構成要素に同一の符号を付すことにより、重複説明を省略する。また、図２２に示す片方向システムの動作は双方向システムにおける端子Ａから端子Ｂへと、または端子Ｂから端子Ａへと論理回路システムの信号処理が行なわれる場合と同じである。片方向システムでは端子ＤＩＲがないため、双方向システムのような制御の煩雑さはないが、回路構成はやはり複雑であり、チップサイズが大きくなってしまう欠点は、双方向システムの場合と同様である。
【００１５】
片方向システムの従来例としては、Ｎチャンネルトランジスタだけでレベル変換を行なう回路もあり、図２３はその回路図を示している。図２３において、第１の電源レベルで動作する第１の論理回路が接続された端子Ａより入力された信号は、図示しない入力バッファ回路とＡｔｏＢ論理回路を介してレベルシフタ７で信号の電源レベルを変換されて、端子Ｂから第２の電源レベルで動作する第２の論理回路へと出力される。制御回路９は、端子＊ＯＥから入力された＊ＯＥ信号に基づいて制御信号をレベルシフタ回路７のＮチャンネルトランジスタＮ１のゲートに供給している。
【００１６】
端子＊ＯＥは、ＶｃｃＢレベルのときＮチャンネルトランジスタＮ１をオフさせて端子Ａと端子Ｂの間を切り離し、接地レベルＧＮＤのときには端子Ａと端子Ｂ間に信号を通すように設定するための端子である。
【００１７】
端子＊ＯＥが接地レベルＧＮＤでＮチャンネルトランジスタＮ１がオンしており、端子Ａが接地ＧＮＤレベル、端子Ｂが接地ＧＮＤレベルの状態から端子ＢがＶｃｃＢレベルに切り換わった場合について考える。ＶｃｃＢレベルの信号電圧が端子Ｂに印加されると、トランジスタＮ１のゲートにはＶｃｃＢが印加されており、トランジスタＮ１はオンしているため、端子Ａには「ＶｃｃＢ−ＶｔｈＮ」（ＶｔｈＮはトランジスタＮ１のしきい値）の電圧が現れる。具体的に数値を挙げて説明すると、ＶｃｃＢ＝３．３Ｖ、ＶｃｃＡ＝２．５Ｖ、ＶｔｈＮ＝１．０Ｖとすると、端子Ａには、ＶｃｃＢ−ＶｔｈＮ＝３．３Ｖ−１．０Ｖ＝２．３Ｖの電圧が現れる。
【００１８】
しかしながら、この従来例の回路においてはトランジスタＮ１のしきい値電圧ＶｔｈＮのばらつきに出力電圧が左右されることになる。しきい値電圧ＶｔｈＮのばらつきを±０．２Ｖとすると、出力される電圧は、２．１Ｖ〜２．５Ｖの範囲でばらつくことになる。今、最も低い電圧２．１Ｖが出力された場合を考えると、ＶｃｃＡは２．５Ｖであるから、０．４Ｖ足りないため、端子Ａに接続されている素子の初段に貫通電流が流れることになる。
【００１９】
この貫通電流が流れる場合について図２４を用いて説明する。図２４は、端子Ａに接続されている第１の論理回路の素子の初段回路がインバータである場合の構成を示している。端子Ｂから端子Ａへの片方向のシステムの場合、端子Ａには２．１Ｖが出力されているため、端子Ａに接続されている素子の初段を構成するインバータのトランジスタＮ２はオンしている。しかしながら、インバータのもう一方のトランジスタＰ１には２．５Ｖ（ＶｃｃＡレベル）との差である０．４Ｖがゲート・ソース間電圧Ｖｇｓとして印加されており、このトランジスタＰ１は僅かながらにオンしているため、インバータを構成するトランジスタＰ１からＮ２を介して貫通電流が流れてしまうことになる。
【００２０】
これとは逆に、端子Ａが入力で端子Ｂが出力である端子Ａから端子Ｂへの片方向のシステムの場合を考えると、端子Ａに２．５Ｖが印加され、端子Ｂには上述したＢからＡへの片方向の場合と同様に、トランジスタＮ１のゲート電圧として「３．３Ｖ−１Ｖ＝２．３Ｖ」の電圧が現れる。端子Ｂに他の素子が接続されている場合、初段の回路のＰチャンネルトランジスタには「３．３Ｖ−２．３Ｖ＝１Ｖ」のゲート・ソース電圧Ｖｇｓが印加されるため、上記の場合よりもさらに多くの貫通電流が流れてしまうことになる。
【００２１】
このように、Ｎチャンネルトランジスタのみで構成したレベル変換回路では、回路構成が簡単である代わりに、Ｎチャンネルトランジスタのばらつきの影響や次段に接続される素子に貫通電流が流れるといった欠点が生じてしまう。
【００２２】
【特許文献１】
特開平６−８４３７５号公報
【特許文献２】
特開平６−１９６９９２号公報
【特許文献３】
特開平８−３３５１２６号公報
【００２３】
【発明が解決しようとする課題】
以上のような双方向論理回路システムに適用される従来の信号レベル変換回路によれば、信号レベル変換回路を構成する素子数が多くなってしまうために、回路全体のチップサイズが大きくなってしまうという問題点があった。また、方向を切り換えるための端子ＤＩＲを設けて入力／出力の方向を決定する構成が必要であるため、制御が煩雑であるという問題点もあった。
【００２４】
また、片方向論理回路システムでは元々端子ＤＩＲがないため、制御上の煩雑さは双方向論理回路システムほどではないが、従来の信号レベル変換回路を用いた場合、回路構成が複雑となってしまうため、チップサイズはやはり大きくなってしまうという問題点があった。
【００２５】
また、片方向論理回路システムの信号レベル変換回路としてスイッチングトランジスタを用いた場合、スイッチングトランジスタのしきい値電圧のばらつきに起因して、片方向論理回路システムの出力端子側に接続された素子の初段回路を構成するトランジスタ等に貫通電流が流れてしまうという問題点があった。
【００２６】
この発明は、チップサイズの縮小と制御の簡略化を図ると共にそれぞれの端子に出力される電圧を確実なものとすることのできる信号レベル変換回路を提供することを目的としている。
【００２７】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の構成に係る信号レベル変換回路は、所定の基準電圧よりも高い第１の電源電圧により動作する第１の論理回路に接続される第１の端子と、前記第１の電源電圧よりも高い第２の電源電圧により動作する第２の論理回路に接続される第２の端子と、の間に接続され、両端子間で双方向の信号を伝達可能な信号レベル変換回路であって、ゲートへ供給される制御信号により、前記第１の端子と前記第２の端子との間に電流経路を形成するスイッチングトランジスタと、前記第１の端子が入力端子で前記第２の端子が出力端子である場合に前記スイッチングトランジスタと前記第２の端子との間に設けられて該スイッチングトランジスタを介して伝達された信号の電圧レベルを前記第２の端子の電圧レベルにする第１のバスホールド回路と、前記第２の端子が入力端子で前記第１の端子が出力端子である場合に前記スイッチングトランジスタと前記第１の端子との間に設けられて該スイッチングトランジスタを介して伝達された信号の電圧レベルを前記第１の端子の電圧レベルにする第２のバスホールド回路と、を備えることを特徴とする。
【００２８】
また、本発明の第２の構成に係る信号レベル変換回路は、所定の基準電圧よりも高い第１の電源電圧により動作する第１の論理回路に接続される第１の端子と、前記第１の電源電圧よりも高い第２の電源電圧により動作する第２の論理回路に接続される第２の端子と、の間に接続され、何れかの端子に入力された片方向の信号のレベルを変換する信号レベル変換回路であって、ゲートへ供給される制御信号により、前記第１の端子と前記第２の端子との間に電流経路を形成するスイッチングトランジスタと、前記第１および第２の端子のうち一方の端子が入力端子であるときに出力端子としての他方の端子と前記スイッチングトランジスタとの間に設けられて該スイッチングトランジスタを介して伝達される信号の電圧レベルを前記他方の端子の電圧レベルにするバスホールド回路と、を備えることを特徴とする。
【００２９】
【発明の実施の形態】
以下、添付図面を参照しながらこの発明に係る信号レベル変換回路の実施形態について詳細に説明する。まず、図１ないし図３を用いて、この発明の第１実施形態について説明する。
【００３０】
図１は、この発明の第１実施形態に係る信号レベル変換回路の構成を概略的に示す回路図である。図１において、信号レベル変換回路１５は、所定の基準電圧よりも高い第１の電源電圧ＶｃｃＡにより動作する第１の論理回路に接続される第１の端子Ａと、第１の電源電圧ＶｃｃＡよりも高い第２の電源電圧ＶｃｃＢにより動作する第２の論理回路に接続される第２の端子Ｂと、の間に接続され、両端子Ａ，Ｂ間で双方向の信号を伝達可能に構成されている。
【００３１】
信号レベル変換回路１５は、ゲートへ供給される制御信号により、前記第１の端子Ａと前記第２の端子Ｂとの間に電流経路を形成するスイッチングトランジスタ１６と、第１の端子Ａが入力端子で第２の端子Ｂが出力端子である場合にスイッチングトランジスタ１６と第２の端子Ｂとの間に設けられて該スイッチングトランジスタ１６を介して伝達された信号の電圧レベルを第２の端子Ｂの電圧レベルすなわち第２の電源電圧ＶｃｃＢにする第１のバスホールド回路１７と、第２の端子Ｂが入力端子で第１の端子Ａが出力端子である場合にスイッチングトランジスタ１６と第１の端子Ａとの間に設けられて該スイッチングトランジスタを介して伝達された信号の電圧レベルを第１の端子Ａの電圧レベルすなわち第１の電源電圧ＶｃｃＡにする第２のバスホールド回路１８と、を備えている。
【００３２】
さらに詳細に説明すると、図１に示す第１実施形態に係る信号レベル変換回路１５は、第１の端子Ａおよび第２の端子Ｂに加えて、制御信号が入力される制御端子＊ＯＥを備え、スイッチングトランジスタ１６は、ゲートが制御端子＊ＯＥに接続されると共に、ソースおよびドレインが第１の端子Ａと第２の端子Ｂにそれぞれ接続されて、制御信号によりゲートがオンされているときに、何れかの端子に信号が供給されると両端子間に電流経路を形成するＮチャンネルトランジスタＮ１により構成されている。
【００３３】
端子＊ＯＥに入力された信号は、インバータよりなる制御回路１９により反転されて制御信号ＯＥとしてスイッチングトランジスタ１６のゲートに供給されている。この第１実施形態の場合、図１に示すように、第１の電源電圧ＶｃｃＡ系２は第２のバスホールド回路１８のみで構成され、スイッチングトランジスタ１６と、第１のバスホールド回路１７と、制御回路１９は、第２の電源電圧ＶｃｃＢ系３に含まれている。
【００３４】
以上のように、この第１実施形態に係る信号レベル変換回路１５は双方向の論理回路システムに適用されるために、第１のバスホールド回路１７と第２のバスホールド回路１８とを備えている。第１のバスホールド回路１７は、直列接続された２つのインバータＩＮＶ１，ＩＮＶ２をトランジスタＮ１と第２の端子Ｂとの間に並列に接続し、第２のバスホールド回路１８は、直列接続された２つのインバータＩＮＶ３，ＩＮＶ４をトランジスタＮ１と第１の端子Ａとの間に並列に接続して構成している。
【００３５】
以上の構成を有する第１実施形態に係る信号レベル変換回路の動作について説明する。この第１実施形態に係る論理回路においては、第１の電源電圧ＶｃｃＡは例えば２．５Ｖであり、ＶｃｃＢ系に含まれる制御端子＊ＯＥと第２の電源電圧ＶｃｃＢは例えば３．３Ｖである。
【００３６】
端子＊ＯＥが第２の電源電圧ＶｃｃＢのときには、スイッチングトランジスタ１６はオフして端子Ａ，Ｂ間を切り離し、基準電圧レベルである、例えばＧＮＤレベル（０Ｖ）のときには端子Ａ，Ｂ間に信号を通すように論理回路システム全体が設定されている。端子＊ＯＥがＧＮＤレベルのとき、スイッチングトランジスタ１６を構成するＮチャンネルトランジスタＮ１がオンしており、第１の端子ＡがＧＮＤレベルで、第２の端子ＢがＧＮＤレベルの状態からＶｃｃＢレベルへと切り替わった場合について考える。
【００３７】
トランジスタＮ１のゲートには第２の電源電圧ＶｃｃＢの制御信号が供給されてトランジスタＮ１はオンしているので、第２の電源電圧ＶｃｃＢの信号が第２の端子Ｂに印加されると、第１の端子Ａには、第２の電源電圧ＶｃｃＢからトランジスタＮ１のしきい値電圧ＶｔｈＮを差し引いた関係「ＶｃｃＢ−ＶｔｈＮ」分の電圧が現れることになる。
【００３８】
具体的に数値を挙げて説明すると、ＶｃｃＢ＝３．３Ｖで、ＶｃｃＡ＝２．５Ｖで、ＶｔｈＮ＝１．０Ｖとすると、第１の端子Ａには、ＶｃｃＢ−ＶｔｈＮ＝３．３Ｖ−１．０Ｖ＝２．３Ｖの電圧が現れる。伝達された２．３Ｖにより第２のバスホールド回路１８のインバータＩＮＶ４が反転しＧＮＤレベルを出力してインバータＩＮＶ３が２．５Ｖを出力するようになるため、図２に波形で示すように、第１の端子Ａは、２．５Ｖへと上昇していくことになる。
【００３９】
これとは逆に、第１の電源電圧ＶｃｃＡ（２．３Ｖ）が第１の端子Ａに印加された場合は、第２の端子Ｂにはまず３．３Ｖ−１．０Ｖ＝２．３Ｖの電圧が出力されることになる。この２．３Ｖの電圧により、第１のバスホールド回路１７を構成するインバータＩＮＶ２が反転してＧＮＤレベルを出力し、インバータＩＮＶ１が３．３Ｖを出力するようになるため、図３の波形図に示すように２．３Ｖから３．３への残り１．０Ｖについては、インバータＩＮＶ１が電圧を供給することにより上昇させることが可能となる。したがって、第２の端子Ｂには第２の電源電圧ＶｃｃＢとして３．３Ｖが出力されることになる。
【００４０】
次に、第１の端子Ａが第１の電源電圧ＶｃｃＡで、第２の端子Ｂが第２の電源電圧ＶｃｃＢから基準電圧であるＧＮＤレベルになる場合を考えると、トランジスタＮ１は第２の端子ＢがＧＮＤレベルであるため、完全にオンして第１の端子ＡがＧＮＤレベルになるまでオンし続ける。逆の場合も同様であり、ＧＮＤレベルの伝達には、トランジスタＮ１だけで制御可能である。
【００４１】
制御端子＊ＯＥが第２の電源電圧レベルとなった、すなわち＊ＯＥ＝ＶｃｃＢとなった場合は、トランジスタＮ１がオフして第１，第２の端子Ａ，Ｂ間の信号伝達を切り離し、第１，第２のバスホールド回路１７，１８で以前の状態を保持することが可能となる。
【００４２】
このようにして、スイッチとして機能するトランジスタＮ１と、異なる２つの電源電圧レベルの端子との間にそれぞれ接続された第１，第２のバスホールド回路１７，１８を設けるだけで、レベル変換が可能となり、回路の簡素化によりチップサイズの縮小が可能となる。また、トランジスタＮ１は単なるスイッチングトランジスタであるため、オン・オフを決定する信号（この場合は制御信号＊ＯＥ）のみがあればよく、従来の双方向論理回路の方向性を制御するための方向信号ＤＩＲなどの信号伝達方向を決定する端子が不要となり、双方向の論理回路における端子の削減が可能となる。
【００４３】
また、バスホールド回路１７および１８については、トランジスタＮ１を介して伝達された信号レベルをそれぞれの端子の電源電圧レベルにするために必要なものであり、トランジスタのサイズ（能力）は小さくても構わないため、チップの縮小化に効果的である。また、第１の端子Ａ、第２の端子Ｂのそれぞれに現れる信号レベルは確実にそれぞれの電源電圧ＶｃｃＡ，ＶｃｃＢになるため、端子の直近の次段に接続される素子に貫通電流が発生せず、消費電力の低減が可能となる。
【００４４】
なお、図１においてはスイッチングトランジスタ１６としてＮチャンネルトランジスタＮ１を適用するものとして説明したが、本発明はこれに限定されず、スイッチングトランジスタ１６にＰチャンネルトランジスタを適用しても良い。第１，第２のバスホールド回路１７，１８を構成するインバータＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４についてもＮチャンネル，Ｐチャンネルトランジスタを用いて適宜に構成可能である。
【００４５】
なお、図１において、第１，第２のバスホールド回路１７，１８は、直列に接続された２つのインバータをスイッチングトランジスタ１６と第２の端子Ｂおよび第１の端子Ａとの間にそれぞれ並列に接続しているが、本発明はこの構成に限定されない。例えば、図４に示した第２実施形態による信号レベル変換回路のように、第１のバスホールド回路１７のインバータＩＮＶ１と第２のバスホールド回路１８のインバータＩＮＶ３を制御信号ＯＥにより切り換えられるクロックドインバータＩＮＶ１，ＩＮＶ３によりそれぞれ構成するようにしても良い。
【００４６】
この第２実施形態のようにインバータＩＮＶ１およびＩＮＶ３をクロックドインバータに変更することによりスイッチングトランジスタ１６を構成するＮチャンネルトランジスタＮ１がオフしているときに、インバータＩＮＶ１およびＩＮＶ３がそれぞれ端子Ａおよび端子Ｂを駆動する電流を無くすことができ、消費電流の低減を図ることができる。この場合、ＮチャンネルトランジスタＮ１がオフのとき端子Ａおよび端子ＢはハイインピーダンスＨＺ状態である。
【００４７】
また、図４に示した第２実施形態において、インバータＩＮＶ２およびＩＮＶ４はトランジスタＮ１がオフのときでも第２の端子Ｂおよび第１の端子Ａのバス信号が変化した場合に動作電流を流してしまい、消費電流が多くなってしまうために、消費電流の低減が充分ではなかった。
【００４８】
そこで、図５に示した第３実施形態のように、これらインバータＩＮＶ２およびＩＮＶ４を第１および第２の否定積回路ＮＡＮＤ１およびＮＡＮＤ２にそれぞれ変更するようにしても良い。これら第１および第２の否定積回路ＮＡＮＤ１およびＮＡＮＤ２のそれぞれの一方側の入力はトランジスタＮ１と端子ＢまたはＡとの間に接続され、他方側の入力には制御信号ＯＥが供給されている。
【００４９】
このように構成された第３実施形態に係る信号レベル変換回路では、トランジスタＮ１がオフのときには第１および第２のバスホールド回路１７、１８を完全に固定することができ、消費電流の一層の低減を図ることができる。すなわち、トランジスタＮ１が制御信号ＯＥによりオフにされたときには、第１および第３のクロックドインバータＩＮＶ１，ＩＮＶ３と、第１および第２の否定積回路ＮＡＮＤ１、ＮＡＮＤ２も同じ制御信号ＯＥによりオフとされるので、第１の端子Ａおよび第２の端子Ｂへのバス信号が変化した場合でも動作電流を流してしまうことがなくなり、無駄な消費電流の供給を完全に停止することができる。
【００５０】
なお、上述した第１ないし第３実施形態ではいずれも制御端子＊ＯＥは第２の電源電圧ＶｃｃＢ系３となっていたが、本発明はこのような構成に限定されず、図６ないし図８に示す第４実施形態に係る信号レベル変換回路のように構成しても良い。この第４実施形態も第１実施形態と同様の双方向論理回路システムに適用されるものであるが、第１，第２の端子Ａ，Ｂに接続される第１，第２の論理回路の詳細な内部構成は図示を省略し、本発明に関連する信号レベル変換回路についてのみ図示されている。
【００５１】
第４実施形態に係る信号レベル変換回路は、制御端子＊ＯＥに第１の電源電圧ＶｃｃＡが供給されている場合の基本的な実施例であり、制御回路１９は、図６に示すように第１の電源電圧ＶｃｃＡ系２に含まれるインバータにより構成されている。この第４実施形態は、制御回路１９の電源電圧レベルがＶｃｃＡ系である点で第１実施形態と異なっていることを除けば、その他の構成は第１実施形態の信号レベル変換回路と同じである。動作に関しても、制御端子＊ＯＥが例えば２．５ＶであるＶｃｃＡ系の電源電圧によりスイッチングトランジスタ１６を制御している点を除けば第１実施形態と同じである。
【００５２】
すなわち、スイッチングトランジスタ１６を構成するＮチャンネルトランジスタＮ１のゲートに直接ＶｃｃＡ系の電源電圧が印加されている。この場合、出力端子ＡまたはＢに現れる信号電圧は「ＶｃｃＡ−ＶｔｈＮ」となり、第１実施形態のときよりも低くなってバスホールド回路により持ち上げられる量が多くなるので、切換えのための期間がその分だけ長くなる。
【００５３】
例えば、ＶｃｃＢ＝３．３Ｖ、ＶｃｃＡ＝２．５Ｖで端子Ｂが入力で端子Ａが出力であるとすると、トランジスタＮ１のゲートには２．５Ｖが印加されるため端子Ａには「２．５−１．０＝１．５Ｖ」しか伝達されないことになって、残りの１．０Ｖについては第２のバスホールド回路１８によって上昇させる必要がある。このときの端子Ａの出力信号レベルの遷移を図７に示すと、端子Ａに現れる信号レベルは２つの波形が合わさったものとなっている。すなわち端子Ｂへの３．３Ｖの電源電圧の入力に基づいて、スイッチングトランジスタ１６としてのＮチャンネルトランジスタＮ１のゲートに印加された２．５Ｖからトランジスタの消費分１．０Ｖを引いた１．５Ｖが、トランジスタＮ１を介してまず端子Ａに伝達され、次に第１のバスホールド回路１７により１．５Ｖから２．５Ｖにまで上昇させられて、端子Ａには２．５Ｖの電圧が現れることになる。
【００５４】
これとは逆に、端子Ａが入力で端子Ｂが出力である場合、トランジスタＮ１を介して伝達される端子Ｂへの出力としては１．５Ｖしかないために、残りの３．３Ｖ−１．５Ｖ＝１．８Ｖについては、第１のバスホールド回路１７により上昇させる必要があり、図８の特性図に示すように、端子ＢがＶｃｃＢ系の電圧としての３．３Ｖにまで上昇させるには端子Ａへの出力の場合よりも更に長い期間が必要になる。しかし、第１および第２のバスホールド回路１７、１８を設けたことによりこの第４実施形態に係る信号レベル変換回路でも他方側の端子ＢまたはＡには本来の信号レベルの出力が供給されることになる。
【００５５】
図６において、第１のバスホールド回路１７は、第１実施形態と同様に直列に接続された２つのインバータＩＮＶ１とＩＮＶ２により構成され、第２のバスホールド回路１８も同様に２つのインバータＩＮＶ３とＩＮＶ４により構成されている。これらのインバータの動作についても第１実施形態と同様であるので、重複説明を省略する。
【００５６】
なお、第１および第２のバスホールド回路１７、１８の構成については、第１実施形態に対する第２および第３実施形態の関係と同様に、インバータに代えてクロックドインバータや否定積回路を用いても良い。これらの例を第５および第６実施形態として以下に説明する。第５実施形態は図９に示され、第６実施形態は図１０に示されている。
【００５７】
図９において、第５実施形態に係る信号レベル変換回路は、図４に示した第２実施形態に係る信号レベル変換回路と同様に、第１のバスホールド回路１７をクロックドインバータＩＮＶ１とインバータＩＮＶ２で構成し、第２のバスホールド回路１８をクロックドインバータＩＮＶ３とインバータＩＮＶ４で構成したものである。第２のバスホールド回路１８と制御回路１９とが第１の第１の電源電圧ＶｃｃＡ系２で、スイッチングトランジスタ１６と第１のバスホールド回路１７とが第２の電源電圧ＶｃｃＢ系３である点は、図６に示した第４実施形態と同様である。
【００５８】
図１０において、第６実施形態に係る信号レベル変換回路は、図５に示した第３実施形態に係る信号レベル変換回路と同様に、第１のバスホールド回路１７をクロックドインバータＩＮＶ１と否定積回路ＮＡＮＤ１で構成し、第２のバスホールド回路１８をクロックドインバータＩＮＶ３と否定積回路ＮＡＮＤ２で構成したものである。第２のバスホールド回路１８と制御回路１９とが第１の電源電圧ＶｃｃＡ系２で、スイッチングトランジスタ１６と第１のバスホールド回路１７とが第２の電源電圧ＶｃｃＢ系３である点は、図６に示した第４実施形態と同様である。
【００５９】
このように、上述した図６ないし図８に示す第４実施形態、図９に示す第５実施形態、図１０に示す第６実施形態によっても、目的を達成できることには変わりないとはいえ、これらの実施形態では制御回路１９からスイッチングトランジスタ１６のゲートへ供給される第１の電源電圧ＶｃｃＡ系の制御信号を第２の電源電圧ＶｃｃＢにまで上昇させるのに第１のバスホールド回路１７だけでは時間が長く掛かってしまうことになる。
【００６０】
そこで、スイッチングトランジスタ１６や第１のバスホールド回路１７が含まれるＶｃｃＢ系の内部回路としてレベルシフタ回路２０を設けた第７実施形態に係る信号レベル変換回路が提案されている。この第７実施形態に係るレベル変換回路が図１１に示されている。図１１においては、第１の電源電圧ＶｃｃＡ系に属する制御回路１９と第２の電源電圧ＶｃｃＢ系に属するスイッチングトランジスタ１６のゲートとの間にＶｃｃＢ系のレベルシフタ回路２０を介挿して、制御信号ＯＥの信号レベルを第１の電源電圧ＶｃｃＡのレベルから第２の電源電圧ＶｃｃＢのレベルにしている。
【００６１】
この第７実施形態に係る信号レベル変換回路の動作について簡単に説明する。第７実施形態のように、制御回路１９の出力を第１の電源電圧ＶｃｃＡから第２の電源電圧ＶｃｃＢへとレベル変換してスイッチングトランジスタ１６のゲートに供給した場合、スイッチングトランジスタ１６以降の動作は、図２および図３を用いて説明した第１実施形態の動作と同じである。すなわち、第２の端子Ｂに第２の電源電圧ＶｃｃＢ系３の信号が入力した場合の動作は図２に示すようになり、第１の端子Ａに第１の電源電圧ＶｃｃＡ系２のレベルの信号が出力される。また、第１の端子Ａに第１の電源電圧ＶｃｃＡ系２のレベルの信号が入力された場合には、図３に示すように、第２の端子Ｂに第２の電源電圧ＶｃｃＢ系３のレベルの信号が出力される。
【００６２】
図１１に示す第７実施形態においても、第１および第２のバスホールド回路１７，１８の構成を直列に接続された２つのインバータＩＮＶ１とＩＮＶ２，ＩＮＶ３とＩＮＶ４よる構成には限定されず、クロックドインバータとインバータとの直列接続された構成や、クロックドインバータと否定積回路との直列接続された構成とすることも可能である。
【００６３】
図１２に示す第８実施形態は、第１のバスホールド回路１７がクロックドインバータＩＮＶ１とインバータＩＮＶ２より構成され、第２のバスホールド回路１８がクロックドインバータＩＮＶ３とインバータＩＮＶ４より構成されている。その他の構成については図１１に示す第７実施形態と同様である。
【００６４】
図１３に示す第９実施形態は、第１のバスホールド回路１７がクロックドインバータＩＮＶ１と否定積回路ＮＡＮＤ１より構成され、第２のバスホールド回路１８がクロックドインバータＩＮＶ３と否定積回路ＮＡＮＤ２より構成されている。その他の構成については図１１に示す第７実施形態と同様である。
【００６５】
以上説明した第７ないし第９実施形態のように、ＶｃｃＢ系３にレベルシフタ回路２０を設けるようにした場合には、制御回路１９から出力された第１の電源電圧ＶｃｃＡ系２の制御信号ＯＥがレベルシフタ回路２０により第２の電源電圧ＶｃｃＢ系３のレベルにまでシフトされるので、スイッチングトランジスタ１６としてのトランジスタＮ１のゲートには３．３Ｖが印加され、第１の端子Ａに信号が出力される場合には、第２のバスホールド回路１８が２．３Ｖの電圧を２．５Ｖにまで上昇させる。また、端子Ｂに信号が出力される場合には、第１のバスホールド回路１７が２．３Ｖの電圧を３．３Ｖにまで上昇させる。
【００６６】
したがって、バスホールド回路により保持される信号電圧のレベル量はレベルシフタ回路２０が設けられている場合には少なくなり、第１実施形態と同じ電圧量で引き上げる期間の長さも第１実施形態の場合と同じとなる。したがって、上述したように、レベルシフタ回路２０が有るか無いかの違いは、バスホールド回路が引き上げる電圧の量と引き上げるのに要する時間の長さの違いのみということになる。
【００６７】
このように第１ないし第９実施形態に係る信号レベル変換回路は、特に双方向の信号入力がある場合に、信号方向の切換のための方向制御信号が不要となるので、チップ化された集積回路における入力端子を１つ減らすことができ、端子の設置数に限界を有するチップ化集積回路素子にとって構成の簡略化を図れるという優れた効果を有している。
【００６８】
以上の第１ないし第９実施形態に係る信号レベル変換回路は、全て双方向に信号が伝達可能な場合について説明していたが、本発明はこれに限定されず、信号の伝達方向は、第１の端子Ａから第２の端子Ｂへの方向または第２の端子Ｂから第１の端子Ａへの方向のような片方向であっても良い。このように、片方向に信号が伝達される場合の信号レベル変換回路について、図１４ないし図１９に示す第１０実施形態ないし第１５実施形態を用いて説明する。
【００６９】
図１４に示す第１０実施形態に係る信号レベル変換回路は、端子Ａを入力端子とし、端子Ｂを出力端子とするものであり、制御端子＊ＯＥを介して第２の電源電圧ＶｃｃＢ系３の信号が供給され、制御回路１９で制御信号ＯＥに反転されてスイッチングトランジスタ１６のゲートに供給されてトランジスタＮ１はオン状態となっている。このとき、第１の端子Ａに第１の電源電圧ＶｃｃＡ系２の信号が入力されると、トランジスタＮ１を介して信号が伝達されて、第２の端子Ｂに第２の電源電圧ＶｃｃＢ系３のレベルの信号が出力される。
【００７０】
このために、スイッチングトランジスタ１６と第２の電源電圧ＶｃｃＢの第２の端子Ｂとの間に第３のバスホールド回路２５が１つ設けられている。第３のバスホールド回路２５は、図１の第１のバスホールド回路１７と同様に、インバータＩＮＶ１とＩＮＶ２とを直列接続したものを、スイッチングトランジスタ１６と端子Ｂとの間に並列に接続している。
【００７１】
以上の構成により、第１の端子Ａに第１の電源電圧ＶｃｃＡ系の信号が入力して端子＊ＯＥへの制御信号がＧＮＤレベルでトランジスタ１６（Ｎ１）がオンしているとき、トランジスタ１６の第２の端子Ｂ側、すなわち第３のバスホールド回路２５の入力側には３．３Ｖ−１．０Ｖ＝２．３Ｖが現れるが、第３のバスホールド回路２５を構成しているインバータＩＮＶ２が反転してＧＮＤレベルを出力し、インバータＩＮＶ１が３．３Ｖを出力することになるため、２．３Ｖから３．３Ｖへの残り１．０Ｖについては、インバータＩＮＶ１が電圧を供給して上昇させて、端子Ｂには、３．３Ｖの信号が出力される。このときの動作は、図３と同様である。
【００７２】
図１４に示す第１０実施形態では、第３のバスホールド回路２５をインバータＩＮＶ１，ＩＮＶ２より構成するものとしたが、上述した実施形態と同様に、第３のバスホールド回路２５を他の素子により構成することも可能である。
【００７３】
図１５に示す第１１実施形態の信号レベル変換回路においては、第２，第５，第８実施形態と同様に、第３のバスホールド回路２５をクロックドインバータＩＮＶ１とインバータＩＮＶ２とを直列に接続したものを端子Ｂ側からトランジスタ１６側へ並列に接続している。
【００７４】
図１６に示す第１２実施形態の信号レベル変換回路においては、第３，第６，第９実施形態と同様に、第３のバスホールド回路２５をクロックドインバータＩＮＶ１と否定積回路ＮＡＮＤ１とを直列に接続したものを端子Ｂ側からトランジスタ１６側に並列に接続している。
【００７５】
以上の第１０ないし第１２実施形態は、端子Ａ側から端子Ｂ側へと片方向の信号が供給される場合について説明したが、本発明はこれに限定されず、端子Ｂ側から端子Ａ側へと片方向の信号が供給される場合であっても適用することができる。
【００７６】
図１７に示す第１３実施形態の信号レベル変換回路は、第２の端子Ｂに第２の電源電圧ＶｃｃＢ系３の信号が供給され、第１の端子Ａに第１の電源電圧ＶｃｃＡ系２の信号が出力される場合である。スイッチングトランジスタ１６と端子Ａとの間には、インバータＩＮＶ３，ＩＮＶ４を直列に接続したものがトランジスタ１６と第１の端子Ａ側との間に並列に接続された第４のバスホールド回路３０が介挿されている。
【００７７】
動作について簡単に説明すると、制御端子＊ＯＥが第２の電源電圧ＶｃｃＢレベルのとき、トランジスタ１６がオフとなり、制御端子＊ＯＥがＧＮＤレベルのときにトランジスタ１６がオンとなって、第２の端子Ｂから第１の端子Ａへと信号を流すように設定する。
【００７８】
制御端子＊ＯＥがＧＮＤレベルでトランジスタ１６がオンしているとき、第２の端子Ｂに第２の電源電圧ＶｃｃＢ系の信号が供給されると、トランジスタ１６の端子Ａ側には３．３Ｖ−１．０Ｖ＝２．３Ｖの信号が現れ、この２．３Ｖにより第１のバスホールド回路３０のインバータＩＮＶ４が反転してＧＮＤレベルを出力し、インバータＩＮＶ３が２．５Ｖを出力するように動作するため、第１の端子Ａには２．５Ｖに上昇された信号が現れる。
【００７９】
上記の第１３実施形態に係る信号レベル変換回路は、第４のバスホールド回路３０としてインバータＩＮＶ３，ＩＮＶ４を直列接続したものをスイッチングトランジスタ１６と第１の端子Ａとの間に並列接続するものとして説明したが、本発明はこれに限定されず、第２，第５，第８，第１１実施形態と同様に、第４のバスホールド回路３０の構成をクロックドインバータや否定積回路に代えた構成でも実施が可能である。
【００８０】
図１８に示す第１４実施形態に係る信号レベル変換回路は、第４のバスホールド回路３０をクロックドインバータＩＮＶ３とインバータＩＮＶ４とを直列接続したものにより構成している。このような構成によっても、第１３実施形態の信号レベル変換回路と同様に動作して、同様の作用効果を上げることができる。
【００８１】
また、図１９に示す第１５実施形態に係る信号レベル変換回路のように、第４のバスホールド回路３０をクロックドインバータＩＮＶ３と否定積回路ＮＡＮＤ２により構成するようにしても良い。この第１５実施形態によっても第１３および第１４実施形態の信号レベル変換回路と同様の動作が可能であり、同様の作用効果を上げることができる。
【００８２】
なお、図示説明は省略するが、片方向の信号レベル変換回路においても、制御回路１９を第１の電源電圧ＶｃｃＡ系２として制御端子＊ＯＥに第１の電源電圧ＶｃｃＡ２の制御信号を供給するようにしても良い。この場合、図１２に示す第８実施形態に係る信号レベル変換回路のように、制御回路１９とスイッチングトランジスタ１６のベースとの間にレベルシフタ回路２０を設けるようにしても良い。
【００８３】
【発明の効果】
以上詳細に説明したように、本発明に係る信号レベル変換回路によれば、異なる電源電圧レベルの信号を何れかの方向に伝達する場合に、電源電圧のレベル変換を簡単な構成により実現するこができ、集積回路チップに組み込まれた際のチップサイズの縮小と制御の簡略化を図ると共に、それぞれの端子に出力される電圧を確実なレベルのものとすることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図２】第１実施形態に係る信号レベル変換回路の端子Ｂ側から端子Ａ側方向への信号の伝達動作を示す特性図である。
【図３】第１実施形態に係る信号レベル変換回路の端子Ａ側から端子Ｂ側方向への信号の伝達動作を示す特性図である。
【図４】本発明の第２実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図５】本発明の第３実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図６】本発明の第４実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図７】第４実施形態に係る信号レベル変換回路の端子Ｂ側から端子Ａ側方向への信号の伝達動作を示す特性図である。
【図８】第４実施形態に係る信号レベル変換回路の端子Ａ側から端子Ｂ側方向への信号の伝達動作を示す特性図である。
【図９】本発明の第５実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１０】本発明の第６実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１１】本発明の第７実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１２】本発明の第８実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１３】本発明の第９実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１４】本発明の第１０実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１５】本発明の第１１実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１６】本発明の第１２実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１７】本発明の第１３実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１８】本発明の第１４実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図１９】本発明の第１５実施形態に係る信号レベル変換回路の論理回路の構成を示す回路図である。
【図２０】従来の信号レベル変換回路の構成を示すブロック図である。
【図２１】従来の双方向の信号レベル変換回路の回路構成を示す回路図である。
【図２２】従来の片方向の信号レベル変換回路の回路構成を示す回路図である。
【図２３】第２の従来例としての片方向の論理回路の回路構成を示す回路図である。
【図２４】図２３に示す第２の従来例における端子Ａに接続されている素子の初段に貫通電流が流れる場合を示す回路図である。
【符号の説明】
１６ スイッチングトランジスタ
１７ 第１のバスホールド回路
１８ 第２のバスホールド回路
１９ 制御回路
２０ レベルシフタ回路
２５ 第３のバスホールド回路
３０ 第４のバスホールド回路
Claims (25)
- 所定の基準電圧よりも高い第１の電源電圧により動作する第１の論理回路に接続される第１の端子と、前記第１の電源電圧よりも高い第２の電源電圧により動作する第２の論理回路に接続される第２の端子と、の間に接続され、両端子間で双方向の信号を伝達可能な信号レベル変換回路であって、
ゲートへ供給される制御信号により、前記第１の端子と前記第２の端子との間に電流経路を形成するスイッチングトランジスタと、
前記第１の端子が入力端子で前記第２の端子が出力端子である場合に前記スイッチングトランジスタと前記第２の端子との間に設けられて該スイッチングトランジスタを介して伝達された信号の電圧レベルを前記第２の端子の電圧レベルにする第１のバスホールド回路と、
前記第２の端子が入力端子で前記第１の端子が出力端子である場合に前記スイッチングトランジスタと前記第１の端子との間に設けられて該スイッチングトランジスタを介して伝達された信号の電圧レベルを前記第１の端子の電圧レベルにする第２のバスホールド回路と、
を備えることを特徴とする信号レベル変換回路。 - 所定の基準電圧よりも高い第１の電源電圧により動作する第１の論理回路に接続される第１の端子と、前記第１の電源電圧よりも高い第２の電源電圧により動作する第２の論理回路に接続される第２の端子と、の間に接続され、両端子間で双方向の信号を伝達可能な信号レベル変換回路であって、
ゲートへ供給される制御信号により、前記第１の端子と前記第２の端子との間に電流経路を形成するスイッチングトランジスタと、
前記スイッチングトランジスタと前記第２の電源電圧が入出力される前記第２の端子との間に並列に接続された第１のインバータと第２のインバータとの直列接続体よりなる第１のバスホールド回路と、
前記スイッチングトランジスタと前記第１の電源電圧が入出力される前記第１の端子との間に並列に接続された第３のインバータと第４のインバータとの直列接続体よりなる第２のバスホールド回路と、
を備えることを特徴とする信号レベル変換回路。 - 所定の基準電圧よりも高い第１の電源電圧により動作する第１の論理回路に接続される第１の端子と、前記第１の電源電圧よりも高い第２の電源電圧により動作する第２の論理回路に接続される第２の端子と、の間に接続され、両端子間で双方向の信号を伝達可能な信号レベル変換回路であって、
ゲートへ供給される制御信号により、前記第１の端子と前記第２の端子との間に電流経路を形成するスイッチングトランジスタと、
前記スイッチングトランジスタと前記第２の電源電圧が入出力される前記第２の端子との間に並列に接続された第１のクロックドインバータと第２のインバータとの直列接続体よりなる第１のバスホールド回路と、
前記スイッチングトランジスタと前記第１の電源電圧が入出力される前記第１の端子との間に並列に接続された第２のクロックドインバータと第４のインバータとの直列接続体よりなる第２のバスホールド回路と、
を備えることを特徴とする信号レベル変換回路。 - 所定の基準電圧よりも高い第１の電源電圧により動作する第１の論理回路に接続される第１の端子と、前記第１の電源電圧よりも高い第２の電源電圧により動作する第２の論理回路に接続される第２の端子と、の間に接続され、両端子間で双方向の信号を伝達可能な信号レベル変換回路であって、
ゲートへ供給される制御信号により、前記第１の端子と前記第２の端子との間に電流経路を形成するスイッチングトランジスタと、
前記スイッチングトランジスタと前記第２の電源電圧が入出力される前記第２の端子との間に並列に接続された第１のクロックドインバータと第１の否定積回路との直列接続体よりなる第１のバスホールド回路と、
前記スイッチングトランジスタと前記第１の電源電圧が入出力される前記第１の端子との間に並列に接続された第２のクロックドインバータと第２の否定積回路との直列接続体よりなる第２のバスホールド回路と、
を備えることを特徴とする信号レベル変換回路。 - 前記ゲートに第２の電源電圧の制御信号を入力する制御端子と、該制御端子と前記ゲートの間に設けられて前記第２の電源電圧で動作する制御回路と、をさらに備え、前記スイッチングトランジスタは前記第２の電源電圧により動作することを特徴とする請求項１ないし請求項４の何れかに記載の信号レベル変換回路。
- 前記ゲートに第１の電源電圧の制御信号を入力する制御端子と、該制御端子と前記ゲートの間に設けられて前記第１の電源電圧で動作する制御回路と、をさらに備え、前記スイッチングトランジスタは前記第１の電源電圧により動作することを特徴とする請求項１ないし請求項４の何れかに記載の信号レベル変換回路。
- 前記第１の電源電圧で動作する前記制御回路と前記ゲートとの間には、前記制御信号のレベルを第１の電源電圧から第２の電源電圧にするレベルシフタ回路が設けられている請求項６に記載の信号レベル変換回路。
- 前記第１のバスホールド回路は、前記スイッチングトランジスタと前記第２の電源電圧が入出力される前記第２の端子との間に並列に接続された第１のインバータと第２のインバータとの直列接続体であると共に、
前記第２のバスホールド回路は、前記スイッチングトランジスタと前記第１の電源電圧が入出力される前記第１の端子との間に並列に接続された第３のインバータと第４のインバータとの直列接続体であることを特徴とする請求項１に記載の信号レベル変換回路。 - 前記第１のバスホールド回路は、前記スイッチングトランジスタと前記第２の電源電圧が入出力される前記第２の端子との間に並列に接続された第１のクロックドインバータと第２のインバータとの直列接続体であると共に、
前記第２のバスホールド回路は、前記スイッチングトランジスタと前記第１の電源電圧が入出力される前記第１の端子との間に並列に接続された第２のクロックドインバータと第４のインバータとの直列接続体であることを特徴とする請求項１に記載の信号レベル変換回路。 - 前記第１のバスホールド回路は、前記スイッチングトランジスタと前記第２の電源電圧が入出力される前記第２の端子との間に並列に接続された第１のクロックドインバータと第１の否定積回路との直列接続体であると共に、
前記第２のバスホールド回路は、前記スイッチングトランジスタと前記第１の電源電圧が入出力される前記第１の端子との間に並列に接続された第２のクロックドインバータと第２の否定積回路との直列接続体であることを特徴とする請求項１に記載の信号レベル変換回路。 - 所定の基準電圧よりも高い第１の電源電圧により動作する第１の論理回路に接続される第１の端子と、前記第１の電源電圧よりも高い第２の電源電圧により動作する第２の論理回路に接続される第２の端子と、の間に接続され、何れかの端子に入力された片方向の信号のレベルを変換する信号レベル変換回路であって、ゲートへ供給される制御信号により、前記第１の端子と前記第２の端子との間に電流経路を形成するスイッチングトランジスタと、
前記第１および第２の端子のうち一方が入力端子のときに、出力端子としての他方の端子と前記スイッチングトランジスタとの間に設けられて該スイッチングトランジスタを介して伝達される信号の電圧レベルを前記他方の端子の電圧レベルにするバスホールド回路と、
を備えることを特徴とする信号レベル変換回路。 - 所定の基準電圧よりも高い第１の電源電圧により動作する第１の論理回路に接続される第１の端子と、前記第１の電源電圧よりも高い第２の電源電圧により動作する第２の論理回路に接続される第２の端子と、の間に接続され、何れかの端子に入力された片方向の信号のレベルを変換する信号レベル変換回路であって、
ゲートへ供給される制御信号により、前記第１の端子と前記第２の端子との間に電流経路を形成するスイッチングトランジスタと、
前記第１および第２の端子のうち一方が入力端子のときに、出力端子としての他方の端子と前記スイッチングトランジスタとの間に並列に接続された第１のインバータと第２のインバータの直列接続体よりなるバスホールド回路と、
を備えることを特徴とする信号レベル変換回路。 - 所定の基準電圧よりも高い第１の電源電圧により動作する第１の論理回路に接続される第１の端子と、前記第１の電源電圧よりも高い第２の電源電圧により動作する第２の論理回路に接続される第２の端子と、の間に接続され、何れかの端子に入力された片方向の信号のレベルを変換する信号レベル変換回路であって、ゲートへ供給される制御信号により、前記第１の端子と前記第２の端子との間に電流経路を形成するスイッチングトランジスタと、
前記第１および第２の端子のうち一方が入力端子のときに、出力端子としての他方の端子と前記スイッチングトランジスタとの間に並列に接続された第１のクロックドインバータと第２のインバータの直列接続体よりなるバスホールド回路と、
を備えることを特徴とする信号レベル変換回路。 - 所定の基準電圧よりも高い第１の電源電圧により動作する第１の論理回路に接続される第１の端子と、前記第１の電源電圧よりも高い第２の電源電圧により動作する第２の論理回路に接続される第２の端子と、の間に接続され、何れかの端子に入力された片方向の信号のレベルを変換する信号レベル変換回路であって、ゲートへ供給される制御信号により、前記第１の端子と前記第２の端子との間に電流経路を形成するスイッチングトランジスタと、
前記第１および第２の端子のうち一方が入力端子のときに、出力端子としての他方の端子と前記スイッチングトランジスタとの間に並列に接続された第１のクロックドインバータと第２の否定積回路の直列接続体よりなるバスホールド回路と、
を備えることを特徴とする信号レベル変換回路。 - 前記バスホールド回路は、前記第１の端子が入力端子で前記第２の端子が出力端子であるときに、前記スイッチングトランジスタと前記第２の端子との間に設けられて、該スイッチングトランジスタを介して伝達される第１の電源電圧の信号レベルを第２の電源電圧にするバスホールド回路を備えることを特徴とする請求項１１に記載の信号レベル変換回路。
- 前記バスホールド回路は、前記スイッチングトランジスタと前記第２の端子との間に並列に接続された第１のインバータと第２のインバータの直列接続体であることを特徴とする請求項１５に記載の信号レベル変換回路。
- 前記バスホールド回路は、前記スイッチングトランジスタと前記第２の端子との間に並列に接続された第１のクロックドインバータと第２のインバータとの直列接続体であることを特徴とする請求項１５に記載の信号レベル変換回路。
- 前記バスホールド回路は、前記スイッチングトランジスタと前記第２の端子との間に並列に接続された第１のクロックドインバータと第１の否定積回路との直列接続体であることを特徴とする請求項１５に記載の信号レベル変換回路。
- 前記バスホールド回路は、前記第２の端子が入力端子で前記第１の端子が出力端子であるときに、前記スイッチングトランジスタと前記第１の端子との間に設けられて、該スイッチングトランジスタを介して伝達される信号レベルを第２の電源電圧から第１の電源電圧にするバスホールド回路を備えることを特徴とする請求項１１に記載の信号レベル変換回路。
- 前記バスホールド回路は、前記スイッチングトランジスタと前記第１の端子との間に並列に接続された第１のインバータと第２のインバータの直列接続体であることを特徴とする請求項１９に記載の信号レベル変換回路。
- 前記バスホールド回路は、前記スイッチングトランジスタと前記第１の端子との間に並列に接続された第１のクロックドインバータと第２のインバータとの直列接続体であることを特徴とする請求項１９に記載の信号レベル変換回路。
- 前記バスホールド回路は、前記スイッチングトランジスタと前記第１の端子との間に並列に接続された第１のクロックドインバータと第１の否定積回路との直列接続体であることを特徴とする請求項１９に記載の信号レベル変換回路。
- 前記制御端子と前記スイッチングトランジスタの前記ゲートとの間には、第１の電源電圧により動作する制御回路が設けられ、この制御回路と前記スイッチングトランジスタとの間には、前記制御信号の信号レベルを第１の電源電圧から第２の電源電圧に変換するレベルシフタ回路が設けられていることを特徴とする請求項１１ないし請求項１４の何れかに記載の信号レベル変換回路。
- 前記スイッチングトランジスタは、Ｎチャンネルトランジスタであることを特徴とする請求項１ないし請求項２３の何れかに記載の信号レベル変換回路。
- 前記スイッチングトランジスタは、Ｐチャンネルトランジスタであることを特徴とする請求項１ないし請求項２３の何れかに記載の信号レベル変換回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033757A JP3746273B2 (ja) | 2003-02-12 | 2003-02-12 | 信号レベル変換回路 |
| US10/411,220 US6933749B2 (en) | 2003-02-12 | 2003-04-11 | Signal-level converter |
| CN200410005009.8A CN1298107C (zh) | 2003-02-12 | 2004-02-12 | 信号电平变换器 |
| US11/143,994 US7161386B2 (en) | 2003-02-12 | 2005-06-03 | Signal-level converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033757A JP3746273B2 (ja) | 2003-02-12 | 2003-02-12 | 信号レベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004247846A true JP2004247846A (ja) | 2004-09-02 |
| JP3746273B2 JP3746273B2 (ja) | 2006-02-15 |
Family
ID=32820996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003033757A Expired - Fee Related JP3746273B2 (ja) | 2003-02-12 | 2003-02-12 | 信号レベル変換回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6933749B2 (ja) |
| JP (1) | JP3746273B2 (ja) |
| CN (1) | CN1298107C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006197174A (ja) * | 2005-01-13 | 2006-07-27 | Renesas Technology Corp | レベル変換用半導体集積回路装置 |
| WO2008136069A1 (ja) * | 2007-04-20 | 2008-11-13 | Fujitsu Limited | 中継回路、情報処理装置、中継方法 |
| US11264989B1 (en) | 2020-08-07 | 2022-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3746273B2 (ja) * | 2003-02-12 | 2006-02-15 | 株式会社東芝 | 信号レベル変換回路 |
| JP3984222B2 (ja) * | 2003-12-15 | 2007-10-03 | 株式会社東芝 | 信号レベル変換回路 |
| JP2006301840A (ja) * | 2005-04-19 | 2006-11-02 | Toshiba Corp | 信号レベル変換バススイッチ |
| US7373533B2 (en) * | 2005-09-30 | 2008-05-13 | Silicon Laboratories | Programmable I/O cell capable of holding its state in power-down mode |
| EP2039006A4 (en) * | 2006-06-15 | 2013-10-09 | Semiconductor Components Ind | DEVICE AND METHOD FOR PROVIDING ACTIVE PULLUP AND LOGIC TRANSLATION FROM ONE SIGNAL MODE TO ANOTHER SIGNAL MODE |
| US7446565B2 (en) * | 2006-06-15 | 2008-11-04 | California Micro Devices | Apparatus and method that provides active pull-up and logic translation from one signal mode to another signal mode |
| JP4810338B2 (ja) * | 2006-07-12 | 2011-11-09 | 株式会社東芝 | レベル変換バススイッチ |
| JP2014239300A (ja) * | 2013-06-06 | 2014-12-18 | 株式会社東芝 | バススイッチ回路 |
| JP7079661B2 (ja) * | 2018-05-24 | 2022-06-02 | ラピスセミコンダクタ株式会社 | フラグ保持回路及びフラグ保持方法 |
| CN116582121B (zh) * | 2023-05-15 | 2024-04-02 | 西安航空学院 | 一种数字信号双向传输电平转换电路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4080539A (en) * | 1976-11-10 | 1978-03-21 | Rca Corporation | Level shift circuit |
| JPH01317022A (ja) * | 1988-06-16 | 1989-12-21 | Toshiba Corp | 電源切り換え回路 |
| US4988984A (en) * | 1988-10-31 | 1991-01-29 | International Business Machines Corporation | Image interpolator for an image display system |
| US5618544A (en) * | 1992-08-12 | 1997-04-08 | Bays-Brown Dermatologics, Inc. | Method of decreasing cutaneous senescence |
| JPH06120801A (ja) | 1992-10-02 | 1994-04-28 | Toshiba Corp | Ｅｃｌ−ｃｍｏｓレベル変換回路 |
| JP2888722B2 (ja) * | 1993-04-12 | 1999-05-10 | 株式会社東芝 | インターフェース回路 |
| JP3379601B2 (ja) * | 1993-05-12 | 2003-02-24 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置 |
| JPH0779151A (ja) | 1993-09-08 | 1995-03-20 | Fujitsu Ltd | 半導体装置 |
| JPH07129538A (ja) * | 1993-10-29 | 1995-05-19 | Mitsubishi Denki Semiconductor Software Kk | 半導体集積回路 |
| JP3329621B2 (ja) | 1995-06-06 | 2002-09-30 | 東芝マイクロエレクトロニクス株式会社 | 二電源インタフェイス回路 |
| JP3152867B2 (ja) * | 1995-08-25 | 2001-04-03 | 株式会社東芝 | レベルシフト半導体装置 |
| JP2000269799A (ja) | 1999-03-12 | 2000-09-29 | Toshiba Microelectronics Corp | 半導体集積回路の出力制御回路 |
| JP3758545B2 (ja) * | 2001-10-03 | 2006-03-22 | 日本電気株式会社 | サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置 |
| US6781415B2 (en) * | 2001-11-27 | 2004-08-24 | Fairchild Semiconductor Corporation | Active voltage level bus switch (or pass gate) translator |
| JP3746273B2 (ja) * | 2003-02-12 | 2006-02-15 | 株式会社東芝 | 信号レベル変換回路 |
-
2003
- 2003-02-12 JP JP2003033757A patent/JP3746273B2/ja not_active Expired - Fee Related
- 2003-04-11 US US10/411,220 patent/US6933749B2/en not_active Expired - Fee Related
-
2004
- 2004-02-12 CN CN200410005009.8A patent/CN1298107C/zh not_active Expired - Fee Related
-
2005
- 2005-06-03 US US11/143,994 patent/US7161386B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006197174A (ja) * | 2005-01-13 | 2006-07-27 | Renesas Technology Corp | レベル変換用半導体集積回路装置 |
| WO2008136069A1 (ja) * | 2007-04-20 | 2008-11-13 | Fujitsu Limited | 中継回路、情報処理装置、中継方法 |
| US8102198B2 (en) | 2007-04-20 | 2012-01-24 | Fujitsu Limited | Relay circuit, information processing apparatus, and relay method |
| JP4894919B2 (ja) * | 2007-04-20 | 2012-03-14 | 富士通株式会社 | 中継回路、情報処理装置、中継方法 |
| US11264989B1 (en) | 2020-08-07 | 2022-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1521949A (zh) | 2004-08-18 |
| US6933749B2 (en) | 2005-08-23 |
| US7161386B2 (en) | 2007-01-09 |
| JP3746273B2 (ja) | 2006-02-15 |
| CN1298107C (zh) | 2007-01-31 |
| US20040155679A1 (en) | 2004-08-12 |
| US20050219924A1 (en) | 2005-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW480823B (en) | Dual-level voltage shifters for low leakage power | |
| US7358773B2 (en) | Signal level conversion circuit | |
| US7161386B2 (en) | Signal-level converter | |
| US5223751A (en) | Logic level shifter for 3 volt cmos to 5 volt cmos or ttl | |
| US7112996B2 (en) | Level shifter for detecting grounded power-supply and level shifting method | |
| JPH08511136A (ja) | 電圧変換及び過電圧保護 | |
| KR950007462B1 (ko) | 멀티모드 입력회로 | |
| US8698543B1 (en) | Interface to a serial communications bus | |
| KR100247604B1 (ko) | 디지탈 전압 시프터 및 이를 이용한 시스템 | |
| KR960006287A (ko) | 저전력 논리 신호 레벨 변환기 | |
| JPH10322192A (ja) | レベル変換回路 | |
| US20040232944A1 (en) | Dynamic CMOS level-shifting circuit apparatus | |
| US7872501B2 (en) | Device for transforming input in output signals with different voltage ranges | |
| US7545171B2 (en) | Input/output device with fixed value during sleep mode or at a time of supplying initial voltage to system | |
| US20240030918A1 (en) | Level-conversion circuits for signaling across voltage domains | |
| US20240030917A1 (en) | Level-conversion circuits for signaling across voltage domains | |
| US7598791B2 (en) | Semiconductor integrated apparatus using two or more types of power supplies | |
| US6384631B1 (en) | Voltage level shifter with high impedance tri-state output and method of operation | |
| JP3667288B2 (ja) | インタフェースバッファ | |
| CN106297677B (zh) | 源极驱动电路及电泳显示器 | |
| US6552569B2 (en) | Dual purpose low power input circuit for a memory device interface | |
| US20180226972A1 (en) | Low Power Buffer with Voltage Conversion | |
| US11177808B2 (en) | Semiconductor device | |
| US12009816B2 (en) | Level-conversion circuits for signaling across voltage domains | |
| JPH06232349A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |