JP7079661B2 - フラグ保持回路及びフラグ保持方法 - Google Patents
フラグ保持回路及びフラグ保持方法 Download PDFInfo
- Publication number
- JP7079661B2 JP7079661B2 JP2018099621A JP2018099621A JP7079661B2 JP 7079661 B2 JP7079661 B2 JP 7079661B2 JP 2018099621 A JP2018099621 A JP 2018099621A JP 2018099621 A JP2018099621 A JP 2018099621A JP 7079661 B2 JP7079661 B2 JP 7079661B2
- Authority
- JP
- Japan
- Prior art keywords
- flag
- transistor
- power supply
- node
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
- G06K19/0707—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation
- G06K19/0708—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation the source being electromagnetic or magnetic
- G06K19/0709—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation the source being electromagnetic or magnetic the source being an interrogation field
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0068—Battery or charger load switching, e.g. concurrent charging and load supply
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
- H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0377—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Electronic Switches (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
タMSP及びMSNの各々のゲートに供給する。
10,20 フラグ設定部
11,21 放電部
12,22 フラグ判定部
FSI インバータ
SD リーク抑制スイッチドライバ
MSL リーク抑制スイッチ
SI シュミットインバータ
ND1、ND2 NANDゲート
NR NORゲート
INV1,INV2,INV3 インバータ
SDI1,SDI2,SDI3 インバータ
Claims (9)
- リーダライタ装置から電波による電力供給を受け、前記リーダライタ装置との間で近距離無線通信による情報の送受信を行うRFID(Radio Frequency Identification)のタグ回路に搭載され、前記情報の送受信に用いる0又は1の値を有するフラグの設定を受けて前記フラグを保持するフラグ保持回路であって、
第1の容量と、
前記リーダライタ装置からの電力供給に基づいて電源電圧を供給する電源に接続され、入力信号の供給を受け、前記入力信号に応じて前記第1の容量を充電するフラグ設定部と、
前記第1の容量の充電電圧に基づいて、0又は1を表す出力信号を出力するフラグ判定部と、
前記第1の容量を放電する放電部と、
を有し、
前記第1の容量は、前記フラグ判定部と前記放電部とを接続する第1のラインに一端が接続されるとともに他端が接地され、
前記放電部は、
第1出力端が接地され、第2出力端が前記第1のラインに接続され、制御入力端に供給された電圧を前記第1出力端と前記第2出力端との間の電流に変換し、前記第1のラインを介して前記第1の容量を放電するトランスコンダクタンス素子と、
第1端が直流電圧のノードに接続され、第2端が前記トランスコンダクタンス素子の制御入力端に接続され、制御端が前記フラグ判定部と前記放電部とを接続する第2のラインに接続され、前記第2のラインの電圧に応じて前記第1端と前記第2端との間を接続又は切断する制御スイッチと、
一端が前記トランスコンダクタンス素子の制御入力端と前記制御スイッチの第2端との間のノードに接続され、他端が接地された第2の容量と、
を含み、
前記フラグ判定部は、前記第2のラインに前記第1のラインの電圧を反転させた反転電圧を出力する、
ことを特徴とするフラグ保持回路。 - 前記トランスコンダクタンス素子及び前記制御スイッチの各々は、MOSトランジスタから構成され、
前記トランスコンダクタンス素子は、ソースが前記第1出力端として接地され、ドレインが前記第2出力端として前記第1のラインに接続され、ゲートが前記制御入力端に接続され、
前記制御スイッチは、ソース又はドレインのいずれか一方が前記第1端として前記直流電圧のノードに接続され、他方が前記第2端として前記トランスコンダクタンス素子の制御入力端であるゲートに接続され、ゲートが前記制御端として前記第2のラインに接続されている、
ことを特徴とする請求項1に記載のフラグ保持回路。 - 前記フラグ判定部は、
前記電源に一端が接続された第1の電流源と、
前記第1の電流源の他端と接地電位との間に直列接続された第1トランジスタ及び第2トランジスタからなるトランジスタ対と、
を含み、
前記第1トランジスタは、第1導電型のMOSトランジスタから構成され、ソースが前記第1の電流源の他端に接続され、ゲートが前記第1のラインに接続され、ドレインが前記第2のラインに接続され、
前記第2トランジスタは、前記第1導電型とは反対導電型である第2導電型のMOSトランジスタから構成され、ソースが接地され、ゲートが前記第1のラインに接続され、ドレインが前記第2のラインに接続されている、
ことを特徴とする請求項1又は2に記載のフラグ保持回路。 - 前記放電部は、
前記電源に一端が接続された第2の電流源と、
前記第2の電流源の他端にゲート及びドレインが接続され、ソース及びバックゲートが接地された第2導電型のMOSトランジスタからなる第3トランジスタと、
を含み、
前記制御スイッチのソース又はドレインの一方は、前記第3トランジスタ及び前記第2の電流源を介して前記電源に接続されている、
ことを特徴とする請求項1乃至3のいずれか1に記載のフラグ保持回路。 - 前記フラグ設定部は、MOSトランジスタからなるリーク抑制スイッチを含み、
前記リーク抑制スイッチは、ソース又はドレインのいずれか一方が前記第1のラインに接続され、他方が前記入力信号に応じて前記電源又は接地電位に接続され、前記第1の容量の充電時にオンとなるように制御される、
ことを特徴とする請求項1乃至4のいずれか1に記載のフラグ保持回路。 - 前記フラグ判定部は、入力端が前記第2のラインに接続されたシュミットインバータを含み、
前記シュミットインバータは、前記第1の容量の充電電圧と第1の閾値及び第2の閾値との比較結果に基づいて、前記出力信号を出力することを特徴とする請求項1乃至5のいずれか1に記載のフラグ保持回路。 - 前記フラグ判定部は、前記出力信号を出力する出力部を含み、
前記出力部は、入力端の一方が前記第2のラインに接続され、他方にHレベル又はLレベルの信号レベルを有する制御信号の供給を受けるNANDゲートから構成されていることを特徴とする請求項1乃至5のいずれか1に記載のフラグ保持回路。 - 前記フラグ判定部は、前記出力信号を出力する出力部を含み、
前記出力部は、入力端の一方にLレベル又はHレベルの信号レベルを有する制御信号の供給を受け、他方が前記第2のラインに接続されたNORゲートから構成されていることを特徴とする請求項1乃至5のいずれか1に記載のフラグ保持回路。 - 請求項1に記載のフラグ保持回路が実行するフラグ保持方法であって、
前記リーダライタ装置からの電力供給及び前記入力信号の供給を受けるステップと、
前記入力信号に応じて前記第1の容量を充電するステップと、
前記第1の容量の充電電圧に基づいて、0又は1を表す出力信号を出力するステップと、
前記トランスコンダクタンス素子の前記第1出力端及び前記第2出力端の間を流れる電流の変化に応じて、前記第1の容量を放電するステップと、
を含むことを特徴とするフラグ保持方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018099621A JP7079661B2 (ja) | 2018-05-24 | 2018-05-24 | フラグ保持回路及びフラグ保持方法 |
CN201910418377.1A CN110533140B (zh) | 2018-05-24 | 2019-05-20 | 标志保持电路和标志保持方法 |
US16/420,933 US10755155B2 (en) | 2018-05-24 | 2019-05-23 | Flag retaining circuit and flag retaining method |
JP2022083833A JP7502366B2 (ja) | 2018-05-24 | 2022-05-23 | 半導体回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018099621A JP7079661B2 (ja) | 2018-05-24 | 2018-05-24 | フラグ保持回路及びフラグ保持方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022083833A Division JP7502366B2 (ja) | 2018-05-24 | 2022-05-23 | 半導体回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019205081A JP2019205081A (ja) | 2019-11-28 |
JP7079661B2 true JP7079661B2 (ja) | 2022-06-02 |
Family
ID=68613731
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018099621A Active JP7079661B2 (ja) | 2018-05-24 | 2018-05-24 | フラグ保持回路及びフラグ保持方法 |
JP2022083833A Active JP7502366B2 (ja) | 2018-05-24 | 2022-05-23 | 半導体回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022083833A Active JP7502366B2 (ja) | 2018-05-24 | 2022-05-23 | 半導体回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10755155B2 (ja) |
JP (2) | JP7079661B2 (ja) |
CN (1) | CN110533140B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7090473B2 (ja) * | 2018-05-24 | 2022-06-24 | ラピスセミコンダクタ株式会社 | フラグ保持回路及びフラグ保持方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030137400A1 (en) | 2002-01-23 | 2003-07-24 | Intermec Ip Corp. | Passive RFID tag that retains state after temporary loss of power |
US20050237844A1 (en) | 2004-04-13 | 2005-10-27 | Hyde John D | Method and apparatus for controlled persistent ID flag for RFID applications |
JP2010193432A (ja) | 2009-01-22 | 2010-09-02 | Semiconductor Energy Lab Co Ltd | Rfidタグ |
US20130186959A1 (en) | 2012-01-20 | 2013-07-25 | John Stephen Smith | Persistent nodes for rfid |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH506920A (de) * | 1969-08-04 | 1971-04-30 | Ibm | Halbleiterschaltung zur Verarbeitung binärer Signale |
JP2852122B2 (ja) * | 1990-11-30 | 1999-01-27 | 株式会社日立製作所 | モノマルチバイブレータ |
JP3746273B2 (ja) * | 2003-02-12 | 2006-02-15 | 株式会社東芝 | 信号レベル変換回路 |
JP2006042038A (ja) * | 2004-07-28 | 2006-02-09 | Sony Corp | ヒステリシス発生回路 |
JP2008071129A (ja) * | 2006-09-14 | 2008-03-27 | Casio Comput Co Ltd | 無線icタグ装置 |
JP2008123074A (ja) * | 2006-11-09 | 2008-05-29 | Renesas Technology Corp | 半導体集積回路装置 |
JP2008271526A (ja) * | 2007-03-29 | 2008-11-06 | Fujitsu Ten Ltd | 遅延回路、及び電子機器 |
WO2010038581A1 (en) | 2008-10-02 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7795939B2 (en) * | 2008-12-29 | 2010-09-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for setup/hold characterization in sequential cells |
US9024761B2 (en) * | 2009-03-17 | 2015-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for persistent ID flag for RFID applications |
JP5762230B2 (ja) * | 2011-09-16 | 2015-08-12 | ラピスセミコンダクタ株式会社 | シュミットインバータ回路及び半導体装置 |
KR101330483B1 (ko) * | 2012-07-26 | 2013-11-15 | 엘에스산전 주식회사 | Rfid 태그 장치 |
US9916484B2 (en) * | 2013-03-14 | 2018-03-13 | Impinj, Inc. | RFID tag location using synthesized-beam RFID readers |
CN103116735B (zh) * | 2013-03-19 | 2015-05-27 | 电子科技大学 | 无源标签标志位电路 |
CN103699929B (zh) * | 2014-01-08 | 2017-01-04 | 卓捷创芯科技(深圳)有限公司 | 一种开关信号控制的整流与限幅电路与无源射频标签 |
US9773133B2 (en) * | 2014-08-01 | 2017-09-26 | Impinj, Inc. | RFID tag and reader characteristic determination using group keys |
CN107301443A (zh) * | 2016-04-15 | 2017-10-27 | 中兴通讯股份有限公司 | 电子标签、电子标签的电源管理方法及装置 |
JP7090473B2 (ja) * | 2018-05-24 | 2022-06-24 | ラピスセミコンダクタ株式会社 | フラグ保持回路及びフラグ保持方法 |
-
2018
- 2018-05-24 JP JP2018099621A patent/JP7079661B2/ja active Active
-
2019
- 2019-05-20 CN CN201910418377.1A patent/CN110533140B/zh active Active
- 2019-05-23 US US16/420,933 patent/US10755155B2/en active Active
-
2022
- 2022-05-23 JP JP2022083833A patent/JP7502366B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030137400A1 (en) | 2002-01-23 | 2003-07-24 | Intermec Ip Corp. | Passive RFID tag that retains state after temporary loss of power |
US20050237844A1 (en) | 2004-04-13 | 2005-10-27 | Hyde John D | Method and apparatus for controlled persistent ID flag for RFID applications |
JP2010193432A (ja) | 2009-01-22 | 2010-09-02 | Semiconductor Energy Lab Co Ltd | Rfidタグ |
US20130186959A1 (en) | 2012-01-20 | 2013-07-25 | John Stephen Smith | Persistent nodes for rfid |
Also Published As
Publication number | Publication date |
---|---|
CN110533140A (zh) | 2019-12-03 |
US10755155B2 (en) | 2020-08-25 |
US20190362208A1 (en) | 2019-11-28 |
JP2019205081A (ja) | 2019-11-28 |
CN110533140B (zh) | 2024-06-18 |
JP7502366B2 (ja) | 2024-06-18 |
JP2022119870A (ja) | 2022-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9866215B2 (en) | High speed low current voltage comparator | |
US7696805B2 (en) | Level shifter circuit incorporating transistor snap-back protection | |
EP2132873B1 (en) | Level shifter circuit incorporating transistor snap-back protection | |
US7138842B2 (en) | Flip-flop circuit having low power data retention | |
US7696804B2 (en) | Method for incorporating transistor snap-back protection in a level shifter circuit | |
JP3238826B2 (ja) | 出力回路 | |
KR101074424B1 (ko) | 고속 저전력 클록 게이티드 로직 회로 | |
US20090015386A1 (en) | Rfid tag having an improved operational speed and operating method of the same | |
US20070030057A1 (en) | Leakage current control circuit with a single low voltage power supply and method thereof | |
US6204703B1 (en) | Power on reset circuit with power noise immunity | |
US20050140406A1 (en) | Power-on reset device | |
JP7502366B2 (ja) | 半導体回路 | |
JP7090473B2 (ja) | フラグ保持回路及びフラグ保持方法 | |
JP4159570B2 (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置 | |
KR100673146B1 (ko) | 불휘발성 강유전체 메모리를 포함하는 rfid에서의파워-온 리셋 회로 | |
US20120161745A1 (en) | Power supply detection circuit | |
US6134686A (en) | Technique to detect drive strength of input pin | |
US10720917B2 (en) | Semiconductor device and method of generating power-on reset signal | |
JP3925788B2 (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置および半導体記憶装置、および該オシレータ回路の制御方法 | |
JP3742345B2 (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置 | |
KR19990031079A (ko) | 파워 온 리셋 회로 | |
KR100650806B1 (ko) | 반도체 장치의 펌핑 회로 | |
JP2019050550A (ja) | レベルシフト回路 | |
US6559678B1 (en) | Node predisposition circuit | |
JP2006042218A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7079661 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |