CN110533140A - 标志保持电路和标志保持方法 - Google Patents
标志保持电路和标志保持方法 Download PDFInfo
- Publication number
- CN110533140A CN110533140A CN201910418377.1A CN201910418377A CN110533140A CN 110533140 A CN110533140 A CN 110533140A CN 201910418377 A CN201910418377 A CN 201910418377A CN 110533140 A CN110533140 A CN 110533140A
- Authority
- CN
- China
- Prior art keywords
- mark
- capacitor
- transistor
- voltage
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims abstract description 98
- 230000009466 transformation Effects 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 13
- 101000894525 Homo sapiens Transforming growth factor-beta-induced protein ig-h3 Proteins 0.000 description 10
- 102100021398 Transforming growth factor-beta-induced protein ig-h3 Human genes 0.000 description 10
- 230000005611 electricity Effects 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 10
- 102100033270 Cyclin-dependent kinase inhibitor 1 Human genes 0.000 description 6
- 101000944380 Homo sapiens Cyclin-dependent kinase inhibitor 1 Proteins 0.000 description 6
- 101150085946 MSD2 gene Proteins 0.000 description 6
- 101100112811 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CDC5 gene Proteins 0.000 description 6
- 101100183412 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SIN4 gene Proteins 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 101150018041 msd1 gene Proteins 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 101100528972 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RPD3 gene Proteins 0.000 description 4
- 230000002401 inhibitory effect Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000002688 persistence Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
- G06K19/0707—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation
- G06K19/0708—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation the source being electromagnetic or magnetic
- G06K19/0709—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation the source being electromagnetic or magnetic the source being an interrogation field
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0068—Battery or charger load switching, e.g. concurrent charging and load supply
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
- H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0377—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Electronic Switches (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
本发明涉及标志保持电路和标志保持方法。提供不管电源供给的有无都能够保持标志固定的期间的标志保持电路。具有：一端被连接于第1线而另一端被接地的第1电容、根据输入信号来对第1电容进行充电的标志设定部、基于第1电容的充电电压来输出表示0或1的输出信号的标志判定部、以及对第1电容进行放电的放电部。放电部包括：经由第1线对第1电容进行放电的跨导元件、在控制端接收标志判定部与放电部之间的第2线的电压的供给的控制开关、以及一端被连接于跨导元件的控制输入端与控制开关之间的节点而另一端被接地的第2电容。标志判定部将第1线的反转电压向第2线输出。
Description
技术领域
本发明涉及在RFID的标签中保持标志的标志保持电路和标志保持方法。
背景技术
近年来，使用近距离的无线通信从埋入ID（IDentification）等信息的标签取得信息的RFID（Radio Frequency Identification，射频识别）的技术受到注目。RFID的无线通信系统由埋入ID等信息的标签和使用电波对标签进行非接触下的信息的读写的读写器构成。使用自身不具有电源的无源型的标签的RFID的无线通信系统（以下，称为无源型RFID）由标签和使用电波对标签供给电源并且进行非接触下的信息的读写的读写器构成。
在无源型RFID中，设置有用于在标签中保持由“0”和“1”的信息构成的标志固定期间的存留时间（persistence time）（例如，专利文献1）。例如，在EPC（Electronic ProductCode，电子产品代码）的EPCTMglobal规范中，规定了不管从读写器向标签的电源供给的有无都在会话S1中在0.5秒~5秒的期间保持标志。
现有技术文献
专利文献
专利文献1：日本特开2010-109340号公报。
发明要解决的课题
在无源型RFID的标签中，通过在标志保持电路中设置的电容（电容器）的充电电压来保持标志。标志保持电路由例如向电容充电电荷来设定“0”或“1”的标志的标志设定部、进行标志的判定的标志判定部、以及进行电容的放电的放电部构成。在利用标志设定部的标志的设定时进行电容的充电，之后，进行由放电部进行的电容的放电。在放电部中，设置有跨导元件和根据上电复位信号而变为接通或关断的控制开关，以跨导元件将根据控制开关的状态决定的电压变换后的电流来进行电容的放电。
不管电源供给的有无都用相同的数值规定会话S1的标志保持期间，要求作为定时器的作用。可是，上电复位信号的信号电平在存在来自读写器的电源供给的情况下为电源电压（“H”）电平，在没有电源供给的情况下为接地（“L”）电平。因此，在存在电源供给的情况下控制开关为接通，以由跨导元件从稳定的电压变换的固定的电流来进行放电，相对于此，在没有电源供给的情况下控制开关为关断，以由跨导元件从由于在控制开关的寄生二极管中产生的漏电流而逐渐降低的电压变换的电流来进行电容的放电。因此，放电部的工作根据电源供给的有无而改变，因此，存在保持期间的长度也根据电源供给的有无而改变这样的问题。此外，由于难以具有固定的保持期间，所以存在作为定时器的精度较低这样的问题。
发明内容
本发明是鉴于上述问题点而完成的，其目的在于提供不管电源供给的有无都能够保持标志固定的期间的标志保持电路。
用于解决课题的方案
本发明的标志保持电路是，一种标志保持电路，装载于从读写器装置接收利用电波的电力供给而在与所述读写器装置之间进行利用近距离无线通信的信息的收发的、RFID（射频识别）的标签电路，接收在所述信息的收发中使用的具有0或1的值的标志的设定并保持所述标志，所述标志保持电路的特征在于，具有：第1电容；标志设定部，被连接于基于来自所述读写器装置的电力供给而供给电源电压的电源，接收输入信号的供给，根据所述输入信号来对所述第1电容进行充电；标志判定部，基于所述第1电容的充电电压来输出表示0或1的输出信号；以及放电部，对所述第1电容进行放电，在所述第1电容中，一端被连接于将所述标志判定部与所述放电部连接的第1线，并且，另一端被接地，所述放电部包括：跨导元件，第1输出端被接地，第2输出端被连接于所述第1线，根据供给到控制输入端的电压来决定从第2输出端向第1输出端流动的电流；控制开关，第1端被连接于直流电压的节点，第2端被连接于所述跨导元件的输入端，控制端被连接于将所述标志判定部与所述放电部连接的第2线，根据所述第2线的电压来将所述第1端与所述第2端之间连接或切断；以及第2电容，一端被连接于所述跨导元件的控制输入端与所述控制开关的第2端之间的节点，另一端被接地，所述标志判定部向所述第2线输出使所述第1线的电压反转后的反转电压。
此外，本发明的半导体电路的特征在于，具有：标志设定部，被连接于电源电压和第1节点，根据输入信号来进行向所述第1节点的所述电源电压的供给或该电源电压的供给的切断；第1电容，被连接于所述第1节点，利用所述电源电压进行充电；标志判定部，被连接于所述第1节点，基于所述第1电容的充电电压来判定标志；以及放电部，被连接于所述第1节点，基于根据所述第1电容的充电电压而从所述标志判定部输出的信号来对所述第1电容进行放电。
此外，本发明的标志保持方法的特征在于，包括：接收来自所述读写器装置的电力供给和所述输入信号的供给的步骤；根据所述输入信号来对所述第1电容进行充电的步骤；基于所述第1电容的充电电压来输出表示0或1的输出信号的步骤；以及根据在所述跨导元件的所述第1输出端和所述第2输出端之间流动的电流的变化来对所述第1电容进行放电的步骤。
发明效果
根据本发明的标志保持电路，不管电源供给的有无都能够保持标志固定的期间。
附图说明
图1是示意性地示出每个会话的标志的保持期间的图。
图2是示出本实施例的标志保持电路的结构的电路图。
图3是示出泄漏抑制开关驱动器的结构的电路图。
图4是示出泄漏抑制开关驱动器的工作的时间图。
图5是示出标志保持电路的工作中的输入输出信号和内部节点的电位的时间变化的时间图。
图6是在示出标志保持电路的结构的电路图中添加寄生二极管后的图。
图7是示出比较例的标志保持电路的结构的电路图。
图8A是示意性地示出比较例中的跨导（transconductance）元件的输入电压的时间变化的图。
图8B是示意性地示出比较例中的跨导元件的电流变化的图。
图8C是示意性地示出比较例中的标志电压的时间变化的图。
图9是示出标志保持电路的变形例的结构的电路图。
图10是示出标志保持电路的变形例的结构的电路图。
具体实施方式
在以下，详细地说明本发明的优选的实施例。再有，在以下的说明和附图中，对实质上相同或等效的部分标注相同的参照附图标记。
本实施例的标志保持电路100被装载于RFID（Radio Frequency Identification，射频识别）的标签（tag）电路。标签电路经由近距离无线通信接收来自读写器的电源供给。因此，仅在标签电路位于离读写器规定的范围内的情况下进行电源供给，在离开该规定的范围内的情况下停止电源供给。在以下的说明中，仅将具有来自读写器的电源供给的情况称为“具有电源供给”，仅将没有来自读写器的电源供给的情况称为“没有电源供给”。
此外，在RFID的标签电路中，设定库存（inventor）用的标志，需要依照EPC（Electronic Product Code，电子产品代码）的EPCTMglobal规范遍及规定期间保持其。针对S0、S1、S2、S3和SL的各会话确定标志的保持期间。
图1是示意性地示出关于会话S1、S2、S3和SL的每个会话的标志的保持期间的图。再有，在此，关于会话S0，省略了图示。
在会话S0中，在没有电源供给的情况下，可以不保持标志，在具有电源供给的情况下总是需要保持标志。在会话S1中，当设定标志“1”时，不管电源供给的有无，都必须遍及0.5秒~5秒的规定期间保持标志“1”。相对于此，在会话S2、S3和SL中，当设定标志“1”时，在没有电源供给之后，必须遍及超过2秒的规定期间保持标志“1”。
本实施例的标志保持电路100是保持会话S1中的标志的电路。
图2是示出本实施例的标志保持电路100的结构的电路图。标志保持电路100具有电容CF，从逻辑电路（未图示）接收输入信号in、时钟信号clk和控制信号w_en的供给来进行电容CF的充放电，输出为“0”或“1”的标志。此外，如上述那样，仅在装载标志保持电路100的标签电路位于离读写器规定的范围内的情况下，向标志保持电路100进行电源供给。
标志保持电路100具有电容CF、标志设定部10、放电部11和标志判定部12。在电容CF中，一个端子被连接于放电部11与标志判定部12之间的第1连接线即节点NVF，另一个端子被接地。
标志设定部10包括反相器FSI、晶体管MSP、晶体管MSN、泄漏抑制开关MSL和泄漏抑制开关驱动器SD。
反相器FSI从逻辑电路（未图示）接收输入信号in的供给，向晶体管MSP和MSN的各自的栅极供给将输入信号in的逻辑电平反转后的信号（以下，称为反相输入信号）。
晶体管MSP由第1导电型的MOS晶体管即P沟道型MOS晶体管构成。晶体管MSP的源极被连接于电源（电源电压VDD）。晶体管MSN由与第1导电型相反导电型的第2导电型的MOS晶体管即N沟道型MOS晶体管构成。晶体管MSN的源极被接地。将晶体管MSP和MSN的漏极彼此连接并且连接于节点NFS。晶体管MSP和MSN根据供给到栅极的反相输入信号而被控制为导通或截止。
泄漏抑制开关MSL由例如N沟道型MOS晶体管构成。泄漏抑制开关MSL的漏极经由节点NFS被连接于晶体管MSP和MSN的漏极。泄漏抑制开关MSL的源极被连接于节点NVF。泄漏抑制开关MSL的背栅被接地。为了使泄漏抑制开关MSL导通，需要向栅极供给比漏极源极间的电压的最大值即电源电压VDD大的电压。
泄漏抑制开关驱动器SD是对泄漏抑制开关MSL的栅极进行控制的控制电路。泄漏抑制开关驱动器SD从逻辑电路（未图示）接收时钟信号clk和控制信号w_en的供给，生成泄漏控制信号NCS并将其向泄漏抑制开关MSL的栅极供给。
图3是示出泄漏抑制开关驱动器SD的结构的电路图。泄漏抑制开关驱动器SD由例如晶体管MSD1、晶体管MSD2、电容CSD1、电容CSD2、与非门（NAND gate）ND1、反相器SDI1、反相器SDI2和反相器SDI3构成。
晶体管MSD1和MSD2由例如N沟道型MOS晶体管构成。晶体管MSD1和MSD2的源极被连接于电源（电源电压VDD）。晶体管MSD1的栅极被连接于节点NBST。晶体管MSD2的漏极被连接于节点NBST。
电容CSD1的一端被连接于晶体管MSD1的漏极和晶体管MSD2的栅极。电容CSD1的另一端被连接于与非门ND1的输出和反相器SDI1的输入。
电容CSD2的一端经由节点NBST被连接于晶体管MSD1的栅极和晶体管MSD2的漏极。电容CSD2的另一端被连接于反相器SDI1的输出。
与非门ND1接收时钟信号clk和控制信号w_en的输入，输出时钟信号clk与控制信号w_en的与非的信号。
在反相器SDI1中，输入端被连接于与非门ND1的输出端和电容CSD1的另一端。反相器SDI1将供给到输入端的信号反相并将其向电容CSD2供给。
反相器SDI2接收控制信号w_en的输入，输出将控制信号w_en的逻辑电平反转后的信号。
反相器SDI3接收反相器SDI2的输出信号（即，将控制信号w_en的逻辑电平反转后的信号）的输入，输出将逻辑电平反转后的信号来作为泄漏控制信号NCS。反相器SDI3的正的电源端子被连接于节点NBST，负的电源端子被接地。因此，泄漏控制信号NCS为具有与节点NBST的电位对应的信号电平的信号。
图4是示出泄漏抑制开关驱动器SD的工作的时间图。在具有电源供给的情况下，向与非门ND1供给时钟信号clk。控制信号w_en是信号电平变化为逻辑电平“0”和“1”的信号，是成为由泄漏抑制开关驱动器SD进行的泄漏抑制开关MSL的控制的触发的信号。
在控制信号w_en为逻辑电平“0”（即，关断）的期间，将电源电压VDD充电到电容CSD1和电容CSD2。因此，节点NBST的电位为电源电压VDD电平。从反相器SDI3输出的泄漏控制信号NCS与控制信号w_en同样地为逻辑电平“0”，为接地电位的信号电平。
当控制信号w_en为逻辑电平“1”（即，接通）时，节点NBST的电位为对电源电压VDD电平的电位与时钟信号clk同步地加上变化为电源电压VDD电平的信号后的电位。即，节点NBST的电位电平在与时钟信号clk同步的定时变化为VDD和2×VDD。
从反相器SDI3输出的泄漏控制信号NCS为信号电平与时钟信号clk同步地变化为VDD和2×VDD的信号。因此，在控制信号w_en为接通的期间，向泄漏抑制开关MSL的栅极供给信号电平最大为2×VDD的泄漏控制信号NCS。
像这样，标志设定部10被连接于电源（电源电压VDD）和第1节点即节点NVF，基于输入信号in进行向节点NVF的电源电压VDD的供给或电源供给的切断。
当再次参照图2时，放电部11包括电流源ID、晶体管MD1、电容CD、晶体管MDS和晶体管MD2。
电流源ID的一端被连接于电源。晶体管MD1由N沟道型MOS晶体管构成。晶体管MD1的栅极和漏极被连接于电流源ID的另一端。晶体管MD1的源极和背栅被接地。晶体管MD1将电流源ID流动的电流变换为直流电压。在电容CD中，一端被连接于节点NVD，另一端被接地。
晶体管MD2是经由节点NVF对电容CF放电的跨导元件。晶体管MD2由例如N沟道型MOS晶体管构成。晶体管MD2的源极（第1输出端）和背栅被接地。晶体管MD2的漏极（第2输出端）被连接于节点NVF。晶体管MD2的栅极（控制输入端）被连接于节点NVD。
晶体管MDS是对晶体管MD2的输入电压进行控制的控制开关。晶体管MDS由例如N沟道型MOS晶体管构成。晶体管MDS的源极（第1端）被连接于节点NVD。晶体管MDS的漏极（第2端）被连接于电流源ID的另一端、晶体管MD1的栅极和漏极。即，晶体管MDS的漏极被连接于通过晶体管MD1将电流源ID的电流变换后的直流电压的节点。晶体管MDS的栅极（控制端）被连接于放电部11与标志判定部12之间的第2连接线即节点NCD。晶体管MDS的背栅被接地。
标志判定部12是基于电容CF的充电电压来判定标志的判定部。标志判定部12包括电流源IJ、晶体管MJP、晶体管MJN和施密特反相器（Schmitt inverter）SI。
晶体管MJP由P沟道型MOS晶体管构成。晶体管MJP的栅极被连接于节点NVF。晶体管MJN由N沟道型MOS晶体管构成。晶体管MJN的源极被接地。晶体管MJN的栅极被连接于节点NVF。将晶体管MJP的漏极和MJN的漏极彼此连接。
在电流源IJ中，一端被连接于电源，另一端被连接于晶体管MJP的源极。即，晶体管MJP和MJN构成了在电流源IJ的另一端与接地电位之间串联连接的晶体管对。电流源IJ发挥对电流值进行限制以使大电流不会在晶体管MJP中流动的作用。
晶体管MJP的漏极和MJN的漏极被连接于施密特反相器SI的输入端。在连接点与放电部11的晶体管MDS的栅极之间设置反馈线（节点NCD），所述连接点是晶体管MJP和MJN的漏极与施密特反相器SI的输入端之间的连接点。
构成标志判定部12的前级部分的晶体管MJP和MJN根据节点NVF的电位（即，电容CF的充电电压）来确定工作。例如，在节点NVF的电位为电源电压VDD附近时，晶体管MJP截止，晶体管MJN导通，因此，节点NCD为L电平（接地）。此外，在节点NVF为接地附近时，晶体管MJP导通，晶体管MJN截止，因此，节点NCD由于电流源IJ上升到H电平（电源电压VDD）。
即，在节点NVF为电源电压VDD附近的情况下，晶体管MJP截止，晶体管MJN导通，节点NCD为L电平。在节点NVF为接地附近的情况下，晶体管MJP导通，晶体管MJN截止，节点NCD为H电平。
当节点NVF从电源电压VDD附近逐渐降低时，关于晶体管MJP，随着从截止的状态朝向导通的状态，源极漏极间的电阻变低，关于晶体管MJN，随着从导通的状态朝向截止的状态，漏极源极间的电阻变高。在此，当与晶体管MJN流向接地的电流相比电流源IJ经由晶体管MJP流动的电流更大时，节点NCD从L电平向H电平变化。
再有，在晶体管MJP中流动的电流被电流源IJ限制。因此，即使节点NVF的电位为电源电压VDD与接地的中间电压，也不会在晶体管MJP和晶体管MJN中流动大的贯通电流。
施密特反相器SI构成了标志判定部12的后级部分。施密特反相器SI根据节点NCD的电压电平而输出L电平或H电平的输出信号OUT。
施密特反相器SI是输入输出具有滞后特性的施密特触发反相器。施密特反相器SI具有输出电压从L（低）电平变化为H（高）电平时的输入阈值电压Vth_LH和输出电压从H电平变化为L电平时的输入阈值电压Vth_HL（Vth_HL＞Vth_LH）。因此，即使在节点NCD为电源电压VDD和接地的中间电压的情况下也决定输出逻辑，能够避免贯通电流保持流动的状态。
输出信号OUT从H电平向L电平变化的节点NVF的电压为标志判定的阈值电压Vth_FL。因此，在具有电源供给并且节点NVF的电压为阈值电压Vth_FL以上的情况下，节点NCD为L电平，输出信号OUT为H电平。此外，在具有电源供给并且节点NVF的电压为不足阈值电压Vth_FL的情况下，节点NCD为H电平，输出信号OUT为L电平。另一方面，在没有电源供给的情况下，不管节点NVF的电压和阈值电压Vth_FL的大小，节点NCD都为L电平，输出信号OUT都为L电平。
接着，参照图5的时间图来对本实施例的标志保持电路100的工作进行说明。再有，在图5中，以“~10μsec”的量级示出在写入标志“1”之前的期间，用“~1sec”的量级示出保持标志“1”的期间。
首先，标志保持电路100在具有电源供给的状态下进行标志“0”的写入。向标志设定部10供给表示“0”的L电平的输入信号in。向晶体管MSP和MSN的栅极供给将输入信号in的逻辑电平反转后的H电平的信号，晶体管MSP为截止，晶体管MSN为导通。由此，节点NFS为接地附近的电位。
向泄漏抑制开关驱动器SD供给时钟信号clk、H电平的控制信号w_en。泄漏抑制开关驱动器SD根据其将泄漏抑制开关MSL控制为导通。当泄漏抑制开关MSL为导通时，电容CF放电，节点NVF的电位为接地附近。
由于节点NVF的电位为接地附近，所以节点NCD的电位为H电平（电源电压VDD电平）。标志判定部12输出将其反转后的L电平（接地电平）的输出信号OUT。
在放电部11中，节点NCD的电位为H电平（电源电压VDD电平），因此，晶体管MDS为导通。节点NVD的电位与由来自电流源ID的电流确定的晶体管MD1的栅极电压Vg_MD1相等。
接着，标志保持电路100在具有电源供给的状态下进行标志“1”的写入。向标志设定部10供给表示“1”的H电平的输入信号in。向晶体管MSP和MSN的栅极供给将输入信号in的逻辑电平反转后的L电平的信号，晶体管MSP为导通，晶体管MSN为截止。由此，节点NFS为电源电压VDD附近的电位。
向泄漏抑制开关驱动器SD供给时钟信号clk、H电平的控制信号w_en。泄漏抑制开关驱动器SD根据其将泄漏抑制开关MSL控制为导通。当泄漏抑制开关MSL为导通时，电容CF被充电，节点NVF的电位为电源电压VDD附近。
由于节点NVF的电位为电源电压VDD附近，所以节点NCD的电位为L电平（接地电平）。标志判定部12输出将其反转后的H电平（电源电压VDD电平）的输出信号OUT。
在放电部11中，由于节点NCD的电位为L电平（接地电平），所以晶体管MDS为截止。将由来自电流源ID的电流确定的晶体管MD1的栅极电压Vg_MD1充电到电容CD。因此，节点NVD的电位与标志“0”的写入时同样为Vg_MD1。
接着，标志保持电路100进行标志“1”的保持工作。该工作在具有电源供给的情况和没有电源供给的情况下为同样的工作。
在设定了标志“1”之后，将电源电压VDD附近的电压充电到电容CF，因此，节点NVF的电位为电源电压VDD附近。此时，晶体管MJP截止，晶体管MJN导通，因此，节点NCD的电位为L电平（接地电平）。由于节点NCD的电位为接地电平，所以，晶体管MDS为截止的状态。将由来自电流源ID的电流确定的晶体管MD1的栅极电压Vg_MD1充电到节点NVD，但是，由于在晶体管MDS的寄生二极管中产生的相反方向漏电流（leak current）而逐渐放电。
图6是示意性地示出晶体管MDS的寄生二极管PD1的图。以与电容CD并联的方式在节点NVD与接地之间产生了寄生二极管PD1。由于在该寄生二极管PD1中产生的相反方向的漏电流，电容CD逐渐被放电，节点NVD的电位逐渐降低。
晶体管MD2将与栅极连接的节点NVD的电位变换为漏极电流。变换的漏极电流的电流值伴随着节点NVD的电位的降低而逐渐变小。晶体管MD2的漏极电流与在泄漏抑制开关MSL和晶体管MD2的寄生二极管中产生的相反方向漏电流一起将电容CF逐渐放电。
如图6所示那样，以与电容CF并联的方式在节点NVF与接地之间产生了泄漏抑制开关MSL和晶体管MD2的寄生二极管PD2。由于在该寄生二极管PD2中产生的相反方向的漏电流和晶体管MD2的漏极电流，电容CF逐渐被放电，节点NVF的电位逐渐降低。
在节点NVF的电位低于标志判定的阈值电压Vth_FL之前，保持标志“1”。从标志“1”的设定工作的结束时间点起到节点NVF的电位低于标志判定的阈值电压Vth_FL的时间点为止的期间为标志“1”的保持期间。
标志“1”的保持期间由标志保持电路100的3个内部节点即节点NVF、节点NCD和节点NVD的电位的变化确定。即，通过3个节点NVF、NCD和NVD完结标志“1”的保持工作。
在标志“1”的保持期间，电容CF的一端、截止的状态的泄漏抑制开关MSL的源极、晶体管MD2的漏极、晶体管MJP的栅极和晶体管MJN的栅极被连接于节点NVF。而且，在该期间，节点NVF的电位逐渐降低。
此外，在标志“1”的保持期间，截止的状态的晶体管MJP的漏极、导通状态的晶体管MJN的漏极和晶体管MDS的栅极被连接于节点NCD。而且，在该期间，节点NCD的电位为L电平（接地电平）。
此外，在标志“1”的保持期间，电容CD的一端、截止状态的晶体管MDS的源极和晶体管MD2的栅极被连接于节点NVD。而且，在该期间，节点NVD的电位逐渐降低。
像这样，电容CD、电容CF、晶体管MJP（截止的状态）、晶体管MJN（导通的状态）、晶体管MDS（截止的状态）、泄漏抑制开关MSL（截止的状态）和晶体管MD2与各节点的状态变化（电位电平的变化）相关。这些元件不是被直接连接于电源的元件，状态和工作（例如，由电容CD的充电电压决定的晶体管MD2的漏极电流或电容CF的充电电压）不管电源供给的有无都是同样的。
图7是示出与本实施例的标志保持电路100不同的比较例的标志保持电路200的结构的电路图。
标志保持电路200的标志设定部20在标志“1”的设定时接收成为H电平的输入信号ctrl的供给。经由将电源电压VDD作为工作电压的反相器INV1和INV2向泄漏抑制开关MSW的栅极施加使输入信号ctrl的信号电平为电源电压VDD电平的信号。此时，经由将比电源电压VDD小的基准电压VREF作为工作电压的反相器INV3向泄漏抑制开关MSW的漏极供给使输入信号ctrl的信号电平为基准电压VREF电平的信号。泄漏抑制开关MSW为导通，由此，电容CF被充电到基准电压VREF的电平。
标志判定部22通过将反映了电容CF的充电电压的节点NVF的电位与规定的阈值电压比较，从而进行标志是“0”还是“1”的判定。
放电部21具有电流源ID、晶体管MD1、晶体管MD2、电容CD和晶体管MDS。电流源ID的一端被连接于电源。晶体管MD1由N沟道型MOS晶体管构成，栅极和漏极被连接于电流源ID的另一端，源极和背栅被接地。
晶体管MD2由N沟道型MOS晶体管构成，漏极被连接于节点NVF，栅极被连接于节点NVD，源极和背栅被接地。在电容CD中，一端被连接于节点NVD，另一端被接地。晶体管MDS由N沟道型MOS晶体管构成，源极被连接于节点NVD，漏极此外被连接于MD1的栅极和漏极以及电流源ID的另一端。
从上电复位（power-on reset）部POR向晶体管MDS的栅极供给上电复位信号PR。在具有从读写器向标签电路的电源供给的情况下，上电复位部POR将电源电压VDD电平的信号作为上电复位信号PR向晶体管MDS的栅极施加。在没有从读写器向标签电路的电源供给的情况下，上电复位部POR将接地电平的信号作为上电复位信号PR向晶体管MDS的栅极施加。因此，在具有电源供给的情况下晶体管MDS为导通，在没有电源供给的情况下晶体管MDS为截止。
图8A是示出晶体管MDS导通的情况（即，具有电源供给的情况）和晶体管MDS截止的情况（即，没有电源供给的情况）下的晶体管MD2的栅极电压（即，电容CD的充电电压）的变化的图。
在晶体管MDS导通的情况下，晶体管MD2的栅极经由晶体管MD1和电流源ID被连接于电源。因此，晶体管MD2的栅极电压是固定的。另一方面，在晶体管MDS截止的情况下，晶体管MD2的栅极从电源断开。电容CD由于在晶体管MDS的寄生二极管PD1中产生的相反方向漏电流而逐渐被放电。
图8B是示出晶体管MDS导通的情况（即，具有电源供给的情况）和晶体管MDS截止的情况（即，没有电源供给的情况）下的晶体管MD2的漏极电流（即，由晶体管MD2产生的放电电流）的变化的图。
在晶体管MDS导通的情况下，在到电容CF的充电电压接近0为止的期间，放电电流大体上固定。当电容CF的充电电压接近0时，放电电流一下子下降到0。另一方面，在晶体管MDS截止的情况下，伴随着由电容CD的放电造成的晶体管MD2的栅极电压的减少，放电电流逐渐减少。
图8C是示出晶体管MDS导通的情况（即，具有电源供给的情况）和晶体管MDS截止的情况（即，没有电源供给的情况）下的电容CF的充电电压的变化（即，标志电压的变化）的图。
电容CF由于晶体管MD2的漏极电流以及在泄漏抑制开关MSW和晶体管MD2的寄生二极管中产生的相反漏电流而被放电。在晶体管MDS导通的情况下，晶体管MD2的漏极电流（放电电流）大体上固定，因此，电容CF的充电电压的减少率大体上固定。另一方面，在晶体管MDS截止的情况下，与晶体管MD2的漏极电流（放电电流）逐渐减少对应地，电容CF的充电电压的减少率发生变化。
因此，电容CF的充电电压低于标志判定的阈值电压Vth_flag的定时在晶体管MDS导通的情况和晶体管MDS截止的情况下不同，导通的情况下的定时（在图8C中示出为tp_on）比截止的情况下的定时（在图8C中示出为tp_off）更早。即，晶体管MDS导通的情况与截止的情况相比，标志“1”的保持期间更短。因此，在存在电源供给的情况下和没有电源供给的情况下，标志的保持期间产生差异。
相对于此，如图2所示那样，本实施例的标志保持电路100使作为标志判定部12的内部节点的节点NCD连接于放电部11的晶体管MDS的栅极（即，反馈），由此，利用电容CF的充电电压来控制晶体管MDS的漏极电流（放电电流）。即，放电部11基于根据电容CF的充电电压而从标志判定部12输出的信号来进行电容CF的放电。
因此，即使在将由标志判定部12判定为“1”那样的高的充电电压向电容CF充电时，工作也仅通过晶体管MJP（截止的状态）、晶体管MJN（导通的状态）、晶体管MDS（截止的状态）和泄漏抑制开关MSL（截止的状态）、晶体管MD2、以及电容CD的充电电压（即，节点NVD）完结。这些元件均不被直接连接于电源，因此，标志保持电路100的工作不管电源供给的有无都是同样的工作。
因此，根据本实施例的标志保持电路100，决定标志的保持期间的放电部11的工作（放电电流）不管电源供给的有无都是相同的，因此，能够不管电源供给的有无而使标志保持期间为固定。
再有，本发明不限定于上述实施方式。例如，在上述实施例中，说明了：为了避免在节点NCD为电源电压VDD和接地的中间电压的情况下贯通电流保持流动的状态而在标志判定部12的后级部分中使用施密特反相器SI的结构。可是，标志判定部12的后级部分的结构不限于此。
图9是示出在标志判定部12的后级部分中使用了与非门ND2的情况下的电路结构的图。与非门ND2的输入端的一个被连接于节点NCD。向与非门ND2的输入端的另一个供给输出控制信号r_en。
输出控制信号r_en是变化为H电平（电源电压VDD电平）和L电平（接地电平）的信号。在输出控制信号r_en为H电平的情况下，与非门ND2输出将节点NCD的电位逻辑反转后的信号来作为输出信号OUT。由此，判定节点NVF的电压（电容CF的充电电压）。
另一方面，在输出控制信号r_en为L电平的情况下，与非门ND2不管节点NCD的电位都将H电平（电源电压电平）的信号作为输出信号OUT输出。即，标志判定部12不进行判定工作，固定输出逻辑。
根据这样的结构，在节点NCD为中间电压时，供给L电平的输出控制信号r_en，由此，固定输出逻辑，能够仅在进行判定工作的情况下供给H电平的输出控制信号r_en来解除输出逻辑的固定。
图10是示出在标志判定部12的后级部分使用了或非门（NOR gate）NR的情况下的电路结构的图。或非门NR的输入端的一个被连接于节点NCD。向或非门NR的输入端的另一个供给输出控制信号r_enb。
输出控制信号r_enb是变化为H电平（电源电压VDD电平）和L电平（接地电平）的信号。在输出控制信号r_enb为L电平的情况下，或非门NR输出将节点NCD的电位逻辑反转后的信号来作为输出信号OUT。由此，判定节点NVF的电压（电容CF的充电电压）。
另一方面，在输出控制信号r_enb为H电平的情况下，或非门NR不管节点NCD的电位都将L电平（接地电平）的信号作为输出信号OUT输出。即，标志判定部12不进行判定工作，固定输出逻辑。
根据这样的结构，在节点NCD为中间电压时，供给H电平的输出控制信号r_enb，由此，固定输出逻辑，能够仅在进行判定工作的情况下供给L电平的输出控制信号r_enb来解除输出逻辑的固定。
利用使用与非门ND2的结构（图9）和使用或非门NR的结构（图10）的哪一个，都在标志判定时以外固定输出逻辑，由此，与如上述实施例那样使用施密特反相器SI的情况同样，能够避免贯通电流，将输出2值化。此外，这些结构在不想在输出侧传播逻辑电平的切换（toggle）的情况（即，不想产生由多余的切换造成的贯通电流的情况）下特别有用。
此外，在上述实施例中，说明了由N沟道型MOS晶体管构成的泄漏抑制开关MSL的源极被连接于节点NVF而漏极被连接于NFS的情况。可是，只要泄漏抑制开关MSL的源极和漏极的任一个被连接于节点NFS而另一个被连接于节点NVF即可。
此外，在上述实施例中，说明了晶体管MDS的漏极被连接于电流源ID的另一端而源极被连接于节点NVD的情况。可是，只要晶体管MDS的源极和漏极的任一个被连接于电流源ID而另一个被连接于节点NVD即可。
附图标记的说明
100，200 标志保持电路
10，20 标志设定部
11，21 放电部
12，22 标志判定部
FSI 反相器
SD 泄漏抑制开关驱动器
MSL 泄漏抑制开关
SI 施密特反相器
ND1、ND2 与非门
NR 或非门
INV1，INV2，INV3 反相器
SDI1，SDI2，SDI3 反相器。
Claims (10)
1.一种标志保持电路，装载于从读写器装置接收利用电波的电力供给而在与所述读写器装置之间进行利用近距离无线通信的信息的收发的、RFID（射频识别）的标签电路，接收在所述信息的收发中使用的具有0或1的值的标志的设定并保持所述标志，所述标志保持电路的特征在于，具有：
第1电容；
标志设定部，被连接于基于来自所述读写器装置的电力供给而供给电源电压的电源，接收输入信号的供给，根据所述输入信号来对所述第1电容进行充电；
标志判定部，基于所述第1电容的充电电压来输出表示0或1的输出信号；以及
放电部，对所述第1电容进行放电，
在所述第1电容中，一端被连接于将所述标志判定部与所述放电部连接的第1线，并且，另一端被接地，
所述放电部包括：
跨导元件，第1输出端被接地，第2输出端被连接于所述第1线，将供给到控制输入端的电压变换为所述第1输出端与所述第2输出端之间的电流，经由所述第1线对所述第1电容进行放电；
控制开关，第1端被连接于直流电压的节点，第2端被连接于所述跨导元件的控制输入端，控制端被连接于将所述标志判定部与所述放电部连接的第2线，根据所述第2线的电压来将所述第1端与所述第2端之间连接或切断；以及
第2电容，一端被连接于所述跨导元件的控制输入端与所述控制开关的第2端之间的节点，另一端被接地，
所述标志判定部向所述第2线输出使所述第1线的电压反转后的反转电压。
2.根据权利要求1所述的标志保持电路，其特征在于，
所述跨导元件和所述控制开关的各个由MOS晶体管构成，
在所述跨导元件中，源极作为所述第1输出端而被接地，漏极作为所述第2输出端而被连接于所述第1线，栅极被连接于所述控制输入端，
在所述控制开关中，源极或漏极的任一个作为所述第1端而被连接于所述直流电压的节点，另一个作为所述第2端而被连接于所述跨导元件的控制输入端即栅极，栅极作为所述控制端而被连接于所述第2线。
3.根据权利要求1或2所述的标志保持电路，其特征在于，
所述标志判定部包括：
第1电流源，一端被连接于所述电源；以及
晶体管对，由在所述第1电流源的另一端与接地电位之间串联连接的第1晶体管和第2晶体管构成，
所述第1晶体管由第1导电型的MOS晶体管构成，源极被连接于所述第1电流源的另一端，栅极被连接于所述第1线，漏极被连接于所述第2线，
所述第2晶体管由与所述第1导电型相反导电型即第2导电型的MOS晶体管构成，源极被接地，栅极被连接于所述第1线，漏极被连接于所述第2线。
4.根据权利要求1至3的任一项所述的标志保持电路，其特征在于，
所述放电部包括：
第2电流源，一端被连接于所述电源；以及
第3晶体管，由栅极和漏极被连接于所述第2电流源的另一端而源极和背栅被接地的第2导电型的MOS晶体管构成，
所述控制开关的源极或漏极的一个经由所述第3晶体管和所述第2电流源被连接于所述电源。
5.根据权利要求1至4的任一项所述的标志保持电路，其特征在于，
所述标志设定部包括由MOS晶体管构成的泄漏抑制开关，
在所述泄漏抑制开关中，源极或漏极的任一个被连接于所述第1线，另一个根据所述输入信号而被连接于所述电源或接地电位，被控制为在所述第1电容的充电时为导通。
6.根据权利要求1至5的任一项所述的标志保持电路，其特征在于，
所述标志判定部包括输入端被连接于所述第2线的施密特反相器，
所述施密特反相器基于所述第1电容的充电电压与第1阈值和第2阈值的比较结果来输出所述输出信号。
7.根据权利要求1至5的任一项所述的标志保持电路，其特征在于，
所述标志判定部包括输出所述输出信号的输出部，
所述输出部由与非门构成，在所述与非门中输入端的一个被连接于所述第2线而在另一个接收具有H电平或L电平的信号电平的控制信号的供给。
8.根据权利要求1至5的任一项所述的标志保持电路，其特征在于，
所述标志判定部包括输出所述输出信号的输出部，
所述输出部由或非门构成，在所述或非门中在输入端的一个接收具有L电平或H电平的信号电平的控制信号的供给而另一个被连接于所述第2线。
9.一种半导体电路，其特征在于，具有：
标志设定部，被连接于电源电压和第1节点，根据输入信号来进行向所述第1节点的所述电源电压的供给或该电源电压的供给的切断；
第1电容，被连接于所述第1节点，利用所述电源电压进行充电；
标志判定部，被连接于所述第1节点，基于所述第1电容的充电电压来判定标志；以及
放电部，被连接于所述第1节点，基于根据所述第1电容的充电电压而从所述标志判定部输出的信号来对所述第1电容进行放电。
10.一种标志保持方法，所述方法是根据权利要求1所述的标志保持电路执行的标志保持方法，其特征在于，包括：
接收来自所述读写器装置的电力供给和所述输入信号的供给的步骤；
根据所述输入信号来对所述第1电容进行充电的步骤；
基于所述第1电容的充电电压来输出表示0或1的输出信号的步骤；以及
根据在所述跨导元件的所述第1输出端和所述第2输出端之间流动的电流的变化来对所述第1电容进行放电的步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018099621A JP7079661B2 (ja) | 2018-05-24 | 2018-05-24 | フラグ保持回路及びフラグ保持方法 |
| JP2018-099621 | 2018-05-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110533140A true CN110533140A (zh) | 2019-12-03 |
Family
ID=68613731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910418377.1A Pending CN110533140A (zh) | 2018-05-24 | 2019-05-20 | 标志保持电路和标志保持方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10755155B2 (zh) |
| JP (2) | JP7079661B2 (zh) |
| CN (1) | CN110533140A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7090473B2 (ja) * | 2018-05-24 | 2022-06-24 | ラピスセミコンダクタ株式会社 | フラグ保持回路及びフラグ保持方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE752249A (fr) * | 1969-08-04 | 1970-12-01 | Ibm | Circuit semiconducteur pour signaux binaires |
| CN1521949A (zh) * | 2003-02-12 | 2004-08-18 | ��ʽ���綫֥ | 信号电平变换器 |
| US20050237844A1 (en) * | 2004-04-13 | 2005-10-27 | Hyde John D | Method and apparatus for controlled persistent ID flag for RFID applications |
| JP2008071129A (ja) * | 2006-09-14 | 2008-03-27 | Casio Comput Co Ltd | 無線ｉｃタグ装置 |
| JP2008123074A (ja) * | 2006-11-09 | 2008-05-29 | Renesas Technology Corp | 半導体集積回路装置 |
| CN101771400A (zh) * | 2008-12-29 | 2010-07-07 | 台湾积体电路制造股份有限公司 | 用于连续单元中建立/保持表征的方法和系统 |
| CN101840525A (zh) * | 2009-03-17 | 2010-09-22 | 台湾积体电路制造股份有限公司 | 用于rfid应用的持续id标签的系统和方法 |
| CN103116735A (zh) * | 2013-03-19 | 2013-05-22 | 电子科技大学 | 无源标签标志位电路 |
| US20130186959A1 (en) * | 2012-01-20 | 2013-07-25 | John Stephen Smith | Persistent nodes for rfid |
| KR101330483B1 (ko) * | 2012-07-26 | 2013-11-15 | 엘에스산전 주식회사 | Ｒｆｉｄ 태그 장치 |
| CN103699929A (zh) * | 2014-01-08 | 2014-04-02 | 卓捷创芯科技（深圳）有限公司 | 一种开关信号控制的整流与限幅电路与无源射频标签 |
| CN107301443A (zh) * | 2016-04-15 | 2017-10-27 | 中兴通讯股份有限公司 | 电子标签、电子标签的电源管理方法及装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2852122B2 (ja) * | 1990-11-30 | 1999-01-27 | 株式会社日立製作所 | モノマルチバイブレータ |
| US6812841B2 (en) * | 2002-01-23 | 2004-11-02 | Intermec Ip Corp. | Passive RFID tag that retains state after temporary loss of power |
| JP2006042038A (ja) * | 2004-07-28 | 2006-02-09 | Sony Corp | ヒステリシス発生回路 |
| CN102171812B (zh) | 2008-10-02 | 2014-02-12 | 株式会社半导体能源研究所 | 半导体器件 |
| JP5470054B2 (ja) * | 2009-01-22 | 2014-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9916484B2 (en) * | 2013-03-14 | 2018-03-13 | Impinj, Inc. | RFID tag location using synthesized-beam RFID readers |
| US9773133B2 (en) * | 2014-08-01 | 2017-09-26 | Impinj, Inc. | RFID tag and reader characteristic determination using group keys |
| JP7090473B2 (ja) * | 2018-05-24 | 2022-06-24 | ラピスセミコンダクタ株式会社 | フラグ保持回路及びフラグ保持方法 |
-
2018
- 2018-05-24 JP JP2018099621A patent/JP7079661B2/ja active Active
-
2019
- 2019-05-20 CN CN201910418377.1A patent/CN110533140A/zh active Pending
- 2019-05-23 US US16/420,933 patent/US10755155B2/en active Active
-
2022
- 2022-05-23 JP JP2022083833A patent/JP2022119870A/ja active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE752249A (fr) * | 1969-08-04 | 1970-12-01 | Ibm | Circuit semiconducteur pour signaux binaires |
| CN1521949A (zh) * | 2003-02-12 | 2004-08-18 | ��ʽ���綫֥ | 信号电平变换器 |
| US20050237844A1 (en) * | 2004-04-13 | 2005-10-27 | Hyde John D | Method and apparatus for controlled persistent ID flag for RFID applications |
| JP2008071129A (ja) * | 2006-09-14 | 2008-03-27 | Casio Comput Co Ltd | 無線ｉｃタグ装置 |
| JP2008123074A (ja) * | 2006-11-09 | 2008-05-29 | Renesas Technology Corp | 半導体集積回路装置 |
| CN101771400A (zh) * | 2008-12-29 | 2010-07-07 | 台湾积体电路制造股份有限公司 | 用于连续单元中建立/保持表征的方法和系统 |
| CN101840525A (zh) * | 2009-03-17 | 2010-09-22 | 台湾积体电路制造股份有限公司 | 用于rfid应用的持续id标签的系统和方法 |
| US20130186959A1 (en) * | 2012-01-20 | 2013-07-25 | John Stephen Smith | Persistent nodes for rfid |
| CN103336934A (zh) * | 2012-01-20 | 2013-10-02 | 阿利安技术公司 | 用于rfid的持久节点 |
| KR101330483B1 (ko) * | 2012-07-26 | 2013-11-15 | 엘에스산전 주식회사 | Ｒｆｉｄ 태그 장치 |
| CN103116735A (zh) * | 2013-03-19 | 2013-05-22 | 电子科技大学 | 无源标签标志位电路 |
| CN103699929A (zh) * | 2014-01-08 | 2014-04-02 | 卓捷创芯科技（深圳）有限公司 | 一种开关信号控制的整流与限幅电路与无源射频标签 |
| CN107301443A (zh) * | 2016-04-15 | 2017-10-27 | 中兴通讯股份有限公司 | 电子标签、电子标签的电源管理方法及装置 |
Non-Patent Citations (1)
| Title |
|---|
| 杨卫民: "采样/保持电路误差源的确定", 电测与仪表, no. 03, pages 35 - 40 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019205081A (ja) | 2019-11-28 |
| US20190362208A1 (en) | 2019-11-28 |
| JP7079661B2 (ja) | 2022-06-02 |
| US10755155B2 (en) | 2020-08-25 |
| JP2022119870A (ja) | 2022-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4926275B2 (ja) | トランジスタスナップバック保護を組み込むレベルシフタ回路 | |
| US7564288B2 (en) | Semiconductor integrated circuit | |
| KR20030035853A (ko) | 출력 회로 | |
| US20080056020A1 (en) | Method and apparatus to prevent high voltage supply degradation for high-voltage latches of a non-volatile memory | |
| JP5354397B2 (ja) | 静電放電から供給ノードを保護する装置、およびシステム | |
| CN100539417C (zh) | 上电复位电路 | |
| US7298200B2 (en) | Voltage generation circuits for supplying an internal voltage to an internal circuit and related methods | |
| US6069515A (en) | High voltage input buffer circuit using low voltage transistors | |
| CN110533140A (zh) | 标志保持电路和标志保持方法 | |
| US6583629B1 (en) | Magnetic digital signal coupler monitor | |
| CN110957713B (zh) | 一种静电放电箝位电路 | |
| EP0902517B1 (en) | Circuit with hot-electron protection and method | |
| KR100526576B1 (ko) | 고전압 전달 회로 | |
| US10769513B2 (en) | Device and method for managing the current consumption of an integrated module | |
| JP7090473B2 (ja) | フラグ保持回路及びフラグ保持方法 | |
| US8461880B2 (en) | Buffer with an output swing created using an over-supply voltage | |
| KR100558600B1 (ko) | 반도체 장치의 지연회로 | |
| KR100476875B1 (ko) | 파워온리셋회로 | |
| US20060103438A1 (en) | Initialization signal generation apparatus for use in a semiconductor device | |
| US6630845B2 (en) | Semiconductor integrated circuit and communication device for logic input-state control during and following power-up | |
| US6566919B2 (en) | Power on circuit for generating reset signal | |
| KR100251987B1 (ko) | 하나의 회로로 형성된 포지티브 및 네거티브 차지펌프로 사용이 가능한 차지펌핑회로 | |
| US20040212402A1 (en) | Semiconductor integrated circuit having a function determination circuit | |
| KR100854462B1 (ko) | 초기화 신호 발생 회로 | |
| TWI313011B (en) | Apparatus for generating elevated voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |