CN103116735A

CN103116735A - 无源标签标志位电路

Info

Publication number: CN103116735A
Application number: CN2013100883429A
Authority: CN
Inventors: 谢良波; 文光俊; 刘佳欣; 王耀
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2013-03-19
Filing date: 2013-03-19
Publication date: 2013-05-22
Anticipated expiration: 2033-03-19
Also published as: CN103116735B

Abstract

本发明公开了一种无源标签标志位电路，具体包括：标志位控制信号，标志位输入信号，第一开关，第二开关，第一反相器，第二反相器，缓冲器，第一NMOS管，第二NMOS管，电容。本发明的标志位电路可实现标志位掉电保持，实现电子标签在多阅读器环境的盘存、读写，避免阅读器对同一标签的重复访问；该电路在标志位控制信号S和标志位输入信号P保持状态不变时，标志位电路没有从电源到地的电流，并且电路无放大器或比较器，达到无静态功耗，进而减小电路的功耗，适用于对功耗要求较高的无源电子标签中。

Description

无源标签标志位电路

技术领域

本发明属于射频识别技术领域，特别涉及一种支持多阅读器访问的无源电子标签的标志位电路结构。

背景技术

射频识别（RFID，Radio Frequency Identification）技术是利用射频方式远距离的通信以达到物品的识别、追踪、定位和管理等目的。射频识别技术在工业自动化，商业自动化，交通运输控制管理，防伪等众多领域，甚至军事用途具有广泛的应用前景，目前已引起了广泛的关注。

利用射频识别技术制作的电子标签和阅读器被广泛的使用，特别是作为物联网的节点的电子标签，可以有效的存储所附着物品的各种信息并通过与阅读器的通信传输这些信息。特别是在进行商品、货物盘点时，阅读器通过防碰撞算法，以实现对商品、货物短时间内清点及盘存入库等操作。

在射频识别领域，无源电子标签通过标签天线接收来自阅读器的电磁波能量，给芯片供电。当多阅读器访问电子标签群时，阅读器按照时分的方法对标签进行访问，在阅读器间隔状态，阅读器停止发送电磁波，无源电子标签没有能量来源，间歇性断电。为了防止阅读器对同一标签的重复访问，提高阅读器对标签的盘存效率，无源电子标签标志位状态必须在断电的情况下依旧保持其状态信息大于保持时间T_hold(T_hold根据相关标准规定，如ISO/IEC18000-6C标准中规定，通话S1标志保持时间为500ms～5s，S2、S3及SL标志的保持时间为大于2s；ISO/IEC18000-6B标准中规定标志保持时间大于2s)。因此，当阅读器掉电后重新启动读取标签时（间隔时间小于T_hold），阅读器可以根据标签的标志位状态判断标签是否已读。标志位具有以下特点：

1.标志位有A和B两种状态，阅读器访问标签时可以将标签标志位设置为A或B状态；

2.当阅读器停止发送电磁波时，标签断电，标签必须保持其标志位的当前状态大于T_hold；

3.当阅读器重新启动读取标签时（间隔时间小于T_hold），阅读器可根据标签标志位状态判断标签是否已读；

4.当标签掉电时间超过其标志位最大保持时间时，标志位自动恢复到A状态。

目前标志位电路普遍采用的信息存储电路为RAM和ROM。RAM中存储的信息掉电后即丢失，无法起到掉电保持的作用；而ROM中存储的信息掉电后会一直保持，无法实现超过保持时间T_hold后，自动恢复到A状态的功能。

发明内容

为了解决现有技术存在的上述问题，本发明提供了一种支持无源电子标签多阅读器访问的标签标志位电路结构。在无源电子标签处于断电情况时，标签的标志位依旧保持其状态信息时间大于2秒。当阅读器再次启动访问标签时（间隔时间小于2秒），阅读器可以根据标签标志位的状态判断出标签是否已经被盘存过。当断电时间超过标志位状态最大保持时间时，标志位状态自动恢复到A状态。

为了实现上述目的，本发明的技术方案是：一种无源标签标志位电路，包括标志位控制信号，标志位输入信号，第一开关，第二开关，第一反相器，第二反相器，缓冲器，第一NMOS管，第二NMOS管，电容；所述标志位控制信号连接至所述的第一开关和第二开关的控制端用于控制所述第一开关和第二开关；所述标志位输入信号连接至第一开关的输入端，第一开关的输出端与第一反相器的输入端相连接，所述第一反相器的输出端与所述第二反相器输入端和所述第一NMOS管的栅极相连接；所述第二反相器输出端与所述第二NMOS管漏极和栅极相连接；所述第二NMOS管源极与所述缓冲器的输入端和所述第一NMOS管漏极相连接并通过所述电容藕接到地电位；所述第一NMOS管源极藕接到地电位；所述第二开关的输出端与第一反相器的输入端相连接；所述第二开关的输入端与所述缓冲器输出端相连接作为标签标志位电路的输出端。

进一步的，所述第一开关具体为NMOS管，其中，所述NMOS管的栅极作为所述第一开关的控制端，所述NMOS管的漏极作为所述第一开关的输入端，所述NMOS管的源极作为所述第一开关的输出端。

进一步的，所述第二开关具体为PMOS管，其中，所述PMOS管的栅极作为所述第二开关的控制端，所述PMOS管的漏极作为所述第二开关的输入端，所述PMOS管的源极作为所述第二开关的输出端。

本发明的有益效果：本发明的标志位电路可实现标志位掉电保持（掉电时间小于保持时间T_hold），实现电子标签在多阅读器环境的盘存、读写，避免阅读器对同一标签的重复访问；该电路在标志位控制信号S和标志位输入信号P保持状态不变时，标志位电路没有从电源到地的电流，并且电路无放大器或比较器，达到无静态功耗，进而减小电路的功耗，适用于对功耗要求较高的无源电子标签中，可提高电子标签识别的灵敏度和读写范围；可采用标准CMOS工艺集成，工艺移植性好。

附图说明

图1是本发明的用于超高频电子标签标志位电路结构示意图。

具体实施方式

下面结合附图和具体实施例对本发明做进一步的说明。

本发明实施例提供的用于超高频电子标签标志位电路结构如图1所示，包括标志位控制信号S，标志位输入信号P，第一开关SN，第二开关SP，反相器G1、G2，缓冲器G3，NMOS管N1、N2，电容C；标志位控制信号S连接至第一开关SN和第二开关SP的控制端用于控制第一开关SN和第二开关SP；标志位输入信号P连接至第一开关SN的输入端，第一开关SN的输出端与反相器G1的输入端相连接，反相器G1的输出端与反相器G2输入端和NMOS管N1的栅极相连接；反相器G2输出端与NMOS管N2漏极和栅极相连接；NMOS管N2源极与缓冲器G3的输入端和NMOS管N1漏极相连接并通过电容C藕接到地电位；NMOS管N1源极藕接到地电位；第二开关SP的输出端与反相器G1的输入端相连接，第二开关G1的输入端与缓冲器G3输出端相连接作为标签标志位电路的输出端。

作为一个实施例，第一开关SN具体为NMOS管，其中，NMOS管的栅极作为第一开关SN的控制端，NMOS管的漏极作为第一开关SN的输入端，NMOS管的源极作为第一开关SN的输出端。

作为另外一个实施例，第二开关SP具体为PMOS管，其中，PMOS管的栅极作为第二开关SP的控制端，PMOS管的漏极作为第二开关SP的输入端，PMOS管的源极作为第二开关SP的输出端。

这里，标志位控制信号S控制两个极性相反的第一开关SN和第二开关SP；标签上电后，标志位控制信号S由标签数字逻辑设置为’1’，标志位输入信号P由标签数字逻辑设置为’0’或’1’，标志位电路输出信号out与标志位输入信号P相同；标签上电后，标志位控制信号S由标签数字逻辑设置为’0’，标志位输入信号P由标签数字逻辑设置为’0’或’1’，标志位电路输出信号out不受标志位输入信号P影响，保持其原状态不变；当标签断电或上电复位后，标志位控制信号S和标志位输入信号P均为’0’；标签断电时，第一NMOS管和第二NMOS均截止，缓冲器输入端无泄流通路，防止存储在电容C上的电容泻放到地；标签断电再重新上电后，标志位控制信号S为’0’，第二开关导通，第一开关关断，电容上的电压通过缓冲器、第二开关、第一反相器、第二反相器和第二NMOS管组成的锁存环路后，可使标志位电路输出信号保持为上一次掉电前的状态。

标签断电后再重新上电（间隔时间小于保持时间T_hold），标志位控制信号S=‘0’，标志位输入信号P=‘0’，第一开关SN关闭，阻断了标志位输入信号P与标志位电路输出的信号通路，避免标签上电时，标志位输入信号P对标志位电路的保持信息产生影响；第二开关SP导通，电容上的电压Vnet4通过缓冲器、第二开关、第一反相器、第二反相器、第二NMOS管锁存环路后，保持上一次掉电前的状态。

标签上电后，标签数字逻辑设定标志位控制信号S=‘1’、标志位输入信号P=‘1’时，Vnet1=’1’，Vnet2=’0’，Vnet3=’1’，Vnet4=’1’，Vout=’1’；当电源突然掉电时，控制信号S=’0’，输入信号P=’0’，Vnet1=’0’，Vnet2=’0’，Vnet3=’0’，第一NMOS管、第二NMOS管、第一开关均截止，Vnet4保持高电平，Vout=’0’；当再次上电时，控制信号S=‘0’，输入信号P=‘0’，第一开关关断，第二开关导通，Vnet4通过缓冲器、第二开关、第一反相器、第二反相器、第二NMOS管组成的锁存环路后，Vout=’1’，Vnet1=’1’,Vnet2=’0’，Vnet3=’1’,保持了上一次掉电前的状态。

标签上电后，数字逻辑设定标志位控制信号S=‘1’、标志位输入信号P=‘0’时，Vnet1=’0’，Vnet2=’1’，Vnet3=’0’，Vnet4=’0’，Vout=’0’；当电源突然掉电时，控制信号S=’0’，输入信号P=’0’，Vnet1=’0’，Vnet2=’0’，Vnet3=’0’，Vnet4=’0’，Vout=’0’；当再次上电时，控制信号S=‘0’，输入信号P=‘0’，第一开关关断，第二开关导通，Vnet4通过缓冲器、第二开关、第一反相器、第二反相器、第二NMOS管组成的锁存环路后，Vout=’0’，Vnet1=’0’,Vnet2=’1’，Vnet3=’0’,保持了上一次掉电前的状态。

标签上电后，标签数字逻辑设定标志位控制信号S=‘1’、标志位输入信号P=‘1’时，Vnet1=’1’，Vnet2=’0’，Vnet3=’1’，Vnet4=’1’，Vout=’1’；当电源突然掉电时，控制信号S=’0’，输入信号P=’0’，Vnet1=’0’，Vnet2=’0’，Vnet3=’0’，第一NMOS管、第二NMOS管、第一开关均截止，Vnet4保持高电平，Vout=’0’；当再次上电时，控制信号S=‘0’，输入信号P=‘0’，第一开关关断，第二开关导通，Vnet4通过缓冲器、第二开关、第一反相器、第二反相器、第二NMOS管组成的锁存环路后，Vout=’1’，Vnet1=’1’,Vnet2=’0’，Vnet3=’1’,保持了上一次掉电前的状态；当标签掉电再次上电后，如上所述，Vout=’1’，若标签数字逻辑设定标志位控制信号S=‘1’、标志位输入信号P=‘0’时，第一开关导通，Vnet1=’0’，Vnet2=’1’，第一NMOS管导通，电容通过第一NMOS管快速放电，即Vnet4=’0’，使输出Vout=’0’。

标签上电后，标签数字逻辑设定标志位控制信号S=‘0’时，第一开关关断，第二开关导通，输入信号P不会对标志位电路输出Vout产生影响；Vout通过缓冲器、第二开关、第一反相器、第二反相器、第二NMOS管组成的锁存环路后，保持上一次掉电前的状态信息。

当阅读器再次启动读取标签时（间隔时间小于保持时间T_hold），标签可以保持上次标志位的状态信息，阅读器可以根据标签标志位的状态判断出标签是否已读，因此避免了同一标签被同一阅读器重复读取。

当阅读器再次启动读取标签时（间隔时间大于保持时间T_hold），结点net3电压自动为零，经过缓冲器、第二开关、第一反相器、第二反相器、第二NMOS管组成的锁存环路后，输出Vout始终为‘0’。

本发明所公开的一种用于无源电子标签标志位保持电路，电路结构简单，功耗低，可集成于的无源电子标签芯片中，提高电子标签的灵敏度和读写距离。采用该电路实现的电子标签，可以保持其上一次掉电前的标志位状态信息，阅读器可根据标签的状态位的状态判断出标签是否已读，因此避免了同一标签的重复读取。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims

1.一种无源标签标志位电路，包括标志位控制信号，标志位输入信号，第一开关，第二开关，第一反相器，第二反相器，缓冲器，第一NMOS管，第二NMOS管，电容；所述标志位控制信号连接至所述的第一开关和第二开关的控制端用于控制所述第一开关和第二开关；所述标志位输入信号连接至第一开关的输入端，第一开关的输出端与第一反相器的输入端相连接，所述第一反相器的输出端与所述第二反相器输入端和所述第一NMOS管的栅极相连接；所述第二反相器输出端与所述第二NMOS管漏极和栅极相连接；所述第二NMOS管源极与所述缓冲器的输入端和所述第一NMOS管漏极相连接并通过所述电容藕接到地电位；所述第一NMOS管源极藕接到地电位；所述第二开关的输出端与第一反相器的输入端相连接；所述第二开关的输入端与所述缓冲器输出端相连接作为标签标志位电路的输出端。

2.根据权利要求1所述的无源标签标志位电路，其特征在于，所述第一开关具体为NMOS管，其中，所述NMOS管的栅极作为所述第一开关的控制端，所述NMOS管的漏极作为所述第一开关的输入端，所述NMOS管的源极作为所述第一开关的输出端。

3.根据权利要求1或2所述的无源标签标志位电路，其特征在于，所述第二开关具体为PMOS管，其中，所述PMOS管的栅极作为所述第二开关的控制端，所述PMOS管的漏极作为所述第二开关的输入端，所述PMOS管的源极作为所述第二开关的输出端。