JP2006197174A - レベル変換用半導体集積回路装置 - Google Patents
レベル変換用半導体集積回路装置 Download PDFInfo
- Publication number
- JP2006197174A JP2006197174A JP2005005959A JP2005005959A JP2006197174A JP 2006197174 A JP2006197174 A JP 2006197174A JP 2005005959 A JP2005005959 A JP 2005005959A JP 2005005959 A JP2005005959 A JP 2005005959A JP 2006197174 A JP2006197174 A JP 2006197174A
- Authority
- JP
- Japan
- Prior art keywords
- level
- power supply
- supply voltage
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
【解決手段】 入力信号のレベルをシフトする複数のレベルシフト回路(LS1,LS2)を有するレベル変換用半導体集積回路装置において、レベルシフトされた信号の論理をとる論理機能を設けるとともに、入力信号のレベルに対応した第1の電源電圧(Vcc1)を印加する第1の電源電圧端子(Ps1)と出力信号のレベルに対応した第2の電源電圧(Vcc2)を印加する第2の電源電圧端子(Ps2)とを設けるようにしたものである。
【選択図】 図1
Description
この発明の他の目的は、レベルの低い信号をレベルの高い信号に変換したい箇所とレベルの高い信号をレベルの低い信号に変換する箇所のいずれの箇所にも同一のICを使用することができしかもいずれの場合にも消費電流を増加させることがないレベル変換用ICを提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
すなわち、入力信号のレベルをシフトする複数のレベルシフト回路を有するレベル変換用ICに、レベルシフトされた信号の論理をとる論理機能を設けるとともに、入力信号のレベルに対応した第1の電源電圧を印加する第1の電源電圧端子と出力信号のレベルに対応した第2の電源電圧を印加する第2の電源電圧端子とを設けるようにしたものである。また、複数のレベルシフト回路の後段に所望の論理をとる論理回路を設ける場合、第1の電源電圧端子に印加された電源電圧はレベルシフト回路の前段部分に与え、第2の電源電圧端子に印加された電源電圧はレベルシフト回路の後段部分と論理回路に与えるようにする。
すなわち、本発明に従うと、論理機能を有しシステムの小型化を図ることが容易なレベル変換用ICを実現することができる。また、レベルの低い信号をレベルの高い信号に変換したい箇所とレベルの高い信号をレベルの低い信号に変換する箇所のいずれの箇所にも同一のICを使用することができ、しかもいずれの場合にも消費電流を増加させることがないレベル変換用ICを実現することができる。
図1は、本発明に係るレベル変換機能と論理機能とを有する半導体集積回路の第1の実施例を示す論理構成図である。
図1に示されているように、本実施例の半導体集積回路は、第1の入力信号IN1をレベルシフトする第1レベルシフト回路LS1と、第2の入力信号IN2をレベルシフトする第2レベルシフト回路LS2と、これらのレベルシフト回路LS1,LS2によりレベルシフトされた信号を入力としそれらの論理積をとった信号OUTを生成し出力する論理ゲート回路LGとから構成されている。
図1の実施例では、2つのレベルシフト回路LS1,LS2の前段に供給される電源電圧を同一(Vcc1)にしているのに対し、この実施例は、2つのレベルシフト回路LS1,LS2の前段に供給される電源電圧を異ならせ、3つの電源電圧を用いるようにしたものである。この実施例によれば、例えば0〜1.2Vの振幅の入力信号と0〜2.5Vの振幅の入力信号のようにそれぞれ振幅の異なる2つの入力信号をレベルシフトして0〜3.6Vのような大きな振幅の信号に変換しかつ論理をとって信号を生成して出力することができるようになる。
この実施例は、レベル変換機能を有する双方向バッファに適用したものである。図5において、LS1,LS2はレベルシフト回路、BFF1,BFF2はスリーステートのバッファ回路で、DCSはいずれのバッファを動作状態にするかすなわち信号の伝送方向を指定するための制御信号である。制御信号DCSがバッファ回路BFF1を選択している場合、BFF2は出力ハイインピーダンス状態とされ、制御信号DCSがバッファ回路BFF2を選択している場合、BFF1は出力ハイインピーダンス状態とされる。
この実施例のシステムは、例えば1.8Vのような電源電圧Vcc1で動作するマイクロコンピュータないしはマイクロプロセッサ(CPU)100と、3.6Vのような電源電圧Vcc2で動作する周辺LSI111〜116及びチップセレクタ120とから構成されている。CPU100と周辺LSI111〜116とは、バス130で接続され、バス130の途中には例えば図5に示されているような双方向トライステートバッファICからなるバスバッファ141が設けられている。
LG 論理ゲート
11,12,13 CMOSインバータ
100 マイクロプロセッサ(CPU)
111〜116 周辺LSI
120 チップセレクタIC
130 バス
141 バスバッファIC
142,143 レベル変換用IC
Claims (5)
- 入力信号のレベルをシフトする複数のレベルシフト回路と、該複数のレベルシフト回路によりレベルシフトされた信号の論理演算を行なう論理機能と、第1の電源電圧が印加される第1の電源電圧端子と第2の電源電圧が印加される第2の電源電圧端子とを有し、一つの半導体基板上に形成されていることを特徴とする半導体集積回路装置。
- 入力信号のレベルをシフトする複数のレベルシフト回路と、該レベルシフト回路の後段に設けられ前記レベルシフト回路によりレベルシフトされた信号の論理演算を行なう論理回路と、第1の電源電圧が印加される第1の電源電圧端子と第2の電源電圧が印加される第2の電源電圧端子とを備え、前記第1の電源電圧端子に印加された電源電圧は前記レベルシフト回路の前段部分に供給され、前記第2の電源電圧端子に印加された電源電圧は前記レベルシフト回路の後段部分と前記論理回路に供給されるように構成され、一つの半導体基板上に形成されていることを特徴とする半導体集積回路装置。
- 前記レベルシフト回路のいずれかに供給される第3の電源電圧が印加される第3の電源電圧端子をさらに有することを特徴とする請求項1または2に記載の半導体集積回路装置。
- 前記論理回路は出力ハイインピーダンス状態をとり得るトライステートのバッファ回路であり、前記入力信号のいずれかひとつは前記レベルシフト回路に入力され、前記入力信号の他のいずれかひとつは前記バッファ回路に制御信号として供給されることを特徴とする請求項2に記載の半導体集積回路装置。
- 第1の電源電圧によって動作する第1の半導体集積回路装置と、第2の電源電圧によって動作する第2の半導体集積回路装置と、前記第1の半導体集積回路装置より出力された信号を入力とし前記第2の半導体集積回路装置に入力される信号を生成する第1のレベル変換用半導体集積回路装置と、前記第2の半導体集積回路装置より出力された信号を入力とし前記第1の半導体集積回路装置に入力される信号を生成する第2のレベル変換用半導体集積回路装置とを備え、前記第1のレベル変換用半導体集積回路装置と前記第2のレベル変換用半導体集積回路装置として請求項1〜4のいずれかに記載の半導体集積回路装置を用いていることを特徴とするシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005005959A JP4761435B2 (ja) | 2005-01-13 | 2005-01-13 | レベル変換用半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005005959A JP4761435B2 (ja) | 2005-01-13 | 2005-01-13 | レベル変換用半導体集積回路装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011109263A Division JP2011182455A (ja) | 2011-05-16 | 2011-05-16 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006197174A true JP2006197174A (ja) | 2006-07-27 |
JP4761435B2 JP4761435B2 (ja) | 2011-08-31 |
Family
ID=36802897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005005959A Expired - Fee Related JP4761435B2 (ja) | 2005-01-13 | 2005-01-13 | レベル変換用半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4761435B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01256213A (ja) * | 1988-04-05 | 1989-10-12 | Nec Corp | レベル変換回路 |
JP2002185299A (ja) * | 2000-12-13 | 2002-06-28 | Seiko Epson Corp | 半導体装置 |
JP2002374163A (ja) * | 2001-06-15 | 2002-12-26 | Canon Inc | 記録ヘッド及びその記録ヘッドを用いた記録装置 |
JP2004112666A (ja) * | 2002-09-20 | 2004-04-08 | Toshiba Corp | 半導体集積回路 |
JP2004247846A (ja) * | 2003-02-12 | 2004-09-02 | Toshiba Corp | 信号レベル変換回路 |
-
2005
- 2005-01-13 JP JP2005005959A patent/JP4761435B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01256213A (ja) * | 1988-04-05 | 1989-10-12 | Nec Corp | レベル変換回路 |
JP2002185299A (ja) * | 2000-12-13 | 2002-06-28 | Seiko Epson Corp | 半導体装置 |
JP2002374163A (ja) * | 2001-06-15 | 2002-12-26 | Canon Inc | 記録ヘッド及びその記録ヘッドを用いた記録装置 |
JP2004112666A (ja) * | 2002-09-20 | 2004-04-08 | Toshiba Corp | 半導体集積回路 |
JP2004247846A (ja) * | 2003-02-12 | 2004-09-02 | Toshiba Corp | 信号レベル変換回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4761435B2 (ja) | 2011-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3562725B2 (ja) | 出力バッファ回路、および入出力バッファ回路 | |
US8044683B2 (en) | Logic circuit capable of level shifting | |
JP4870391B2 (ja) | レベルシフタ及びレベルシフティング方法 | |
JP2004222248A (ja) | アナログ/デジタル入力モードを提供する入出力バッファ | |
JP4494390B2 (ja) | チップ及びシステム | |
JP4158787B2 (ja) | 半導体集積回路 | |
US6937065B2 (en) | Level shelter, semiconductor integrated circuit and information processing system | |
JP2006270132A (ja) | 半導体集積回路装置 | |
JP4241657B2 (ja) | 半導体集積回路 | |
JP5190335B2 (ja) | トレラントバッファ回路及びインターフェース | |
US7545171B2 (en) | Input/output device with fixed value during sleep mode or at a time of supplying initial voltage to system | |
JPH10163826A (ja) | Cmosインバータの駆動方法及びシュミットトリガ回路 | |
US20080036522A1 (en) | Level-shifting circuits and methods of level shifting | |
JP2000174610A (ja) | レベルシフタ回路およびそれを用いた半導体装置 | |
JP2004096563A (ja) | レベルシフト回路 | |
JP4761435B2 (ja) | レベル変換用半導体集積回路装置 | |
JP2008177755A (ja) | レベルシフト回路およびそれを用いた半導体装置 | |
JP2011182455A (ja) | 半導体集積回路装置 | |
JP4364752B2 (ja) | 出力回路 | |
JP2008022278A (ja) | レベル変換バススイッチ | |
JP2008072197A (ja) | 半導体集積回路装置 | |
JP2008085876A (ja) | インターフェース回路、およびこれを用いた回路システム | |
JP7395390B2 (ja) | 半導体装置 | |
JPH05122053A (ja) | 半導体集積回路装置 | |
JP2004304475A (ja) | トレラント入力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110603 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |