JP2004247556A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004247556A JP2004247556A JP2003036447A JP2003036447A JP2004247556A JP 2004247556 A JP2004247556 A JP 2004247556A JP 2003036447 A JP2003036447 A JP 2003036447A JP 2003036447 A JP2003036447 A JP 2003036447A JP 2004247556 A JP2004247556 A JP 2004247556A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon substrate
- insulating film
- gate insulating
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図る。
【解決手段】酸化膜２／酸窒化膜３の２層構造でゲート絶縁膜４を構成し、酸窒化膜３を形成する際の熱処理温度を１１００℃〜１１５０℃の範囲、または酸窒化膜３を形成する際の熱処理時間を１２０〜２００秒の範囲とする。これによりゲート絶縁膜の窒素濃度のピーク位置が，表面から０．５ｎｍ〜１．５ｎｍの範囲内，かつ，シリコン基板との界面から０．３ｎｍ〜２．０ｎｍの範囲内にあり，窒素濃度ピークを７×１０２１以上とする
【選択図】 図１
【解決手段】酸化膜２／酸窒化膜３の２層構造でゲート絶縁膜４を構成し、酸窒化膜３を形成する際の熱処理温度を１１００℃〜１１５０℃の範囲、または酸窒化膜３を形成する際の熱処理時間を１２０〜２００秒の範囲とする。これによりゲート絶縁膜の窒素濃度のピーク位置が，表面から０．５ｎｍ〜１．５ｎｍの範囲内，かつ，シリコン基板との界面から０．３ｎｍ〜２．０ｎｍの範囲内にあり，窒素濃度ピークを７×１０２１以上とする
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置および半導体装置の製造方法に関し、特に、酸窒化ゲート絶縁膜の形成方法に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、例えば、特許文献１に開示されているように、Ｐ型多結晶シリコンゲートに含まれる硼素がゲート絶縁膜を介してシリコン基板内に拡散し、しきい値電圧が変動することを防止するため、酸窒化膜（窒素を含む酸化膜）／酸化膜の２層構造によりゲート絶縁膜を構成する方法がある。
【０００３】
ここで、特許文献１に開示されている方法では、一酸化窒素ガスを用い、温度を１０００℃、時間を２０秒として、酸窒化膜が形成される。また、流量をＨ２／Ｏ２＝５ｓｌｍ／ｓｌｍ、温度を８５０℃、時間を３分としたウエット酸化、または流量をＯ２＝２ｓｌｍ、温度を１０００℃、時間を３分としたドライ酸化により、酸化膜が形成される。
【０００４】
【特許文献１】
特開平１０−１９９８７８号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、特許文献１に開示されている方法では、ゲート絶縁膜中の窒素濃度が低く、ゲート絶縁膜を酸化膜のみで形成した場合に比べて、ゲートリーク量を１／２桁程度しか減らすことができなかった。
そこで、本発明の目的は、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図ることが可能な半導体装置および半導体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、酸化膜を介して酸窒化膜が形成されたゲート絶縁膜の窒素濃度のピーク位置が、表面から０．５ｎｍ〜１．５ｎｍの範囲内、かつ、シリコン基板との界面から０．３ｎｍ〜２．０ｎｍの範囲内にあり、前記窒素の元素濃度ピークが７×１０２１以上であることを特徴とする。
【０００７】
これにより、ゲート絶縁膜とシリコン基板との間の界面の窒素濃度を低く保ちつつ、ゲート絶縁膜中の窒素濃度を増加させることが可能となり、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、酸窒化性ガス中でシリコン基板の熱処理を１０００℃〜１１５０℃、１２０〜２００秒の範囲の条件で行うことにより、シリコン基板表面に酸窒化膜を形成する工程と、酸化性ガス中で前記シリコン基板の熱処理を行うことにより、前記酸窒化膜が形成されたシリコン基板表面に酸化膜を形成する工程とを備えることを特徴とする。
【０００８】
これにより、ゲート絶縁膜中の窒素濃度を増加させることが可能となるとともに、窒素濃度のピーク位置を表面方向に押し上げることが可能となり、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、酸窒化性ガス中でシリコン基板の熱処理を１１００℃〜１１５０℃、２０〜２００秒の範囲の条件で行うことにより、シリコン基板表面に酸窒化膜を形成する工程と、酸化性ガス中で前記シリコン基板の熱処理を行うことにより、前記酸窒化膜が形成されたシリコン基板表面に酸化膜を形成する工程とを備えることを特徴とする。
【０００９】
これにより、ゲート絶縁膜中の窒素濃度を増加させることが可能となるとともに、窒素濃度のピーク位置を表面方向に押し上げることが可能となり、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記酸化膜を形成する熱処理の温度は１１００℃〜１１５０℃の範囲であることを特徴とする。
【００１０】
これにより、酸窒化膜が形成されたシリコン基板表面に酸化膜を高温で形成することが可能となり、酸窒化膜の膜厚や濃度分布のバラツキの影響を抑制しつつ、酸素分子をシリコン基板表面に拡散させることができる。
このため、酸化膜の膜厚の面内均一性を維持しつつ、窒素濃度のピーク位置を表面方向に押し上げることが可能となり、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図るとともに、ゲート絶縁膜の平坦性を向上させることが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置によれば、前記酸窒化性ガスは、一酸化窒素、二酸化窒素または一酸化二窒素であることを特徴とする。
これにより、酸窒化膜形成時のシリコンとの反応性を向上させることが可能となり、ゲート絶縁膜中の窒素濃度を上昇させて、ゲートリーク量のより一層の低減を図ることが可能となる。
【００１２】
また、本発明の一態様に係る半導体装置によれば、前記酸窒化膜の膜厚は０．５ｎｍ〜３．０ｎｍの範囲内、前記酸化膜の膜厚は０ｎｍより大きく、かつ、１．０ｎｍ以下であることを特徴とする。
これにより、界面準位の増大を抑制しつつ、ゲート絶縁膜中の窒素濃度を増加させることが可能となり、ゲートリーク量のより一層の低減を図るとともに、電界効果トランジスタ作製時のキャリア移動度の劣化を抑制することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【００１４】
図１（ａ）において、弗酸などの溶液でシリコン基板１表面を洗浄し、シリコン基板１表面の自然酸化膜を除去することにより、シリコン基板１の表面を露出させる。ここで、シリコン基板１表面の自然酸化膜を除去することにより、シリコン基板１の表面を平坦化することができ、ゲートリーク量の低減が可能となる。
【００１５】
次に、図１（ｂ）に示すように、酸窒化性ガスＧ１中でシリコン基板１の熱処理を行うことにより、シリコン基板１表面に酸窒化膜２を形成する。
なお、酸窒化膜２を形成する際の酸窒化性ガスＧ１としては、例えば、一酸化窒素、二酸化窒素または一酸化二窒素を用いることができる。
これにより、酸窒化膜２形成時のシリコン基板１との反応性を向上させることが可能となり、ゲート絶縁膜４中の窒素濃度を上昇させて、ゲートリーク量のより一層の低減を図ることが可能となる。
【００１６】
また、酸窒化膜２を形成する際の熱処理条件は、温度を１０００℃〜１１５０℃の範囲、時間を１２０〜２００秒とすることができる。また、酸窒化膜２を形成する際の熱処理条件として、温度を１１００℃〜１１５０℃の範囲、時間を２０〜２００秒とするようにしてもよい。また、酸窒化膜２の膜厚Ｄ１は０．３ｎｍ〜１．５ｎｍの範囲内とするのがよい。
【００１７】
これにより、酸窒化膜２／酸化膜３の２層構造からなるゲート絶縁膜４中の窒素濃度を高くすることが可能となり、ゲートリーク量のより一層の低減を図ることが可能となる。
次に、図１（ｃ）に示すように、酸化性ガスＧ２中でシリコン基板１の熱処理を行うことにより、シリコン基板１上に形成された酸窒化膜２を表面側に押し上げつつ、シリコン基板１表面に酸化膜３を形成する。
【００１８】
なお、酸化性ガスＧ２としては、例えば、酸素ガスや水蒸気（水）を用いることができる。また、酸化膜３を形成する際の熱処理の温度は１０００℃〜１１５０℃の範囲とするのが好ましく、さらに好ましくは、１１００℃〜１１５０℃とするのがよい。また、酸化膜３を形成する際の熱処理の時間は２０〜３００秒とするのが好ましい。また、酸化膜３の膜厚Ｄ２は０．３ｎｍ〜１．０ｎｍの範囲内とするのがよい。
【００１９】
これにより、酸化膜３をシリコン基板１表面に高温で形成することが可能となり、酸窒化膜２の膜厚や濃度分布のバラツキの影響を抑制しつつ、シリコン酸化膜をシリコン基板１表面に成長させることができる。
このため、酸化膜３の膜厚の面内均一性を維持しつつ、窒素濃度のピーク位置を表面方向に押し上げることが可能となり、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図るとともに、ゲート絶縁膜４の平坦性を向上させることが可能となる。
【００２０】
また、上述した条件でゲート絶縁膜４を形成することにより、窒素の元素濃度ピークを７×１０２１以上としつつ、ゲート絶縁膜４の窒素濃度のピーク位置を、表面から０．５ｎｍ〜１．５ｎｍの範囲内、かつ、シリコン基板１との界面から０．３ｎｍ〜２．０ｎｍの範囲内に収めることが可能となり、ゲート絶縁膜４を数十Å程度に薄膜化した場合においても、ゲート絶縁膜４とシリコン基板１との間の界面の窒素濃度を低く保ちつつ、ゲート絶縁膜４中の窒素濃度を高くすることが可能となる。
【００２１】
図２は、本発明の一実施形態に係る酸窒化処理の温度をパラメータとした場合の酸化換算膜厚とゲートリーク量の関係を示す図である。なお、酸化換算膜厚とは、酸化膜の物理定数を用いて算出した電気膜厚である。また、図２の例では、一酸化窒素ガス中で、温度が１０００℃、１１００℃、１１５０℃、時間が２０秒の各条件で酸窒化膜３を形成した。また、酸素ガス中で、温度が１１００℃条件で酸化膜２を形成した。そして、これら酸化膜２／酸窒化膜３の２層構造からなるゲート絶縁膜４のゲートリーク量を、酸化膜のみからなるゲート絶縁膜のゲートリーク量と比較して示した。
【００２２】
図２において、酸化膜のみでゲート絶縁膜を構成した場合に比べ、酸化膜２／酸窒化膜３の２層構造でゲート絶縁膜４を構成することで、ゲートリーク量を低減できることがわかる。ここで、酸窒化膜３形成時の温度を１０００℃とすると、ゲートリーク量を１／２桁程度しか低減させることができないのに対して、酸窒化膜３形成時の温度を１１００℃〜１１５０℃の範囲にすると、ゲートリーク量を１桁以上低減させることができる。
【００２３】
図３は、本発明の一実施形態に係る酸窒化処理の時間をパラメータとした場合の酸化換算膜厚とゲートリーク量の関係を示す図である。なお、図３の例では、一酸化窒素ガス中で、温度が１０００℃、時間が２０秒、１２０秒、２００秒の各条件で酸窒化膜３を形成した。また、酸素ガス中で、温度が１１００℃条件で酸化膜２を形成した。そして、これら酸化膜２／酸窒化膜３の２層構造からなるゲート絶縁膜４のゲートリーク量を、酸化膜のみからなるゲート絶縁膜のゲートリーク量と比較して示した。
【００２４】
図３において、酸化膜のみでゲート絶縁膜を構成した場合に比べ、酸化膜２／酸窒化膜３の２層構造でゲート絶縁膜４を構成することで、ゲートリーク量を低減できることがわかる。ここで、酸窒化膜３形成時の時間を２０秒とすると、ゲートリーク量を１／２桁程度しか低減させることができないのに対して、酸窒化膜３形成時の時間を１２０秒〜２００秒の範囲にすると、ゲートリーク量を１桁以上低減させることができる。
【００２５】
図４は、本発明の一実施形態に係る半導体装置のゲート絶縁膜表面からの深さと窒素濃度との関係を示す図である。なお、図４の例では、酸化膜２／酸窒化膜３の２層構造でゲート絶縁膜４を構成し、一酸化窒素ガス中で、温度が１０００℃、１１００℃、１１５０℃、時間が２０秒の条件で酸窒化膜３を形成し、酸素ガス中で、温度が１１００℃条件で酸化膜２を形成した。そして、ＳＩＭＳ（ｓｅｃｏｎｄａｒｙ−ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｍｅｔｒｙ：二次イオン質量分析）により、ゲート絶縁膜４表面からの深さ方向における窒素元素濃度、シリコン元素濃度および酸素元素濃度を調べた。
【００２６】
図４において、シリコン基板１とゲート絶縁膜４との界面はゲート絶縁膜４の表面から約２５Åの位置にあり、ゲート絶縁膜４の厚さは約２５Åであることがわかる。また、酸窒化膜３を形成する際の温度を高くすることにより、ゲート絶縁膜４内の窒素元素濃度を上昇させることができる。
【図面の簡単な説明】
【図１】一実施形態に係る半導体装置の製造方法を示す断面図。
【図２】酸化換算膜厚とゲートリーク量の関係を示す図。
【図３】酸化換算膜厚とゲートリーク量の関係を示す図。
【図４】絶縁膜表面からの深さと窒素濃度との関係を示す図。
【符号の説明】
１ 半導体基板、２酸窒化膜、３ 酸化珪素膜、４ ゲート絶縁膜、Ｇ１ 酸窒化性ガス、Ｇ２ 酸化性ガス
【発明の属する技術分野】
本発明は半導体装置および半導体装置の製造方法に関し、特に、酸窒化ゲート絶縁膜の形成方法に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、例えば、特許文献１に開示されているように、Ｐ型多結晶シリコンゲートに含まれる硼素がゲート絶縁膜を介してシリコン基板内に拡散し、しきい値電圧が変動することを防止するため、酸窒化膜（窒素を含む酸化膜）／酸化膜の２層構造によりゲート絶縁膜を構成する方法がある。
【０００３】
ここで、特許文献１に開示されている方法では、一酸化窒素ガスを用い、温度を１０００℃、時間を２０秒として、酸窒化膜が形成される。また、流量をＨ２／Ｏ２＝５ｓｌｍ／ｓｌｍ、温度を８５０℃、時間を３分としたウエット酸化、または流量をＯ２＝２ｓｌｍ、温度を１０００℃、時間を３分としたドライ酸化により、酸化膜が形成される。
【０００４】
【特許文献１】
特開平１０−１９９８７８号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、特許文献１に開示されている方法では、ゲート絶縁膜中の窒素濃度が低く、ゲート絶縁膜を酸化膜のみで形成した場合に比べて、ゲートリーク量を１／２桁程度しか減らすことができなかった。
そこで、本発明の目的は、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図ることが可能な半導体装置および半導体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、酸化膜を介して酸窒化膜が形成されたゲート絶縁膜の窒素濃度のピーク位置が、表面から０．５ｎｍ〜１．５ｎｍの範囲内、かつ、シリコン基板との界面から０．３ｎｍ〜２．０ｎｍの範囲内にあり、前記窒素の元素濃度ピークが７×１０２１以上であることを特徴とする。
【０００７】
これにより、ゲート絶縁膜とシリコン基板との間の界面の窒素濃度を低く保ちつつ、ゲート絶縁膜中の窒素濃度を増加させることが可能となり、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、酸窒化性ガス中でシリコン基板の熱処理を１０００℃〜１１５０℃、１２０〜２００秒の範囲の条件で行うことにより、シリコン基板表面に酸窒化膜を形成する工程と、酸化性ガス中で前記シリコン基板の熱処理を行うことにより、前記酸窒化膜が形成されたシリコン基板表面に酸化膜を形成する工程とを備えることを特徴とする。
【０００８】
これにより、ゲート絶縁膜中の窒素濃度を増加させることが可能となるとともに、窒素濃度のピーク位置を表面方向に押し上げることが可能となり、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、酸窒化性ガス中でシリコン基板の熱処理を１１００℃〜１１５０℃、２０〜２００秒の範囲の条件で行うことにより、シリコン基板表面に酸窒化膜を形成する工程と、酸化性ガス中で前記シリコン基板の熱処理を行うことにより、前記酸窒化膜が形成されたシリコン基板表面に酸化膜を形成する工程とを備えることを特徴とする。
【０００９】
これにより、ゲート絶縁膜中の窒素濃度を増加させることが可能となるとともに、窒素濃度のピーク位置を表面方向に押し上げることが可能となり、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記酸化膜を形成する熱処理の温度は１１００℃〜１１５０℃の範囲であることを特徴とする。
【００１０】
これにより、酸窒化膜が形成されたシリコン基板表面に酸化膜を高温で形成することが可能となり、酸窒化膜の膜厚や濃度分布のバラツキの影響を抑制しつつ、酸素分子をシリコン基板表面に拡散させることができる。
このため、酸化膜の膜厚の面内均一性を維持しつつ、窒素濃度のピーク位置を表面方向に押し上げることが可能となり、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図るとともに、ゲート絶縁膜の平坦性を向上させることが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置によれば、前記酸窒化性ガスは、一酸化窒素、二酸化窒素または一酸化二窒素であることを特徴とする。
これにより、酸窒化膜形成時のシリコンとの反応性を向上させることが可能となり、ゲート絶縁膜中の窒素濃度を上昇させて、ゲートリーク量のより一層の低減を図ることが可能となる。
【００１２】
また、本発明の一態様に係る半導体装置によれば、前記酸窒化膜の膜厚は０．５ｎｍ〜３．０ｎｍの範囲内、前記酸化膜の膜厚は０ｎｍより大きく、かつ、１．０ｎｍ以下であることを特徴とする。
これにより、界面準位の増大を抑制しつつ、ゲート絶縁膜中の窒素濃度を増加させることが可能となり、ゲートリーク量のより一層の低減を図るとともに、電界効果トランジスタ作製時のキャリア移動度の劣化を抑制することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【００１４】
図１（ａ）において、弗酸などの溶液でシリコン基板１表面を洗浄し、シリコン基板１表面の自然酸化膜を除去することにより、シリコン基板１の表面を露出させる。ここで、シリコン基板１表面の自然酸化膜を除去することにより、シリコン基板１の表面を平坦化することができ、ゲートリーク量の低減が可能となる。
【００１５】
次に、図１（ｂ）に示すように、酸窒化性ガスＧ１中でシリコン基板１の熱処理を行うことにより、シリコン基板１表面に酸窒化膜２を形成する。
なお、酸窒化膜２を形成する際の酸窒化性ガスＧ１としては、例えば、一酸化窒素、二酸化窒素または一酸化二窒素を用いることができる。
これにより、酸窒化膜２形成時のシリコン基板１との反応性を向上させることが可能となり、ゲート絶縁膜４中の窒素濃度を上昇させて、ゲートリーク量のより一層の低減を図ることが可能となる。
【００１６】
また、酸窒化膜２を形成する際の熱処理条件は、温度を１０００℃〜１１５０℃の範囲、時間を１２０〜２００秒とすることができる。また、酸窒化膜２を形成する際の熱処理条件として、温度を１１００℃〜１１５０℃の範囲、時間を２０〜２００秒とするようにしてもよい。また、酸窒化膜２の膜厚Ｄ１は０．３ｎｍ〜１．５ｎｍの範囲内とするのがよい。
【００１７】
これにより、酸窒化膜２／酸化膜３の２層構造からなるゲート絶縁膜４中の窒素濃度を高くすることが可能となり、ゲートリーク量のより一層の低減を図ることが可能となる。
次に、図１（ｃ）に示すように、酸化性ガスＧ２中でシリコン基板１の熱処理を行うことにより、シリコン基板１上に形成された酸窒化膜２を表面側に押し上げつつ、シリコン基板１表面に酸化膜３を形成する。
【００１８】
なお、酸化性ガスＧ２としては、例えば、酸素ガスや水蒸気（水）を用いることができる。また、酸化膜３を形成する際の熱処理の温度は１０００℃〜１１５０℃の範囲とするのが好ましく、さらに好ましくは、１１００℃〜１１５０℃とするのがよい。また、酸化膜３を形成する際の熱処理の時間は２０〜３００秒とするのが好ましい。また、酸化膜３の膜厚Ｄ２は０．３ｎｍ〜１．０ｎｍの範囲内とするのがよい。
【００１９】
これにより、酸化膜３をシリコン基板１表面に高温で形成することが可能となり、酸窒化膜２の膜厚や濃度分布のバラツキの影響を抑制しつつ、シリコン酸化膜をシリコン基板１表面に成長させることができる。
このため、酸化膜３の膜厚の面内均一性を維持しつつ、窒素濃度のピーク位置を表面方向に押し上げることが可能となり、界面準位の増大を抑制しつつ、ゲートリーク量のより一層の低減を図るとともに、ゲート絶縁膜４の平坦性を向上させることが可能となる。
【００２０】
また、上述した条件でゲート絶縁膜４を形成することにより、窒素の元素濃度ピークを７×１０２１以上としつつ、ゲート絶縁膜４の窒素濃度のピーク位置を、表面から０．５ｎｍ〜１．５ｎｍの範囲内、かつ、シリコン基板１との界面から０．３ｎｍ〜２．０ｎｍの範囲内に収めることが可能となり、ゲート絶縁膜４を数十Å程度に薄膜化した場合においても、ゲート絶縁膜４とシリコン基板１との間の界面の窒素濃度を低く保ちつつ、ゲート絶縁膜４中の窒素濃度を高くすることが可能となる。
【００２１】
図２は、本発明の一実施形態に係る酸窒化処理の温度をパラメータとした場合の酸化換算膜厚とゲートリーク量の関係を示す図である。なお、酸化換算膜厚とは、酸化膜の物理定数を用いて算出した電気膜厚である。また、図２の例では、一酸化窒素ガス中で、温度が１０００℃、１１００℃、１１５０℃、時間が２０秒の各条件で酸窒化膜３を形成した。また、酸素ガス中で、温度が１１００℃条件で酸化膜２を形成した。そして、これら酸化膜２／酸窒化膜３の２層構造からなるゲート絶縁膜４のゲートリーク量を、酸化膜のみからなるゲート絶縁膜のゲートリーク量と比較して示した。
【００２２】
図２において、酸化膜のみでゲート絶縁膜を構成した場合に比べ、酸化膜２／酸窒化膜３の２層構造でゲート絶縁膜４を構成することで、ゲートリーク量を低減できることがわかる。ここで、酸窒化膜３形成時の温度を１０００℃とすると、ゲートリーク量を１／２桁程度しか低減させることができないのに対して、酸窒化膜３形成時の温度を１１００℃〜１１５０℃の範囲にすると、ゲートリーク量を１桁以上低減させることができる。
【００２３】
図３は、本発明の一実施形態に係る酸窒化処理の時間をパラメータとした場合の酸化換算膜厚とゲートリーク量の関係を示す図である。なお、図３の例では、一酸化窒素ガス中で、温度が１０００℃、時間が２０秒、１２０秒、２００秒の各条件で酸窒化膜３を形成した。また、酸素ガス中で、温度が１１００℃条件で酸化膜２を形成した。そして、これら酸化膜２／酸窒化膜３の２層構造からなるゲート絶縁膜４のゲートリーク量を、酸化膜のみからなるゲート絶縁膜のゲートリーク量と比較して示した。
【００２４】
図３において、酸化膜のみでゲート絶縁膜を構成した場合に比べ、酸化膜２／酸窒化膜３の２層構造でゲート絶縁膜４を構成することで、ゲートリーク量を低減できることがわかる。ここで、酸窒化膜３形成時の時間を２０秒とすると、ゲートリーク量を１／２桁程度しか低減させることができないのに対して、酸窒化膜３形成時の時間を１２０秒〜２００秒の範囲にすると、ゲートリーク量を１桁以上低減させることができる。
【００２５】
図４は、本発明の一実施形態に係る半導体装置のゲート絶縁膜表面からの深さと窒素濃度との関係を示す図である。なお、図４の例では、酸化膜２／酸窒化膜３の２層構造でゲート絶縁膜４を構成し、一酸化窒素ガス中で、温度が１０００℃、１１００℃、１１５０℃、時間が２０秒の条件で酸窒化膜３を形成し、酸素ガス中で、温度が１１００℃条件で酸化膜２を形成した。そして、ＳＩＭＳ（ｓｅｃｏｎｄａｒｙ−ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｍｅｔｒｙ：二次イオン質量分析）により、ゲート絶縁膜４表面からの深さ方向における窒素元素濃度、シリコン元素濃度および酸素元素濃度を調べた。
【００２６】
図４において、シリコン基板１とゲート絶縁膜４との界面はゲート絶縁膜４の表面から約２５Åの位置にあり、ゲート絶縁膜４の厚さは約２５Åであることがわかる。また、酸窒化膜３を形成する際の温度を高くすることにより、ゲート絶縁膜４内の窒素元素濃度を上昇させることができる。
【図面の簡単な説明】
【図１】一実施形態に係る半導体装置の製造方法を示す断面図。
【図２】酸化換算膜厚とゲートリーク量の関係を示す図。
【図３】酸化換算膜厚とゲートリーク量の関係を示す図。
【図４】絶縁膜表面からの深さと窒素濃度との関係を示す図。
【符号の説明】
１ 半導体基板、２酸窒化膜、３ 酸化珪素膜、４ ゲート絶縁膜、Ｇ１ 酸窒化性ガス、Ｇ２ 酸化性ガス
Claims (6)
- 酸化膜を介して酸窒化膜が形成されたゲート絶縁膜の窒素濃度のピーク位置が、表面から０．５ｎｍ〜１．５ｎｍの範囲内、かつ、シリコン基板との界面から０．３ｎｍ〜２．０ｎｍの範囲内にあり、前記窒素の元素濃度ピークが７×１０２１以上であることを特徴とする半導体装置。
- 酸窒化性ガス中でシリコン基板の熱処理を１０００℃〜１１５０℃、１２０〜２００秒の範囲の条件で行うことにより、シリコン基板表面に酸窒化膜を形成する工程と、
酸化性ガス中で前記シリコン基板の熱処理を行うことにより、前記酸窒化膜が形成されたシリコン基板表面に酸化膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 酸窒化性ガス中でシリコン基板の熱処理を１１００℃〜１１５０℃、２０〜２００秒の範囲の条件で行うことにより、シリコン基板表面に酸窒化膜を形成する工程と、
酸化性ガス中で前記シリコン基板の熱処理を行うことにより、前記酸窒化膜が形成されたシリコン基板表面に酸化膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 前記酸化膜を形成する熱処理の温度は１１００℃〜１１５０℃の範囲であることを特徴とする請求項２または３記載の半導体装置の製造方法。
- 前記酸窒化性ガスは、一酸化窒素、二酸化窒素または一酸化二窒素であることを特徴とする請求項２〜４のいずれか１項記載の半導体装置の製造方法。
- 前記酸窒化膜の膜厚は０．５ｎｍ〜３．０ｎｍの範囲内、前記酸化膜の膜厚は０ｎｍより大きく、かつ、１．０ｎｍ以下であることを特徴とする請求項２〜５のいずれか１項記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003036447A JP2004247556A (ja) | 2003-02-14 | 2003-02-14 | 半導体装置および半導体装置の製造方法 |
| US10/777,473 US6949804B2 (en) | 2003-02-14 | 2004-02-12 | Semiconductor device with gate dielectric film having an oxide film and an oxynitride film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003036447A JP2004247556A (ja) | 2003-02-14 | 2003-02-14 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004247556A true JP2004247556A (ja) | 2004-09-02 |
Family
ID=33021528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003036447A Withdrawn JP2004247556A (ja) | 2003-02-14 | 2003-02-14 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004247556A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006103853A1 (ja) * | 2005-03-25 | 2006-10-05 | Japan Science And Technology Agency | 二酸化チタンを活性層として用いる半導体装置およびその製造方法 |
-
2003
- 2003-02-14 JP JP2003036447A patent/JP2004247556A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006103853A1 (ja) * | 2005-03-25 | 2006-10-05 | Japan Science And Technology Agency | 二酸化チタンを活性層として用いる半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101286309B1 (ko) | 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터 | |
| JP3974547B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100908784B1 (ko) | 반도체 장치의 제조 방법 | |
| JP4919586B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005210123A (ja) | ゲート酸化膜の選択的窒化 | |
| JP2007053227A (ja) | 半導体素子およびその製造方法 | |
| US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
| JP2001332547A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5388312B2 (ja) | ゲルマニウム構造体とその形成方法、トランジスタ構造体の形成方法 | |
| JP3593340B2 (ja) | 集積回路デバイスの製造方法 | |
| JP5050351B2 (ja) | 半導体装置の製造方法 | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| JP2007142024A (ja) | 半導体装置の製造方法 | |
| JP2004247556A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4007864B2 (ja) | 半導体装置の製造方法 | |
| JP3571160B2 (ja) | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| JP3826792B2 (ja) | 半導体装置の製造方法 | |
| US6949804B2 (en) | Semiconductor device with gate dielectric film having an oxide film and an oxynitride film | |
| KR20060072498A (ko) | 반도체 소자와 그의 제조방법 | |
| JP2002026317A (ja) | 半導体装置及びその製造方法 | |
| JP5141321B2 (ja) | 半導体装置の製造方法 | |
| KR100608340B1 (ko) | 반도체소자의 게이트 형성방법 | |
| JP2004006455A (ja) | 半導体装置およびその製造方法 | |
| JP2000133651A (ja) | 半導体装置の製造方法 | |
| JP4027913B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Written amendment |
Effective date: 20050822 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A761 | Written withdrawal of application |
Effective date: 20051110 Free format text: JAPANESE INTERMEDIATE CODE: A761 |