JP2004247406A - 圧電素子の製造方法 - Google Patents
圧電素子の製造方法 Download PDFInfo
- Publication number
- JP2004247406A JP2004247406A JP2003033855A JP2003033855A JP2004247406A JP 2004247406 A JP2004247406 A JP 2004247406A JP 2003033855 A JP2003033855 A JP 2003033855A JP 2003033855 A JP2003033855 A JP 2003033855A JP 2004247406 A JP2004247406 A JP 2004247406A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon oxide
- piezoelectric
- piezoelectric element
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】シリコン基板を用いてダイヤフラム構造を有する圧電素子を製造する際に、前記シリコン基板の割れや破損を防ぎ、歩留まり良く製造すること。
【解決手段】シリコン基板2の両主面に形成されたシリコン酸化物層3a,3bのうち一方のシリコン酸化物層上に、直接または中間層4を介して下部電極層5、圧電体層6、上部電極層7が順に形成される工程と、続いて前記一方のシリコン酸化物層上に形成された全ての層を被覆するようにパーフルオロ樹脂8が塗布され、加熱硬化される工程と、他方のシリコン酸化物層上の一部にレジスト材パターン9が形成される工程と、続いて前記レジスト材パターンの非形成領域において、前記他方のシリコン酸化物層がウエットエッチングにより除去され、さらに前記シリコン基板がウェットエッチングにより薄板状に加工されダイヤフラム構造が形成される工程と、続いて前記パーフルオロ樹脂が除去される工程を有することを特徴とする。
【選択図】 図1
【解決手段】シリコン基板2の両主面に形成されたシリコン酸化物層3a,3bのうち一方のシリコン酸化物層上に、直接または中間層4を介して下部電極層5、圧電体層6、上部電極層7が順に形成される工程と、続いて前記一方のシリコン酸化物層上に形成された全ての層を被覆するようにパーフルオロ樹脂8が塗布され、加熱硬化される工程と、他方のシリコン酸化物層上の一部にレジスト材パターン9が形成される工程と、続いて前記レジスト材パターンの非形成領域において、前記他方のシリコン酸化物層がウエットエッチングにより除去され、さらに前記シリコン基板がウェットエッチングにより薄板状に加工されダイヤフラム構造が形成される工程と、続いて前記パーフルオロ樹脂が除去される工程を有することを特徴とする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、センサ、アクチュエータ等の用途に使用される、シリコンダイヤフラム構造を有する小型圧電素子の製造方法に関する。
【0002】
【従来の技術】
薄板部の周囲が支持固定されるとともに、前記薄板部の中央付近が上下に変位可能な、いわゆるダイヤフラム構造を有する圧電素子は、アクチュエータやセンサ等、種々の用途へ利用可能である。前記圧電素子においては、上下に電極層が形成された圧電体層が前記薄板部上に形成される。そして、前記圧電体に電圧が印加されたときの圧電体の変位に伴い、前記薄板部が変位することを動作原理とする。
【0003】
上述のダイヤフラム構造を得るために必要な薄板部の加工の方法としては、装置が安価かつエッチング量の管理が容易なことから、ウェットエッチング方式が用いられることが多い。しかし、ウェットエッチング方式による薄板加工の際には、通常酸性またはアルカリ性を有するエッチング液が用いられる。したがって、前記薄板部以外の部分を構成する材料が耐酸性または耐アルカリ性を有さない場合、これらの材料がエッチング液に侵食されてしまうという問題がある。
【0004】
この問題を回避するため、まず基板のエッチングを行った後に、電極、電極と基板を接合する機能を有する中間層、及び圧電体層を形成する製造方法が考えられる。このような製造方法の例として、特開2001−211053号公報に示す圧電共振子の製造方法が知られている。以下、前記製造方法について、図2(a)〜(h)に基づき説明する。
【0005】
まず、スパッタ等の方法により、Si基板12の裏面にSiO2膜13が形成される。その後、SiO2膜13上にレジスト材14が塗布された後、フォトリソグラフィ法によりレジスト材14がパターニングされる。これにより、レジスト材14に開口部が形成される(図2(a))。
【0006】
次に、フッ酸等によりSiO2膜13が選択的にエッチングされ、レジスト材14の開口部に沿ってSiO2膜13に開口部が形成される(b)。
【0007】
次に、Si基板12の表面にスパッタあるいはCVD等によりSiO2膜15が形成される(c)。
【0008】
次に、SiO2膜13上のレジスト材14が除去された後、SiO2膜13をマスクとして、TMAH等のエッチング液によりSi基板12が異方性エッチングされる。この異方性エッチングにより、Si基板12の中央部が開口され、SiO2膜15の下に空洞16が形成される。これにより、SiO2膜15は周囲をSi基板12により支持されるとともに、中央部が空洞16の上でSi基板12から浮いた状態となる(d)。なお、SiO2膜15はTMAH等のエッチング液には侵されないため、上述のエッチング加工は容易に行われる。
【0009】
次に、SiO2膜15の表面に第一の励振用電極17aがリフトオフ法により形成される(e)。
【0010】
次に、リアクティブスパッタにより、励振用電極17a及びSiO2膜15上に、前記励振用電極17aの一部が露出するようにAlN圧電薄膜18が形成される。続いて、AlN圧電薄膜18上にメタルマスクが載置され、リアクティブスパッタによりZnO圧電薄膜19が形成される(f)。
【0011】
最後に、リフトオフ法により、ZnO圧電薄膜19上の一部に第二の励振用電極17bが形成される(g)。このようにして、圧電共振子11が製作される。
【0012】
【特許文献1】
特開2001−211053号公報
【0013】
【発明が解決しようとする課題】
上述のダイヤフラム構造にて十分な変位量を得るには、ダイヤフラム構造の薄板部の膜厚を薄くすること、及び圧電体層の膜厚を厚くすることにより、ダイヤフラム構造に対する十分な駆動力を確保することが必要である。
【0014】
しかしながら、薄板部の膜厚を薄くした場合、機械的強度が著しく低下する。そのため、薄板部の加工工程の後に前記薄板部の表面に圧電体層や電極層等が形成される製造方法の場合、前記圧電体層等が形成される際に加わる応力により、前記薄板部が容易に破損してしまうという問題がある。
【0015】
また、膜厚の厚い圧電体層を形成するためにはスクリーン印刷法が好適に用いられるが、スクリーン印刷は特に薄板部が破損し易いという問題がある。
【0016】
薄板加工の容易性を考慮すると、ダイヤフラム構造の材料としてシリコン基板が好適である。しかし、シリコンは機械的強度が高くないため、薄板加工の際または後工程での破損が生じ易い。
【0017】
本発明は、シリコン基板を用いてダイヤフラム構造を有する圧電素子を製造する際に、前記シリコン基板の割れや破損を防ぎ、歩留まり良く製造することを目的とする。
【0018】
【課題を解決するための手段】
上述の課題を達成するため、本発明の圧電素子の製造方法は、シリコン基板の両主面に形成されたシリコン酸化物層のうち一方のシリコン酸化物層上に、直接または中間層を介して下部電極層、圧電体層、上部電極層が順に形成される工程と、続いて前記一方のシリコン酸化物層上に形成された全ての層を被覆するようにパーフルオロ樹脂が塗布され、加熱硬化される工程と、他方のシリコン酸化物層上の一部にレジスト材パターンが形成される工程と、続いて前記レジスト材パターンの非形成領域において、前記他方のシリコン酸化物層がウエットエッチングにより除去され、さらに前記シリコン基板がウェットエッチングにより薄板状に加工されダイヤフラム構造が形成される工程と、続いて前記パーフルオロ樹脂が除去される工程を有することを特徴とする。
【0019】
このようにシリコン酸化物層上に圧電体層等が形成された後にシリコン基板等が薄板加工され、シリコン薄板部が形成されるため、前記圧電体層等の形成の際に強度の低いシリコン薄板部が存在せず、シリコン薄板部の割れや破損を回避することができる。
【0020】
また、前記シリコン酸化物上に形成された前記圧電体層等の全体がパーフルオロ樹脂で被覆された状態でシリコン基板等のウェットエッチングが行われることにより、前記圧電体層等がエッチング液の侵食により剥離するのを防止することができる。
【0021】
【発明の実施の形態】
図1は、本発明による圧電素子の製造方法を説明する製造工程図である。以下図1により、本発明の実施の形態について説明する。
【0022】
まず、両主面にシリコン酸化物層3a、3bを有するシリコン基板2において、シリコン酸化物層3a上に中間層4が形成される。前記中間層は、例えば酸化アルミニウムや酸化チタン等よりなり、蒸着法、スパッタリング法、有機金属溶液塗布法(MOD法)等の方法により形成される。
【0023】
次に、シリコン酸化物層3aと中間層4間の接合強度を向上させるため、熱処理が行われる。その後、中間層4上に蒸着法、スパッタリング法、MOD法等により下部電極層5が形成される。前記下部電極層5は、例えば白金よりなる。その後、中間層4と下部電極層5の接合強度を上げるため、熱処理が行われる。
【0024】
次に、中間層4及び下部電極層5上に、スクリーン印刷法、MOD法、スパッタリング法、化学気相成長法(CVD法)等により、圧電体層6が形成される。その後、前記圧電体層6が加熱処理あるいは焼成される。
【0025】
なお、圧電体層6の形成は、膜厚の厚い圧電体層を得るため、圧電体粉末、樹脂バインダ及び溶剤よりなるスラリーがスクリーン印刷法にて塗布された後、乾燥・焼成されることが好ましい。前記圧電体粉末としては、例えば、
Pb(Zr,Ti)O3 ・・・85mol%
Pb(Zn1/3Nb2/3)O3(97wt%)−Bi2O3(2wt%)−ZnO(1wt%) ・・・15mol%
の組成のものが好適に用いられる。また、前記樹脂バインダとしてはエチルセルロース系のバインダが、前記溶剤としてはジエチレングリコールモノブチルエーテル等が、それぞれ好適に用いられる。
【0026】
その後、前記圧電体層6上の一部に、例えば白金よりなる上部電極層7が前記下部電極層と同様の方法により形成される(a)。
【0027】
次に、スピンコート法またはディップ法等により、前記中間層4、下部電極層5、圧電体層6、上部電極層7の全体が被覆されるように、パーフルオロ樹脂8が塗布され、加熱により硬化処理される(b)。ここで、前記加熱温度は200℃前後が好ましい。
【0028】
次に、シリコン酸化物層3b上の一部に、例えばノボラック樹脂よりなるレジスト材が塗布される。その後、フォトリソグラフィ技術により所定形状のレジスト材パターン9が形成される(c)。
【0029】
次に、シリコン酸化物層3bにおいてレジスト材パターン9の非形成領域が、BHF液を用いたウェットエッチングにより除去される(d)。
【0030】
次に、前記レジスト材パターン9の非形成領域に露出したシリコン基板2が、TMAH液によりウェットエッチングされ、薄板部10が形成される(e)。ここで、レジスト材は一般にTMAH液に溶解するために大部分が除去される。これに対し、シリコン酸化物層3bはTMAH液に対し耐性があるため、マスクとしての役割を果たす。
【0031】
次に、パーフルオロ樹脂8及び残渣分のレジスト材が除去され、ダイヤフラム構造を有する圧電素子1が得られる(f)。
【0032】
上述の製造方法においては、シリコン酸化物層3a上に中間層4、上部電極層5、圧電体層6及び下部電極層7が形成された後にシリコン基板2及びシリコン酸化物層3bが薄板加工され、シリコン薄板部10が形成される。このため、前記圧電体層6等が形成される際に強度の低いシリコン薄板部が存在せず、シリコン薄板部の割れや破損を回避することができる。
【0033】
また、前記シリコン酸化物層3a上に形成された前記圧電体層6等の全体がパーフルオロ樹脂8で被覆された状態で、シリコン基板2及びシリコン酸化物層3bのウェットエッチングが行われるため、前記圧電体層6等がエッチング液の侵食により剥離するのを防止することができる。
【0034】
なお、上述の圧電体層6の形成方法としては、スクリーン印刷法にて所定形状を有する厚膜パターンが形成される方法のほかに、まず被形成面の全体に圧電体層が形成された後、例えばサンドブラスト法によって前記圧電体層がエッチングされ、所定形状のパターンが形成されてもよい。いずれの方法においても、シリコン基板がエッチングにより薄板加工される前に圧電体層のパターン形成が行われるため、パターン形成工程でのシリコン薄板部の破損を回避することができる。
【0035】
なお、本発明による圧電素子の製造方法においては、前記中間層の形成工程を経ることなく、シリコン酸化物層上に直接下部電極層5が形成されてもよい。しかし、下部電極層と被形成層で高い接合強度を得るためには、中間層4を介して下部電極層5が形成される方が好ましい。
【0036】
なお、上述の圧電素子を構成する前記各層の厚みの例としては、シリコン基板2が200μm、シリコン酸化物層3a、3bが1μm、中間層4が0.1μm、下部電極層5及び上部電極層7が0.5μm、圧電体層6が15μm、シリコン薄板部10が20μmとすることが好ましい。
【0037】
【発明の効果】
以上述べてきたように、本発明の圧電素子の製造方法は、シリコン酸化物層上に圧電体層等が形成された後にシリコン基板等が薄板加工され、シリコン薄板部が形成されるため、前記圧電体層等の形成の際に強度の低いシリコン薄板部が存在せず、シリコン薄板部の割れや破損を回避することができる。
【0038】
また、前記シリコン酸化物上に形成された前記圧電体層等の全体がパーフルオロ樹脂で被覆された状態でシリコン基板等のウェットエッチングが行われることにより、前記圧電体層等がエッチング液の侵食により剥離するのを防止することができる。
【0039】
これらにより、シリコンよりなるダイヤフラム構造を有する圧電素子を、歩留まり良く製造することができる。
【図面の簡単な説明】
【図1】本発明の圧電素子の製造方法を説明する製造工程図である。
【図2】従来の圧電素子の製造方法を説明する製造工程図である。
【符号の説明】
1 圧電素子 2 シリコン基板
3a、3b シリコン酸化物層
4 中間層 5 下部電極層
6 圧電体層 7 上部電極層
8 パーフルオロ樹脂 9 レジスト材パターン
10 シリコン薄層部 11 圧電共振子
12 シリコン基板
13、15 SiO2膜
14 レジスト材 16 空洞
17a 第一の励振用電極 17b 第二の励振用電極
18 AlN圧電薄膜 19 ZnO圧電薄膜
【発明の属する技術分野】
本発明は、センサ、アクチュエータ等の用途に使用される、シリコンダイヤフラム構造を有する小型圧電素子の製造方法に関する。
【0002】
【従来の技術】
薄板部の周囲が支持固定されるとともに、前記薄板部の中央付近が上下に変位可能な、いわゆるダイヤフラム構造を有する圧電素子は、アクチュエータやセンサ等、種々の用途へ利用可能である。前記圧電素子においては、上下に電極層が形成された圧電体層が前記薄板部上に形成される。そして、前記圧電体に電圧が印加されたときの圧電体の変位に伴い、前記薄板部が変位することを動作原理とする。
【0003】
上述のダイヤフラム構造を得るために必要な薄板部の加工の方法としては、装置が安価かつエッチング量の管理が容易なことから、ウェットエッチング方式が用いられることが多い。しかし、ウェットエッチング方式による薄板加工の際には、通常酸性またはアルカリ性を有するエッチング液が用いられる。したがって、前記薄板部以外の部分を構成する材料が耐酸性または耐アルカリ性を有さない場合、これらの材料がエッチング液に侵食されてしまうという問題がある。
【0004】
この問題を回避するため、まず基板のエッチングを行った後に、電極、電極と基板を接合する機能を有する中間層、及び圧電体層を形成する製造方法が考えられる。このような製造方法の例として、特開2001−211053号公報に示す圧電共振子の製造方法が知られている。以下、前記製造方法について、図2(a)〜(h)に基づき説明する。
【0005】
まず、スパッタ等の方法により、Si基板12の裏面にSiO2膜13が形成される。その後、SiO2膜13上にレジスト材14が塗布された後、フォトリソグラフィ法によりレジスト材14がパターニングされる。これにより、レジスト材14に開口部が形成される(図2(a))。
【0006】
次に、フッ酸等によりSiO2膜13が選択的にエッチングされ、レジスト材14の開口部に沿ってSiO2膜13に開口部が形成される(b)。
【0007】
次に、Si基板12の表面にスパッタあるいはCVD等によりSiO2膜15が形成される(c)。
【0008】
次に、SiO2膜13上のレジスト材14が除去された後、SiO2膜13をマスクとして、TMAH等のエッチング液によりSi基板12が異方性エッチングされる。この異方性エッチングにより、Si基板12の中央部が開口され、SiO2膜15の下に空洞16が形成される。これにより、SiO2膜15は周囲をSi基板12により支持されるとともに、中央部が空洞16の上でSi基板12から浮いた状態となる(d)。なお、SiO2膜15はTMAH等のエッチング液には侵されないため、上述のエッチング加工は容易に行われる。
【0009】
次に、SiO2膜15の表面に第一の励振用電極17aがリフトオフ法により形成される(e)。
【0010】
次に、リアクティブスパッタにより、励振用電極17a及びSiO2膜15上に、前記励振用電極17aの一部が露出するようにAlN圧電薄膜18が形成される。続いて、AlN圧電薄膜18上にメタルマスクが載置され、リアクティブスパッタによりZnO圧電薄膜19が形成される(f)。
【0011】
最後に、リフトオフ法により、ZnO圧電薄膜19上の一部に第二の励振用電極17bが形成される(g)。このようにして、圧電共振子11が製作される。
【0012】
【特許文献1】
特開2001−211053号公報
【0013】
【発明が解決しようとする課題】
上述のダイヤフラム構造にて十分な変位量を得るには、ダイヤフラム構造の薄板部の膜厚を薄くすること、及び圧電体層の膜厚を厚くすることにより、ダイヤフラム構造に対する十分な駆動力を確保することが必要である。
【0014】
しかしながら、薄板部の膜厚を薄くした場合、機械的強度が著しく低下する。そのため、薄板部の加工工程の後に前記薄板部の表面に圧電体層や電極層等が形成される製造方法の場合、前記圧電体層等が形成される際に加わる応力により、前記薄板部が容易に破損してしまうという問題がある。
【0015】
また、膜厚の厚い圧電体層を形成するためにはスクリーン印刷法が好適に用いられるが、スクリーン印刷は特に薄板部が破損し易いという問題がある。
【0016】
薄板加工の容易性を考慮すると、ダイヤフラム構造の材料としてシリコン基板が好適である。しかし、シリコンは機械的強度が高くないため、薄板加工の際または後工程での破損が生じ易い。
【0017】
本発明は、シリコン基板を用いてダイヤフラム構造を有する圧電素子を製造する際に、前記シリコン基板の割れや破損を防ぎ、歩留まり良く製造することを目的とする。
【0018】
【課題を解決するための手段】
上述の課題を達成するため、本発明の圧電素子の製造方法は、シリコン基板の両主面に形成されたシリコン酸化物層のうち一方のシリコン酸化物層上に、直接または中間層を介して下部電極層、圧電体層、上部電極層が順に形成される工程と、続いて前記一方のシリコン酸化物層上に形成された全ての層を被覆するようにパーフルオロ樹脂が塗布され、加熱硬化される工程と、他方のシリコン酸化物層上の一部にレジスト材パターンが形成される工程と、続いて前記レジスト材パターンの非形成領域において、前記他方のシリコン酸化物層がウエットエッチングにより除去され、さらに前記シリコン基板がウェットエッチングにより薄板状に加工されダイヤフラム構造が形成される工程と、続いて前記パーフルオロ樹脂が除去される工程を有することを特徴とする。
【0019】
このようにシリコン酸化物層上に圧電体層等が形成された後にシリコン基板等が薄板加工され、シリコン薄板部が形成されるため、前記圧電体層等の形成の際に強度の低いシリコン薄板部が存在せず、シリコン薄板部の割れや破損を回避することができる。
【0020】
また、前記シリコン酸化物上に形成された前記圧電体層等の全体がパーフルオロ樹脂で被覆された状態でシリコン基板等のウェットエッチングが行われることにより、前記圧電体層等がエッチング液の侵食により剥離するのを防止することができる。
【0021】
【発明の実施の形態】
図1は、本発明による圧電素子の製造方法を説明する製造工程図である。以下図1により、本発明の実施の形態について説明する。
【0022】
まず、両主面にシリコン酸化物層3a、3bを有するシリコン基板2において、シリコン酸化物層3a上に中間層4が形成される。前記中間層は、例えば酸化アルミニウムや酸化チタン等よりなり、蒸着法、スパッタリング法、有機金属溶液塗布法(MOD法)等の方法により形成される。
【0023】
次に、シリコン酸化物層3aと中間層4間の接合強度を向上させるため、熱処理が行われる。その後、中間層4上に蒸着法、スパッタリング法、MOD法等により下部電極層5が形成される。前記下部電極層5は、例えば白金よりなる。その後、中間層4と下部電極層5の接合強度を上げるため、熱処理が行われる。
【0024】
次に、中間層4及び下部電極層5上に、スクリーン印刷法、MOD法、スパッタリング法、化学気相成長法(CVD法)等により、圧電体層6が形成される。その後、前記圧電体層6が加熱処理あるいは焼成される。
【0025】
なお、圧電体層6の形成は、膜厚の厚い圧電体層を得るため、圧電体粉末、樹脂バインダ及び溶剤よりなるスラリーがスクリーン印刷法にて塗布された後、乾燥・焼成されることが好ましい。前記圧電体粉末としては、例えば、
Pb(Zr,Ti)O3 ・・・85mol%
Pb(Zn1/3Nb2/3)O3(97wt%)−Bi2O3(2wt%)−ZnO(1wt%) ・・・15mol%
の組成のものが好適に用いられる。また、前記樹脂バインダとしてはエチルセルロース系のバインダが、前記溶剤としてはジエチレングリコールモノブチルエーテル等が、それぞれ好適に用いられる。
【0026】
その後、前記圧電体層6上の一部に、例えば白金よりなる上部電極層7が前記下部電極層と同様の方法により形成される(a)。
【0027】
次に、スピンコート法またはディップ法等により、前記中間層4、下部電極層5、圧電体層6、上部電極層7の全体が被覆されるように、パーフルオロ樹脂8が塗布され、加熱により硬化処理される(b)。ここで、前記加熱温度は200℃前後が好ましい。
【0028】
次に、シリコン酸化物層3b上の一部に、例えばノボラック樹脂よりなるレジスト材が塗布される。その後、フォトリソグラフィ技術により所定形状のレジスト材パターン9が形成される(c)。
【0029】
次に、シリコン酸化物層3bにおいてレジスト材パターン9の非形成領域が、BHF液を用いたウェットエッチングにより除去される(d)。
【0030】
次に、前記レジスト材パターン9の非形成領域に露出したシリコン基板2が、TMAH液によりウェットエッチングされ、薄板部10が形成される(e)。ここで、レジスト材は一般にTMAH液に溶解するために大部分が除去される。これに対し、シリコン酸化物層3bはTMAH液に対し耐性があるため、マスクとしての役割を果たす。
【0031】
次に、パーフルオロ樹脂8及び残渣分のレジスト材が除去され、ダイヤフラム構造を有する圧電素子1が得られる(f)。
【0032】
上述の製造方法においては、シリコン酸化物層3a上に中間層4、上部電極層5、圧電体層6及び下部電極層7が形成された後にシリコン基板2及びシリコン酸化物層3bが薄板加工され、シリコン薄板部10が形成される。このため、前記圧電体層6等が形成される際に強度の低いシリコン薄板部が存在せず、シリコン薄板部の割れや破損を回避することができる。
【0033】
また、前記シリコン酸化物層3a上に形成された前記圧電体層6等の全体がパーフルオロ樹脂8で被覆された状態で、シリコン基板2及びシリコン酸化物層3bのウェットエッチングが行われるため、前記圧電体層6等がエッチング液の侵食により剥離するのを防止することができる。
【0034】
なお、上述の圧電体層6の形成方法としては、スクリーン印刷法にて所定形状を有する厚膜パターンが形成される方法のほかに、まず被形成面の全体に圧電体層が形成された後、例えばサンドブラスト法によって前記圧電体層がエッチングされ、所定形状のパターンが形成されてもよい。いずれの方法においても、シリコン基板がエッチングにより薄板加工される前に圧電体層のパターン形成が行われるため、パターン形成工程でのシリコン薄板部の破損を回避することができる。
【0035】
なお、本発明による圧電素子の製造方法においては、前記中間層の形成工程を経ることなく、シリコン酸化物層上に直接下部電極層5が形成されてもよい。しかし、下部電極層と被形成層で高い接合強度を得るためには、中間層4を介して下部電極層5が形成される方が好ましい。
【0036】
なお、上述の圧電素子を構成する前記各層の厚みの例としては、シリコン基板2が200μm、シリコン酸化物層3a、3bが1μm、中間層4が0.1μm、下部電極層5及び上部電極層7が0.5μm、圧電体層6が15μm、シリコン薄板部10が20μmとすることが好ましい。
【0037】
【発明の効果】
以上述べてきたように、本発明の圧電素子の製造方法は、シリコン酸化物層上に圧電体層等が形成された後にシリコン基板等が薄板加工され、シリコン薄板部が形成されるため、前記圧電体層等の形成の際に強度の低いシリコン薄板部が存在せず、シリコン薄板部の割れや破損を回避することができる。
【0038】
また、前記シリコン酸化物上に形成された前記圧電体層等の全体がパーフルオロ樹脂で被覆された状態でシリコン基板等のウェットエッチングが行われることにより、前記圧電体層等がエッチング液の侵食により剥離するのを防止することができる。
【0039】
これらにより、シリコンよりなるダイヤフラム構造を有する圧電素子を、歩留まり良く製造することができる。
【図面の簡単な説明】
【図1】本発明の圧電素子の製造方法を説明する製造工程図である。
【図2】従来の圧電素子の製造方法を説明する製造工程図である。
【符号の説明】
1 圧電素子 2 シリコン基板
3a、3b シリコン酸化物層
4 中間層 5 下部電極層
6 圧電体層 7 上部電極層
8 パーフルオロ樹脂 9 レジスト材パターン
10 シリコン薄層部 11 圧電共振子
12 シリコン基板
13、15 SiO2膜
14 レジスト材 16 空洞
17a 第一の励振用電極 17b 第二の励振用電極
18 AlN圧電薄膜 19 ZnO圧電薄膜
Claims (1)
- シリコン基板の両主面に形成されたシリコン酸化物層のうち一方のシリコン酸化物層上に、直接または中間層を介して下部電極層、圧電体層、上部電極層が順に形成される工程と、続いて前記一方のシリコン酸化物層上に形成された全ての層を被覆するようにパーフルオロ樹脂が塗布され、加熱硬化される工程と、他方のシリコン酸化物層上の一部にレジスト材パターンが形成される工程と、続いて前記レジスト材パターンの非形成領域において、前記他方のシリコン酸化物層がウエットエッチングにより除去され、さらに前記シリコン基板がウェットエッチングにより薄板状に加工されダイヤフラム構造が形成される工程と、続いて前記パーフルオロ樹脂が除去される工程を有する圧電素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003033855A JP2004247406A (ja) | 2003-02-12 | 2003-02-12 | 圧電素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003033855A JP2004247406A (ja) | 2003-02-12 | 2003-02-12 | 圧電素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004247406A true JP2004247406A (ja) | 2004-09-02 |
Family
ID=33019716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003033855A Pending JP2004247406A (ja) | 2003-02-12 | 2003-02-12 | 圧電素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004247406A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113651291A (zh) * | 2021-07-15 | 2021-11-16 | 复旦大学 | 一种自支撑微米厚度硅隔膜的制备方法 |
-
2003
- 2003-02-12 JP JP2003033855A patent/JP2004247406A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113651291A (zh) * | 2021-07-15 | 2021-11-16 | 复旦大学 | 一种自支撑微米厚度硅隔膜的制备方法 |
CN113651291B (zh) * | 2021-07-15 | 2023-11-24 | 复旦大学 | 一种自支撑微米厚度硅隔膜的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2004088839A1 (ja) | 薄膜圧電共振子の製造方法、薄膜圧電共振子の製造装置、薄膜圧電共振子および電子部品 | |
WO2020228285A1 (zh) | 空腔型体声波谐振器的制备方法及空腔型体声波谐振器 | |
US8225472B2 (en) | Methods of fabricating a membrane with improved mechanical integrity | |
JP5182379B2 (ja) | 複合基板の製造方法 | |
JP2000289202A (ja) | 圧電体薄膜素子及びこれを用いたインクジェット式記録ヘッド並びにこれらの製造方法 | |
JP5277999B2 (ja) | 複合基板の製造方法 | |
JP2004247406A (ja) | 圧電素子の製造方法 | |
JP2006179910A (ja) | 微細寸法セラミック厚膜素子アレイ、高精細形状セラミック厚膜素子アレイ及び高アスペクト比セラミック厚膜素子アレイの形成方法 | |
JP2009038518A (ja) | 薄膜圧電共振器の製造方法及び薄膜圧電共振器 | |
CN100448046C (zh) | 用于制造微加工装置压电薄膜的方法 | |
JP5484662B2 (ja) | 無機材料膜のパターン形成方法 | |
CN110588178B (zh) | 一种高密度压电打印头的集成制造方法 | |
JP5556181B2 (ja) | 薄膜アクチュエータ、及びインクジェットヘッド | |
JP2001203402A (ja) | 圧電/電歪膜型素子 | |
JP4311249B2 (ja) | 弾性波装置の製造方法 | |
JP2011082483A (ja) | ダイアフラム素子及びダイアフラム素子の製造方法 | |
JP4590871B2 (ja) | 圧電体素子の形成方法 | |
JP5685957B2 (ja) | 薄膜サーミスタセンサおよびその製造方法 | |
JP2003338551A (ja) | 電子部品及びその製造方法 | |
JP3646626B2 (ja) | 圧電/電歪アクチュエータの製造方法 | |
JP4956875B2 (ja) | 薄膜圧電体基板とこれを用いた電子部品、および薄膜圧電体基板の製造方法 | |
JPH11179906A (ja) | 圧電素子ユニットの製造方法及び圧電ユニットを用いたインクジェットヘッド | |
JP2004074806A (ja) | インクジェット式記録ヘッド及びその製造方法 | |
JPWO2006134744A1 (ja) | 電子部品の製造方法 | |
JP2006135529A (ja) | 薄膜共振子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090428 |