JP2006179910A - 微細寸法セラミック厚膜素子アレイ、高精細形状セラミック厚膜素子アレイ及び高アスペクト比セラミック厚膜素子アレイの形成方法 - Google Patents

Abstract

【課題】微細寸法、高精細形状、高アスペクト比等の特徴を有するセラミック厚膜素子アレイ（例えばＰＺＴ等による圧電セラミック圧電素子アレイ）を形成可能とし、コスト、効率等に関する要請を充足させる。
【解決手段】暫時基板上に配置された型の内部にセラミック素材例えば圧電素材を堆積させ（１０４）、セラミック素材からなる成形済素子例えば圧電素子を得るべく型を取り除き（１０６）、この素子を焼成して（１０８）目的基板に接合し（１１２）、そして暫時基板を取り除く（１１４）。必要に応じ素子上に電極を堆積させる（１１０，１１６）。型は例えばＳＵ−８その他のフォトレジスト素材から形成する（１０２）。
【選択図】図２

Description

本発明の実施形態は、微細寸法、高精細形状及び高アスペクト比という特徴のうち何れかでも有するセラミック厚膜素子アレイの形成方法に関し、例えばＰＺＴ（lead zirconate titanate）等による圧電セラミック圧電素子アレイの形成方法に関する。なお、本発明の実施形態には高周波用や超音波用といった用途があるため、本願中ではそうした用途への適用を念頭に置いて説明を行うが、類似した他の用途に適合するよう本発明を変形したものも本発明に包含されることを認められたい。

セラミック厚膜、特にその膜厚が１０〜１００μｍの圧電厚膜素子アレイにおいて微細寸法、高精細形状及び高アスペクト比といった特徴のうち何れかでも実現できれば、例えばＭＥＭＳ（micro electromechanical systems）デバイス、非破壊検査、医用画像形成等の分野において多様な用途が拓ける。例えば図１に示すように、医用超音波画像形成用一次元（１Ｄ）圧電素子アレイ１０を、複数個の高アスペクト比素子１２によって構成するとする。最大音響出力パワーが得られる望ましい共振周波数（縦モード共振周波数）にてこの圧電素子アレイ１０を動作させるには、その圧電素子１２の厚みｔを約λ_PZT／２としなければならない（λ_PZT：ＰＺＴセラミック内音響波長）。ＰＺＴセラミック内音速が約４０００ｍ／ｓであり、業界にて現在普通に使用されている周波数が４０ＭＨｚであるから、これは、ＰＺＴ素子１２の厚みｔを約５０μｍとしなければならないということである。他方、波形サイドローブを抑えるにはＰＺＴ素子１２同士の中心間距離ｄを人体器官内音響波長の約１／２としなければならず、この人体器官内音響波長は水中音響波長λ_waterに近い値であるから、ＰＺＴ素子１２の横方向寸法ｂは約λ_water／３となる。λ_PZTが（４／１．５）λ_waterにほぼ等しいと想定すると、ＰＺＴ素子１２のアスペクト比即ち高さ対幅の比が少なくとも（４／１．５）／２／（１／３）＝４になるから、５０μｍの厚みを有するＰＺＴ膜においては、横方向寸法ｂが約１２．５μｍ、素子間隔が約６．２５μｍとなる。

現状において必要とされているのは、１０〜１００μｍの間の厚み、例えば５０μｍの厚みを有する圧電素子を直に形成でき、コスト的利点がある方法である。更に、同様の厚み範囲にて、上述した通り高アスペクト比を有する素子のアレイを形成できる方法を、より効果的乃至効率的なものとすることも、求められている。これらの要請を満足させようという試みとしては、概略、次のようなものが行われてきた。

まず、ゾルゲル法とＳＵ−８成形法との組合せによって高アスペクト比ＰＺＴ厚膜素子を実現する手法が、既に提案されている。しかしながら、第１に、ゾルゲル法により形成されるＰＺＴ素子内には非常に大きな有機質部分が生じるので、焼成中又は焼き鈍し（アニーリング）中にこの部分を燃焼させねばならない。そのため、ＳＵ−８による型を用いゾルゲル法により高アスペクト比のＰＺＴ膜を高密度で形成するのは難しく、その分は膜質が劣るものになる。第２に、ゾルゲル法により形成されたＰＺＴ膜内へのドーピングはあまりうまくいかず、従ってそのＰＺＴ膜の特性に対して手を加えるのは容易でない。即ち、ゾルゲル法によりＰＺＴ膜を形成するに当たってその膜を意に沿うように軟質なものにすることや硬質なものにすることは、非常に難しい。第３に、ゾルゲル法により形成されたＰＺＴ膜に対しては６００°Ｃ以上で焼き鈍しを施す必要があるため、使用できる基板が限られている。

また、ソフトモールド及びスリップ注型法（流し込み成形）を用いて１−３ＰＺＴ／エポキシ組成物を製造する方法も提案されているが、極微細寸法素子（例えば１０μｍ未満の横方向寸法乃至素子間隔を有する素子）を、この方法を用いて製造するのは難しい。

更に、スクリーン印刷法のうちある種のものを適用することも考えられるが、スクリーン印刷法の特質からして、高アスペクト比又は極微細寸法のものの製造にこれを適用するのは、あまり望ましいことではない。第１に、スクリーン印刷法では厚み対幅の比即ちアスペクト比が高い素子を製造するのが難しい。第２に、スクリーン印刷法により製造できる最小寸法及び最小間隔は約５０μｍであるが、多くのＭＥＭＳデバイスでは５０μｍ未満の寸法を有する圧電素子が求められることがあり得る。第３に、スクリーン印刷法により形成される素子のエッジはあまり先鋭でなく、通常はエッジ沿いに遷移部分（なで肩部分）が現れる。

米国特許出願公開第２００４／１６４６５０号明細書 Victor f. Janas and Ahmad Safari, "Overview of Fine-Scale Piezoelectric Ceramic/Polymer Composite Processing", J. Am. Ceram. Soc., 78[11], 2945-55 (1995) R. K. Panda, V. F. Janas and A. Safari, "Fabrication and Properties of Fine Scale 1-3 Piezocomposites by Modified Lost Mold Method", Proceedings of the Tenth IEEE International Symposium on Applications of Ferroelectrics, 551-554 (1996) S. Stark, A. Schonecker and W. Gebhardt, "Fine Scale Piezoelectric 1-3 Composites: A New Approach of Cost Effective Fabrication", Proceedings of the Eeventh IEEE Symposium on Applications of Ferroelectrics, 393-396 (1998) S. Gebhardt and A. Schonecker, "Fine Scale Piezoelectric 1-3 Composites by Soft-Molding", Materials Mechanics, Fracture Mechanics, Micro Mechanics, [online], Internet URL:www.ikts.fhg.de, 5 pages, preprint 1999 Sylvia Gebhardt, Andreas Schonecker, Ralf Steinhausen, Tilo Hauke, Wolfgang Seifert and Horst Beige, "Fine Scale 1-3 Composites Fabricated by the Soft Mold Process: Preparation and Modeling", Ferroelectrics, Vol.241, 67-73 (2000) S. Gebhardt, A. Schonecker, R. Steinhausen, W. Seifert, H. Beige, "Quasistatic and Dynamic Properties of 1-3 Composites Made by Soft Molding", J. European Ceram. Soc., 23, 153-159 (2003) Nobuyuki Futai, Kiyoshi Matsumoto and Isao Shimoyama, "Fabrication of High-Aspect-Ratio PZT Thick Film Structure using Sol-Gel Technique and SU-8 Photoresist", The Institute of Electrical and Eectronic Engineers, 168-171 (2002)

本発明の一実施形態に係る方法は、暫時基板上に配置された型の内部にセラミック素材を堆積させる工程と、セラミック素材からなる成形済素子を得るべく型を取り除く工程と、成形済素子を焼成する工程と、目的基板に成形済素子を接合する工程と、暫時基板を取り除く工程と、を有する。

本実施形態に係る方法において、更に、型をＳＵ−８その他のフォトレジスト素材から形成する工程を実施してもよい。

本実施形態に係る方法において、更に、電極を成形済素子上に堆積させる工程を実施してもよい。

本実施形態に係る方法における型内セラミック素材堆積工程に、セラミック素材を型の凹部内へとスクリーン印刷する工程を含めてもよい。

本実施形態に係る方法における型内セラミック素材堆積工程に、ペースト状セラミック素材を注型（キャスティング）又は払拭（ワイピング）プロセスにて型の内部へと堆積させる工程を含めてもよい。

本実施形態に係る方法における型内セラミック素材堆積工程にて、電気泳動又は重力沈降を使用してもよい。

本実施形態に係る方法における型取除工程に、マスクを介したレーザ彫刻（レーザアブレーション）によって型を取り除く工程を含めてもよい。

本実施形態に係る方法における型取除工程に、型を開放環境下で高めの温度にさらす工程を含めてもよい。

本実施形態に係る方法における焼成工程は、例えば鉛リッチな雰囲気を有する被制御環境下で実施してもよい。

本実施形態に係る方法における焼成工程は、６００〜１５００°Ｃ、より好ましくは１１００〜１３５０°Ｃにて実施してもよい。

本実施形態に係る方法におけるセラミック素材として、ペースト状セラミック素材を準備してもよい。

本実施形態に係る方法におけるセラミック素材を、ＰＺＴ素材としてもよい。

本実施形態に係る方法における暫時基板を、サファイア、ジルコニア、チタン酸ストロンチウム等といった好適な素材による基板とすることができる。

本発明の他の実施形態に係る方法は、暫時基板上に型を形成する工程と、型の内部に圧電素材を堆積させる工程と、圧電素材からなる成形済の圧電素子を得るべく型を取り除く工程と、圧電素子を焼成する工程と、圧電素子上に第１の電極を堆積させる工程と、目的基板に圧電素子を接合する工程と、暫時基板を取り除く工程と、圧電素子上に第２の電極を堆積させる工程と、を有する。

本実施形態に係る方法において形成される型を、ＳＵ−８その他のフォトレジスト素材による型としてもよい。

本実施形態に係る方法における型内圧電素材堆積工程に、圧電素材を型の凹部内へとスクリーン印刷し、引き続いて乾燥又は軟焼付（ソフトベーキング）プロセスを実施する工程を含めてもよい。

本実施形態に係る方法における型内圧電素材堆積工程に、ペースト状圧電素材を注型又は払拭プロセスにて型の中に堆積させ、引き続いて乾燥又は軟焼付プロセスを実施する工程を含めてもよい。

本実施形態に係る方法における型取除工程に、マスクを介したレーザ彫刻により型を取り除く工程を含めてもよい。

本実施形態に係る方法における型取除工程に、型を開放環境下で高めの温度にさらす工程を含めてもよい。

本実施形態に係る方法における焼成工程を、鉛リッチな雰囲気における被制御環境下で実施してもよい。

本実施形態に係る方法における焼成工程を、６００〜１５００°Ｃ、より好ましくは１１００〜１３５０°Ｃにて実施してもよい。

本実施形態に係る方法における圧電素材として、ペースト状圧電素材を準備してもよい。

本実施形態に係る方法における圧電素材を、ＰＺＴ素材としてもよい。

本実施形態に係る方法における暫時基板は、サファイア、ジルコニア、チタン酸ストロンチウム等といった好適な素材による基板とすることができる。

本実施形態に係る方法における型内圧電素材堆積工程にて、電気泳動又は重力沈降を用いてもよい。

本実施形態に係る方法における暫時基板取除工程にて、レーザリフトオフ法を用いてもよい。

本実施形態に係る方法において、乾燥又は軟焼付の後に軟研磨（ソフトポリッシング）を実施してもよい。

以下実施形態として説明する方法においては、スクリーン印刷法その他の堆積手法、成形法及びレーザリフトオフ法を組み合わせることによって、微細寸法、高精細形状及び高アスペクト比といった特徴のうち何れかでも有する圧電厚膜素子を、好適に形成できるようにしている。この方法は、全体としては様々なやり方乃至形態にて、また様々な製造技術、ハードウェア乃至ソフトウェアを用いて、実施することができる。この方法の実施形態は、製品を高速生産するのか、大量生産するのか、カスタム生産するのか等といった事柄によっても変化し得る。

さて、図２に示す方法１００においては、まず、サファイア基板その他耐火性素材による基板である暫時基板上に型を準備する（１０２）。型を準備するためのプロセスは後に説明するが、型を形成する方法としては様々な方法を使用でき、また型を形成する素材としては例えばＳＵ−８素材その他のフォトレジスト素材を使用できる。次に、ＰＺＴペーストその他のセラミック素材を暫時基板上に配置された型の内部（例えば型の凹部の中）に向け堆積させ（１０４）、必要であれば更に乾燥又は軟焼付し、この型によって成形された素子を得るべくその型を取り除く（１０６）。例えば、酸化に十分な空気が存在している酸化性環境内で所定温度まで素子と共に加熱することによって型を焼きとばしてもよいし、レーザ彫刻その他のドライ法を用いて型を取り除いてもよい。レーザ彫刻を行う際には必要に応じマスクを介在させる。次に、例えば鉛リッチ雰囲気を有する被制御環境内にて成形済素子を高温焼成し（１０８）、焼成した素子上には随意電極を堆積させ（１１０）、この焼成済素子を最終的な基板である目的基板に接合し（１１２）、例えばレーザリフトオフ法によって暫時基板から焼成済素子を分離させ（１１４）、そしてこの時点で素子上に随意電極を堆積させる（１１６）。

先に述べたように、本実施形態においてはスクリーン印刷法その他の堆積手法、ＳＵ−８成形等の成形法、並びにレーザリフト法を組み合わせることによって、微細寸法（例えば数μｍスケール程の小ささ）、高精細形状（例えば非常に先鋭なエッジ）、並びに高アスペクト比（例えば厚み対幅の比が２：１超でより好ましくは４：１超）といった特徴のうち何れかでも有する圧電素子を、形成できるようにしている。例えば、本実施形態の使用によって、５μｍ〜５ｍｍの横方向寸法、１０〜５００μｍの高さ乃至厚み、並びに１〜１００μｍの素子間隔を有する素子を、得ることができる。図３〜図９に、図２に示した手順に従い本実施形態に係る方法を実行に移した場合の流れをより詳細に示す。

まず、図３に示すように暫時基板１５２上に型１５０を形成する。基板１５２は例えばサファイアのような高温に耐え得る素材から形成された基板とし、その上に例えばスクリーン印刷、スピンコーティング等の手法によってＳＵ−８素材から均一厚みの型を形成する。このようにすれば、最大２０にも及ぶ高いアスペクト比を有し、そのエッジが非常に先鋭で、そしてその開口が数μｍ程しかない型１５０を、形成することができる。従って、本方法により形成されるＰＺＴ素子アレイは、そのアスペクト比が４：１超という高アスペクト比で、エッジ形状が高精細で、各部寸法がμｍオーダのアレイとなろう。勿論、寸法や形状を随意に変えて本方法を実施することもでき、また同一アレイ内の素子間でさえもそれらを違えることが可能である。更に、型及び基板の素材は設計目的や使途に応じて変更し得るものである。例えば、レーザリフトオフ法を使用する場合、透明アルミナセラミック、イットリア安定化ジルコニア、チタン酸ストロンチウム等の透明素材によって基板を形成するとよい。

次に、図４に示すように圧電素材等の素材１５４を型の中に堆積させる。素材１５４は例えばＰＺＴとし例えばペースト状とするが、他種の組成又は粘度を有するものでもよい。素材堆積方法は、例えば、その素材のペーストをスクリーン１５６を用いて型の内部に向けスクリーン印刷する、という方法とする。こういった仕組みによるスクリーン印刷を何回か繰り返して素材層を複数層堆積させてもよい。理解されるべきことであるが、ＰＺＴ素子のエッジ形状を改善するためだけに型を用いており、特に高アスペクト比を必要としていない場合は、ＰＺＴペースト等の素材スラリを従来通りのスクリーン印刷法によって型の開口（凹部の入口）内へと印刷すればよい。これは、実現しようとしているアスペクト比が低いのであれば、その型の凹部内にある空気がその凹部の開口から容易に逃げ出せるような型になるからである。これに対して、高アスペクト比を実現するための型からはその内部の空気が容易に逃げ出せないから、従来通りのスクリーン印刷法に代わるより効果的乃至効率的な他種堆積法を採用した方がよいであろう。

この点に関していうと、アレイを構成する素子の横方向寸法を小さくしたいか、アレイを構成する素子の厚み対幅の比即ちアスペクト比を高くしたいか、或いはその双方である場合は、ＰＺＴペーストのスクリーン印刷を例えば真空中で行うとよい。ペーストのレオロジー的特性及び溶媒濃度はこうした環境内でも大きくは変化しないため、ＰＺＴペーストのスクリーン印刷を真空内で行うことが可能である。

また、注型プロセスや払拭プロセスによって型内にＰＺＴペースト等の素材スラリを堆積させることもできる。その場合は、無論、スクリーン１５６は不要である。また、こうしたプロセスも真空中で実行できる。また、注型や払拭による堆積工程の実行後は軟焼付又は乾燥を実施する。スクリーン印刷を含め、上述した手法により素材堆積工程を実施する場合、軟研磨によって表面を均すとよい。また、スクリーン印刷と同様、注型や払拭による素材堆積を複数回繰り返して行ってもよい。即ち、注型又は払拭（と軟焼付又は乾燥）を繰り返し行うことによって、所望の堆積厚を実現することができよう。勿論、以上述べたもの以外の手法を用いてもよい。

例えば、深い孔の中にＰＺＴ素材等の素材を堆積させ得る上記以外の方法としては電気泳動を利用する方法がある。この方法を実施する際には予めコロイド性分散系を作成しておく。コロイド性分散系は、バインダ及び帯電制御剤のスプレーコーティングにより作成したＰＺＴパウダ等のパウダと、一般的なコロイド性分散系生成手段（例えば液状トナーの場合の如くＩｓｏｐａｒ（登録商標））とにより、作成すればよい。電気泳動法にて本実施形態を実施する場合、図５に示すように、このコロイド性懸濁液１６０内に分散している粒子を型１５０の開口内に堆積（１６２）させるため、電極１６４をサファイア基板１５２の背面に対向配置して電圧源１６８からの電圧が電極間にかかるようにし、更に特性改善のため絶縁体１６６を配置する。基板１５２の表面に余分な素材例えばＰＺＴ素材が堆積するが、それらは単純に事後的に研磨又は払拭して取り除けばよい。理解されるべきことであるが、電気泳動堆積法に際して液体は必須ではなく、例えば空気中でのパウダコーティングも行える。更に、溶剤使用有無の如何によらず、堆積用電圧源としては非対称パルス出力の交流電圧源を用いるとよい。これは、サファイア内を通る置換電荷を通じて小ステップ運動が生じるようにするためである。また、直流電圧を併用してもよい。

深い孔の中にＰＺＴ素材を堆積させられる更に別の方法としては、ＰＺＴ素材等の素材から形成された分散相（例えば希釈されたペースト）と、適当な溶媒及びバインダ／ビークルとを用いる方法がある。そのようにした場合、溶剤内の分散相は、ＳＵ−８による型にあいている深い孔の中へと、重力によって沈降していく。表面に残る余分なＰＺＴは研磨又は払拭により取り除けばよい。

素材堆積法がどのようなものであるにせよ、その後はＰＺＴその他の素材ペーストを軟焼付し、更に図６に示すように型を取り除けばよい。型の取除は、レーザ彫刻等のドライ法によって行うことができる。レーザ彫刻は、必要に応じマスクを介在させて実行することができる。或いは、仕掛品を酸化性環境（例えば開放環境）内でやや高めの温度（約３００〜６００°Ｃ）まで加熱して、ＳＵ−８による型を焼きとばしてもよい。勿論、型の取除を別の方法で行うこともできる。こうした工程を実施することによって、暫時基板上に配置された成形済素子１５４によるアレイが得られる。

次に、図７に示すように素子アレイ１５４を６００〜１５００°Ｃ（より好ましくは１１００〜１３５０°Ｃ）で高温焼成する。焼成環境は例えば鉛リッチ雰囲気を有する被制御環境とし、これによって高密度及び高品質が確実に実現されるようにする。焼成後に成形済素子１５４の表面上に第１の電極１７０を堆積させてもよい。そのためのプロセスとしては適当なものを用いればよい。

焼成及び電極堆積後は、図８及び図９に示すように、接着用ボンド１７４を用いて素子アレイ１５４を最終的な目的基板１７２に接合する。この最終的な目的基板は数ある如何様な形態も採ることができる。どのような形態を採るかはセラミック素子アレイの最終的な用途等により変わる。目的基板を形成する素材は、目的基板に適したセラミック素材でもよいし、或いはシリコンベース素材でもよい。また、接合手段としては適切なものである限り様々な手法を用いることができる。接合後は、素子によるアレイを例えばエキシマレーザ光源１９０にさらし、例えばレーザリフトオフプロセスによって暫時基板から素子アレイを切り離す。そして、必要であれば潜在的表面損傷層を取り除きまたこれも必要であれば堆積によって第２の電極１７６を形成することによって、最終的な目的基板上に形成された機能的素子アレイが得られる。

以上説明した方法によれば、その厚みが１０〜１００μｍの範囲内で、その厚み対幅の比即ちアスペクト比が２：１超（より好ましくは４：１超）で、各部寸法がμｍオーダの圧電セラミック厚膜素子アレイ又は単独素子を、容易に製造できる。寸法例は先に述べた通りである。

固体パウダを原材料として用いることができまたサファイア基板を繰り返し使用することができるため、本実施形態に係る方法によれば、高精細形状、微細寸法及び高アスペクト比という特徴のうち何れかでも有する厚膜素子アレイ乃至単独素子を、安価且つ効率的に製造することができる。また、基板から来る焼成温度上の制約がほとんどないため、膜の品質も高くなる。

また、最終的な目的基板乃至システムにとっては、本実施形態に係る方法は清浄で低温なプロセスである。また、目的としているシステムがシリコンベースの微小電気機械である場合、このプロセスは集積回路プロセスに対して完全にコンパチブルなプロセスとなる。圧電膜をシリコンウェハ上に接合し更にレーザリフトオフを実行してもシリコンウェハ上のＣＭＯＳ回路に何も障害を及ぼさない点については、実験的に確認してある。

高アスペクト比素子アレイを示す図である。 本発明の一実施形態に係る方法の全体を示すフローチャートである。 本実施形態に係る方法における中途状況を示す図である。 本実施形態に係る方法における中途状況を示す図である。 図４に示したものに代わる工程実施例を示す図である。 本実施形態に係る方法における中途状況を示す図である。 本実施形態に係る方法における中途状況を示す図である。 本実施形態に係る方法における中途状況を示す図である。 本実施形態に係る方法における中途状況を示す図である。

符号の説明

１００ 方法、１０２ 型準備工程、１０４ 型充填工程、１０６ 型取除工程、１０８ 焼成工程、１１０，１１６ 電極堆積工程、１１２ 目的基板接合工程、１１４ 暫時基板取除工程、１５０ 型、１５２ 暫時基板、１５４ 圧電素材・素子アレイ、１７０，１７６ 電極、１７２ 目的基板。

Claims (4)

1. 暫時基板上に配置された型の内部にセラミック素材を堆積させる工程と、
   セラミック素材からなる成形済素子を得るべく型を取り除く工程と、
   成形済素子を焼成する工程と、
   目的基板に成形済素子を接合する工程と、
   暫時基板を取り除く工程と、
   を有する方法。
2. 請求項１記載の方法において、更に、型をＳＵ−８その他のフォトレジスト素材から形成する工程を有する方法。
3. 暫時基板上に型を形成する工程と、
   型の内部に圧電素材を堆積させる工程と、
   圧電素材からなる成形済の圧電素子を得るべく型を取り除く工程と、
   圧電素子を焼成する工程と、
   圧電素子上に第１の電極を堆積させる工程と、
   目的基板に圧電素子を接合する工程と、
   暫時基板を取り除く工程と、
   圧電素子上に第２の電極を堆積させる工程と、
   を有する圧電素子アレイ形成方法。
4. 請求項３記載の方法において、更に、形成される型がＳＵ−８その他のフォトレジスト素材による型である方法。