JP5657044B2 - 微細寸法セラミック厚膜素子アレイ、高精細形状セラミック厚膜素子アレイ及び高アスペクト比セラミック厚膜素子アレイの形成方法 - Google Patents

微細寸法セラミック厚膜素子アレイ、高精細形状セラミック厚膜素子アレイ及び高アスペクト比セラミック厚膜素子アレイの形成方法 Download PDF

Info

Publication number
JP5657044B2
JP5657044B2 JP2013034240A JP2013034240A JP5657044B2 JP 5657044 B2 JP5657044 B2 JP 5657044B2 JP 2013034240 A JP2013034240 A JP 2013034240A JP 2013034240 A JP2013034240 A JP 2013034240A JP 5657044 B2 JP5657044 B2 JP 5657044B2
Authority
JP
Japan
Prior art keywords
mold
element array
thick film
film element
ceramic thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013034240A
Other languages
English (en)
Other versions
JP2013168654A (ja
Inventor
ク バオミン
ク バオミン
スティーブン ディー ホワイト
ディー ホワイト スティーブン
エイ ビューラー スティーブン
エイ ビューラー スティーブン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Palo Alto Research Center Inc
Original Assignee
Palo Alto Research Center Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Palo Alto Research Center Inc filed Critical Palo Alto Research Center Inc
Publication of JP2013168654A publication Critical patent/JP2013168654A/ja
Application granted granted Critical
Publication of JP5657044B2 publication Critical patent/JP5657044B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/081Shaping or machining of piezoelectric or electrostrictive bodies by coating or depositing using masks, e.g. lift-off
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8548Lead-based oxides
    • H10N30/8554Lead-zirconium titanate [PZT] based
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Ceramic Products (AREA)

Description

本発明の実施形態は、微細寸法、高精細形状及び高アスペクト比という特徴のうち何れかでも有するセラミック厚膜素子アレイの形成方法に関し、例えばPZT(lead zirconate titanate)等による圧電セラミック圧電素子アレイの形成方法に関する。なお、本発明の実施形態には高周波用や超音波用といった用途があるため、本願中ではそうした用途への適用を念頭に置いて説明を行うが、類似した他の用途に適合するよう本発明を変形したものも本発明に包含されることを認められたい。
セラミック厚膜、特にその膜厚が10〜100μmの圧電厚膜素子アレイにおいて微細寸法、高精細形状及び高アスペクト比といった特徴のうち何れかでも実現できれば、例えばMEMS(micro electromechanical systems)デバイス、非破壊検査、医用画像形成等の分野において多様な用途が拓ける。例えば図1に示すように、医用超音波画像形成用一次元(1D)圧電素子アレイ10を、複数個の高アスペクト比素子12によって構成するとする。最大音響出力パワーが得られる望ましい共振周波数(縦モード共振周波数)にてこの圧電素子アレイ10を動作させるには、その圧電素子12の厚みtを約λPZT/2としなければならない(λPZT:PZTセラミック内音響波長)。PZTセラミック内音速が約4000m/sであり、業界にて現在普通に使用されている周波数が40MHzであるから、これは、PZT素子12の厚みtを約50μmとしなければならないということである。他方、波形サイドローブを抑えるにはPZT素子12同士の中心間距離dを人体器官内音響波長の約1/2としなければならず、この人体器官内音響波長は水中音響波長λwaterに近い値であるから、PZT素子12の横方向寸法bは約λwater/3となる。λPZTが(4/1.5)λwaterにほぼ等しいと想定すると、PZT素子12のアスペクト比即ち高さ対幅の比が少なくとも(4/1.5)/2/(1/3)=4になるから、50μmの厚みを有するPZT膜においては、横方向寸法bが約12.5μm、素子間隔が約6.25μmとなる。
現状において必要とされているのは、10〜100μmの間の厚み、例えば50μmの厚みを有する圧電素子を直に形成でき、コスト的利点がある方法である。更に、同様の厚み範囲にて、上述した通り高アスペクト比を有する素子のアレイを形成できる方法を、より効果的乃至効率的なものとすることも、求められている。これらの要請を満足させようという試みとしては、概略、次のようなものが行われてきた。
まず、ゾルゲル法とSU−8成形法との組合せによって高アスペクト比PZT厚膜素子を実現する手法が、既に提案されている。しかしながら、第1に、ゾルゲル法により形成されるPZT素子内には非常に大きな有機質部分が生じるので、焼成中又は焼き鈍し(アニーリング)中にこの部分を燃焼させねばならない。そのため、SU−8による型を用いゾルゲル法により高アスペクト比のPZT膜を高密度で形成するのは難しく、その分は膜質が劣るものになる。第2に、ゾルゲル法により形成されたPZT膜内へのドーピングはあまりうまくいかず、従ってそのPZT膜の特性に対して手を加えるのは容易でない。即ち、ゾルゲル法によりPZT膜を形成するに当たってその膜を意に沿うように軟質なものにすることや硬質なものにすることは、非常に難しい。第3に、ゾルゲル法により形成されたPZT膜に対しては600°C以上で焼き鈍しを施す必要があるため、使用できる基板が限られている。
また、ソフトモールド及びスリップ注型法(流し込み成形)を用いて1−3PZT/エポキシ組成物を製造する方法も提案されているが、極微細寸法素子(例えば10μm未満の横方向寸法乃至素子間隔を有する素子)を、この方法を用いて製造するのは難しい。
更に、スクリーン印刷法のうちある種のものを適用することも考えられるが、スクリーン印刷法の特質からして、高アスペクト比又は極微細寸法のものの製造にこれを適用するのは、あまり望ましいことではない。第1に、スクリーン印刷法では厚み対幅の比即ちアスペクト比が高い素子を製造するのが難しい。第2に、スクリーン印刷法により製造できる最小寸法及び最小間隔は約50μmであるが、多くのMEMSデバイスでは50μm未満の寸法を有する圧電素子が求められることがあり得る。第3に、スクリーン印刷法により形成される素子のエッジはあまり先鋭でなく、通常はエッジ沿いに遷移部分(なで肩部分)が現れる。
米国特許出願公開第2004/164650号明細書
Victor f. Janas and Ahmad Safari, "Overview of Fine-Scale Piezoelectric Ceramic/Polymer Composite Processing", J. Am. Ceram. Soc., 78[11], 2945-55 (1995) R. K. Panda, V. F. Janas and A. Safari, "Fabrication and Properties of Fine Scale 1-3 Piezocomposites by Modified Lost Mold Method", Proceedings of the Tenth IEEE International Symposium on Applications of Ferroelectrics, 551-554 (1996) S. Stark, A. Schonecker and W. Gebhardt, "Fine Scale Piezoelectric 1-3 Composites: A New Approach of Cost Effective Fabrication", Proceedings of the Eeventh IEEE Symposium on Applications of Ferroelectrics, 393-396 (1998) S. Gebhardt and A. Schonecker, "Fine Scale Piezoelectric 1-3 Composites by Soft-Molding", Materials Mechanics, Fracture Mechanics, Micro Mechanics, [online], Internet URL:www.ikts.fhg.de, 5 pages, preprint 1999 Sylvia Gebhardt, Andreas Schonecker, Ralf Steinhausen, Tilo Hauke, Wolfgang Seifert and Horst Beige, "Fine Scale 1-3 Composites Fabricated by the Soft Mold Process: Preparation and Modeling", Ferroelectrics, Vol.241, 67-73 (2000) S. Gebhardt, A. Schonecker, R. Steinhausen, W. Seifert, H. Beige, "Quasistatic and Dynamic Properties of 1-3 Composites Made by Soft Molding", J. European Ceram. Soc., 23, 153-159 (2003) Nobuyuki Futai, Kiyoshi Matsumoto and Isao Shimoyama, "Fabrication of High-Aspect-Ratio PZT Thick Film Structure using Sol-Gel Technique and SU-8 Photoresist", The Institute of Electrical and Eectronic Engineers, 168-171 (2002)
本発明の目的は、改良された方法を提供することにある。
本発明の一実施形態に係る方法は、暫時基板上に配置された型の内部にセラミック素材を堆積させる工程と、セラミック素材からなる成形済素子を得るべく型を取り除く工程と、成形済素子を焼成する工程と、目的基板に成形済素子を接合する工程と、暫時基板を取り除く工程と、を有する。
本実施形態に係る方法において、更に、型をSU−8その他のフォトレジスト素材から形成する工程を実施してもよい。
本実施形態に係る方法において、更に、電極を成形済素子上に堆積させる工程を実施してもよい。
本実施形態に係る方法における型内セラミック素材堆積工程に、セラミック素材を型の凹部内へとスクリーン印刷する工程を含めてもよい。
本実施形態に係る方法における型内セラミック素材堆積工程に、ペースト状セラミック素材を注型(キャスティング)又は払拭(ワイピング)プロセスにて型の内部へと堆積させる工程を含めてもよい。
本実施形態に係る方法における型内セラミック素材堆積工程にて、電気泳動又は重力沈降を使用してもよい。
本実施形態に係る方法における型取除工程に、マスクを介したレーザ彫刻(レーザアブレーション)によって型を取り除く工程を含めてもよい。
本実施形態に係る方法における型取除工程に、型を開放環境下で高めの温度にさらす工程を含めてもよい。
本実施形態に係る方法における焼成工程は、例えば鉛リッチな雰囲気を有する被制御環境下で実施してもよい。
本実施形態に係る方法における焼成工程は、600〜1500°C、より好ましくは1100〜1350°Cにて実施してもよい。
本実施形態に係る方法におけるセラミック素材として、ペースト状セラミック素材を準備してもよい。
本実施形態に係る方法におけるセラミック素材を、PZT素材としてもよい。
本実施形態に係る方法における暫時基板を、サファイア、ジルコニア、チタン酸ストロンチウム等といった好適な素材による基板とすることができる。
本発明の他の実施形態に係る方法は、暫時基板上に型を形成する工程と、型の内部に圧電素材を堆積させる工程と、圧電素材からなる成形済の圧電素子を得るべく型を取り除く工程と、圧電素子を焼成する工程と、圧電素子上に第1の電極を堆積させる工程と、目的基板に圧電素子を接合する工程と、暫時基板を取り除く工程と、圧電素子上に第2の電極を堆積させる工程と、を有する。
本実施形態に係る方法において形成される型を、SU−8その他のフォトレジスト素材による型としてもよい。
本実施形態に係る方法における型内圧電素材堆積工程に、圧電素材を型の凹部内へとスクリーン印刷し、引き続いて乾燥又は軟焼付(ソフトベーキング)プロセスを実施する工程を含めてもよい。
本実施形態に係る方法における型内圧電素材堆積工程に、ペースト状圧電素材を注型又は払拭プロセスにて型の中に堆積させ、引き続いて乾燥又は軟焼付プロセスを実施する工程を含めてもよい。
本実施形態に係る方法における型取除工程に、マスクを介したレーザ彫刻により型を取り除く工程を含めてもよい。
本実施形態に係る方法における型取除工程に、型を開放環境下で高めの温度にさらす工程を含めてもよい。
本実施形態に係る方法における焼成工程を、鉛リッチな雰囲気における被制御環境下で実施してもよい。
本実施形態に係る方法における焼成工程を、600〜1500°C、より好ましくは1100〜1350°Cにて実施してもよい。
本実施形態に係る方法における圧電素材として、ペースト状圧電素材を準備してもよい。
本実施形態に係る方法における圧電素材を、PZT素材としてもよい。
本実施形態に係る方法における暫時基板は、サファイア、ジルコニア、チタン酸ストロンチウム等といった好適な素材による基板とすることができる。
本実施形態に係る方法における型内圧電素材堆積工程にて、電気泳動又は重力沈降を用いてもよい。
本実施形態に係る方法における暫時基板取除工程にて、レーザリフトオフ法を用いてもよい。
本実施形態に係る方法において、乾燥又は軟焼付の後に軟研磨(ソフトポリッシング)を実施してもよい。
高アスペクト比素子アレイを示す図である。 本発明の一実施形態に係る方法の全体を示すフローチャートである。 本実施形態に係る方法における中途状況を示す図である。 本実施形態に係る方法における中途状況を示す図である。 図4に示したものに代わる工程実施例を示す図である。 本実施形態に係る方法における中途状況を示す図である。 本実施形態に係る方法における中途状況を示す図である。 本実施形態に係る方法における中途状況を示す図である。 本実施形態に係る方法における中途状況を示す図である。
以下実施形態として説明する方法においては、スクリーン印刷法その他の堆積手法、成形法及びレーザリフトオフ法を組み合わせることによって、微細寸法、高精細形状及び高アスペクト比といった特徴のうち何れかでも有する圧電厚膜素子を、好適に形成できるようにしている。この方法は、全体としては様々なやり方乃至形態にて、また様々な製造技術、ハードウェア乃至ソフトウェアを用いて、実施することができる。この方法の実施形態は、製品を高速生産するのか、大量生産するのか、カスタム生産するのか等といった事柄によっても変化し得る。
さて、図2に示す方法100においては、まず、サファイア基板その他耐火性素材による基板である暫時基板上に型を準備する(102)。型を準備するためのプロセスは後に説明するが、型を形成する方法としては様々な方法を使用でき、また型を形成する素材としては例えばSU−8素材その他のフォトレジスト素材を使用できる。次に、PZTペーストその他のセラミック素材を暫時基板上に配置された型の内部(例えば型の凹部の中)に向け堆積させ(104)、必要であれば更に乾燥又は軟焼付し、この型によって成形された素子を得るべくその型を取り除く(106)。例えば、酸化に十分な空気が存在している酸化性環境内で所定温度まで素子と共に加熱することによって型を焼きとばしてもよいし、レーザ彫刻その他のドライ法を用いて型を取り除いてもよい。レーザ彫刻を行う際には必要に応じマスクを介在させる。次に、例えば鉛リッチ雰囲気を有する被制御環境内にて成形済素子を高温焼成し(108)、焼成した素子上には随意電極を堆積させ(110)、この焼成済素子を最終的な基板である目的基板に接合し(112)、例えばレーザリフトオフ法によって暫時基板から焼成済素子を分離させ(114)、そしてこの時点で素子上に随意電極を堆積させる(116)。
先に述べたように、本実施形態においてはスクリーン印刷法その他の堆積手法、SU−8成形等の成形法、並びにレーザリフト法を組み合わせることによって、微細寸法(例えば数μmスケール程の小ささ)、高精細形状(例えば非常に先鋭なエッジ)、並びに高アスペクト比(例えば厚み対幅の比が2:1超でより好ましくは4:1超)といった特徴のうち何れかでも有する圧電素子を、形成できるようにしている。例えば、本実施形態の使用によって、5μm〜5mmの横方向寸法、10〜500μmの高さ乃至厚み、並びに1〜100μmの素子間隔を有する素子を、得ることができる。図3〜図9に、図2に示した手順に従い本実施形態に係る方法を実行に移した場合の流れをより詳細に示す。
まず、図3に示すように暫時基板152上に型150を形成する。基板152は例えばサファイアのような高温に耐え得る素材から形成された基板とし、その上に例えばスクリーン印刷、スピンコーティング等の手法によってSU−8素材から均一厚みの型を形成する。このようにすれば、最大20にも及ぶ高いアスペクト比を有し、そのエッジが非常に先鋭で、そしてその開口が数μm程しかない型150を、形成することができる。従って、本方法により形成されるPZT素子アレイは、そのアスペクト比が4:1超という高アスペクト比で、エッジ形状が高精細で、各部寸法がμmオーダのアレイとなろう。勿論、寸法や形状を随意に変えて本方法を実施することもでき、また同一アレイ内の素子間でさえもそれらを違えることが可能である。更に、型及び基板の素材は設計目的や使途に応じて変更し得るものである。例えば、レーザリフトオフ法を使用する場合、透明アルミナセラミック、イットリア安定化ジルコニア、チタン酸ストロンチウム等の透明素材によって基板を形成するとよい。
次に、図4に示すように圧電素材等の素材154を型の中に堆積させる。素材154は例えばPZTとし例えばペースト状とするが、他種の組成又は粘度を有するものでもよい。素材堆積方法は、例えば、その素材のペーストをスクリーン156を用いて型の内部に向けスクリーン印刷する、という方法とする。こういった仕組みによるスクリーン印刷を何回か繰り返して素材層を複数層堆積させてもよい。理解されるべきことであるが、PZT素子のエッジ形状を改善するためだけに型を用いており、特に高アスペクト比を必要としていない場合は、PZTペースト等の素材スラリを従来通りのスクリーン印刷法によって型の開口(凹部の入口)内へと印刷すればよい。これは、実現しようとしているアスペクト比が低いのであれば、その型の凹部内にある空気がその凹部の開口から容易に逃げ出せるような型になるからである。これに対して、高アスペクト比を実現するための型からはその内部の空気が容易に逃げ出せないから、従来通りのスクリーン印刷法に代わるより効果的乃至効率的な他種堆積法を採用した方がよいであろう。
この点に関していうと、アレイを構成する素子の横方向寸法を小さくしたいか、アレイを構成する素子の厚み対幅の比即ちアスペクト比を高くしたいか、或いはその双方である場合は、PZTペーストのスクリーン印刷を例えば真空中で行うとよい。ペーストのレオロジー的特性及び溶媒濃度はこうした環境内でも大きくは変化しないため、PZTペーストのスクリーン印刷を真空内で行うことが可能である。
また、注型プロセスや払拭プロセスによって型内にPZTペースト等の素材スラリを堆積させることもできる。その場合は、無論、スクリーン156は不要である。また、こうしたプロセスも真空中で実行できる。また、注型や払拭による堆積工程の実行後は軟焼付又は乾燥を実施する。スクリーン印刷を含め、上述した手法により素材堆積工程を実施する場合、軟研磨によって表面を均すとよい。また、スクリーン印刷と同様、注型や払拭による素材堆積を複数回繰り返して行ってもよい。即ち、注型又は払拭(と軟焼付又は乾燥)を繰り返し行うことによって、所望の堆積厚を実現することができよう。勿論、以上述べたもの以外の手法を用いてもよい。
例えば、深い孔の中にPZT素材等の素材を堆積させ得る上記以外の方法としては電気泳動を利用する方法がある。この方法を実施する際には予めコロイド性分散系を作成しておく。コロイド性分散系は、バインダ及び帯電制御剤のスプレーコーティングにより作成したPZTパウダ等のパウダと、一般的なコロイド性分散系生成手段(例えば液状トナーの場合の如くIsopar(登録商標))とにより、作成すればよい。電気泳動法にて本実施形態を実施する場合、図5に示すように、このコロイド性懸濁液160内に分散している粒子を型150の開口内に堆積(162)させるため、電極164をサファイア基板152の背面に対向配置して電圧源168からの電圧が電極間にかかるようにし、更に特性改善のため絶縁体166を配置する。基板152の表面に余分な素材例えばPZT素材が堆積するが、それらは単純に事後的に研磨又は払拭して取り除けばよい。理解されるべきことであるが、電気泳動堆積法に際して液体は必須ではなく、例えば空気中でのパウダコーティングも行える。更に、溶剤使用有無の如何によらず、堆積用電圧源としては非対称パルス出力の交流電圧源を用いるとよい。これは、サファイア内を通る置換電荷を通じて小ステップ運動が生じるようにするためである。また、直流電圧を併用してもよい。
深い孔の中にPZT素材を堆積させられる更に別の方法としては、PZT素材等の素材から形成された分散相(例えば希釈されたペースト)と、適当な溶媒及びバインダ/ビークルとを用いる方法がある。そのようにした場合、溶剤内の分散相は、SU−8による型にあいている深い孔の中へと、重力によって沈降していく。表面に残る余分なPZTは研磨又は払拭により取り除けばよい。
素材堆積法がどのようなものであるにせよ、その後はPZTその他の素材ペーストを軟焼付し、更に図6に示すように型を取り除けばよい。型の取除は、レーザ彫刻等のドライ法によって行うことができる。レーザ彫刻は、必要に応じマスクを介在させて実行することができる。或いは、仕掛品を酸化性環境(例えば開放環境)内でやや高めの温度(約300〜600°C)まで加熱して、SU−8による型を焼きとばしてもよい。勿論、型の取除を別の方法で行うこともできる。こうした工程を実施することによって、暫時基板上に配置された成形済素子154によるアレイが得られる。
次に、図7に示すように素子アレイ154を600〜1500°C(より好ましくは1100〜1350°C)で高温焼成する。焼成環境は例えば鉛リッチ雰囲気を有する被制御環境とし、これによって高密度及び高品質が確実に実現されるようにする。焼成後に成形済素子154の表面上に第1の電極170を堆積させてもよい。そのためのプロセスとしては適当なものを用いればよい。
焼成及び電極堆積後は、図8及び図9に示すように、接着用ボンド174を用いて素子アレイ154を最終的な目的基板172に接合する。この最終的な目的基板は数ある如何様な形態も採ることができる。どのような形態を採るかはセラミック素子アレイの最終的な用途等により変わる。目的基板を形成する素材は、目的基板に適したセラミック素材でもよいし、或いはシリコンベース素材でもよい。また、接合手段としては適切なものである限り様々な手法を用いることができる。接合後は、素子によるアレイを例えばエキシマレーザ光源190にさらし、例えばレーザリフトオフプロセスによって暫時基板から素子アレイを切り離す。そして、必要であれば潜在的表面損傷層を取り除きまたこれも必要であれば堆積によって第2の電極176を形成することによって、最終的な目的基板上に形成された機能的素子アレイが得られる。
以上説明した方法によれば、その厚みが10〜100μmの範囲内で、その厚み対幅の比即ちアスペクト比が2:1超(より好ましくは4:1超)で、各部寸法がμmオーダの圧電セラミック厚膜素子アレイ又は単独素子を、容易に製造できる。寸法例は先に述べた通りである。
固体パウダを原材料として用いることができまたサファイア基板を繰り返し使用することができるため、本実施形態に係る方法によれば、高精細形状、微細寸法及び高アスペクト比という特徴のうち何れかでも有する厚膜素子アレイ乃至単独素子を、安価且つ効率的に製造することができる。また、基板から来る焼成温度上の制約がほとんどないため、膜の品質も高くなる。
また、最終的な目的基板乃至システムにとっては、本実施形態に係る方法は清浄で低温なプロセスである。また、目的としているシステムがシリコンベースの微小電気機械である場合、このプロセスは集積回路プロセスに対して完全にコンパチブルなプロセスとなる。圧電膜をシリコンウェハ上に接合し更にレーザリフトオフを実行してもシリコンウェハ上のCMOS回路に何も障害を及ぼさない点については、実験的に確認してある。
100 方法、102 型準備工程、104 型充填工程、106 型取除工程、108 焼成工程、110,116 電極堆積工程、112 目的基板接合工程、114 暫時基板取除工程、150 型、152 暫時基板、154 圧電素材・素子アレイ、170,176 電極、172 目的基板。

Claims (7)

  1. 暫時基板上に直接に且つ型の内部にセラミック素材を堆積させる工程と、
    セラミック素材からなる成形済素子を得るべく型を取り除くにあたり、酸化性環境内で加熱して型を焼きとばす工程と、
    成形済素子を焼成する工程と、
    目的基板に成形済素子を接合する工程と、
    暫時基板を取り除く工程と、
    を有し、
    前記成形済素子を焼成する前に、前記型を取り除く、
    ことを特徴とする方法。
  2. 請求項1記載の方法において、更に、型をSU−8その他のフォトレジスト素材から形成する工程を有する方法。
  3. 暫時基板上に型を形成する工程と、
    型の内部に且つ暫時基板上に直接に圧電素材を堆積させる工程と、
    圧電素材からなる成形済の圧電素子を得るべく型を取り除くにあたり、酸化性環境内で加熱して型を焼きとばす工程と、
    圧電素子を焼成する工程と、
    圧電素子上に第1の電極を堆積させる工程と、
    目的基板に圧電素子を接合する工程と、
    暫時基板を取り除く工程と、
    圧電素子上に第2の電極を堆積させる工程と、
    を有し、
    前記圧電素子を焼成する前に、前記型を取り除く、
    ことを特徴とする圧電素子アレイ形成方法。
  4. 請求項3記載の方法において、更に、形成される型がSU−8その他のフォトレジスト素材による型である方法。
  5. 請求項1から4のいずれか1項に記載の方法において、
    前記型を焼きとばす工程の加熱は、300〜600℃の温度で行われる、
    ことを特徴とする方法。
  6. 請求項1から5のいずれか1項に記載の方法において、
    前記焼成は、600〜1500℃の温度で行われる、
    ことを特徴とする方法。
  7. 請求項1から5のいずれか1項に記載の方法において、
    前記焼成は、1100〜1350℃の温度で行われる、
    ことを特徴とする方法。
JP2013034240A 2004-12-20 2013-02-25 微細寸法セラミック厚膜素子アレイ、高精細形状セラミック厚膜素子アレイ及び高アスペクト比セラミック厚膜素子アレイの形成方法 Expired - Fee Related JP5657044B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/017,569 US7401403B2 (en) 2004-12-20 2004-12-20 Method for forming ceramic thick film element arrays with fine feature size, high-precision definition, and/or high aspect ratios
US11/017,569 2004-12-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005364311A Division JP2006179910A (ja) 2004-12-20 2005-12-19 微細寸法セラミック厚膜素子アレイ、高精細形状セラミック厚膜素子アレイ及び高アスペクト比セラミック厚膜素子アレイの形成方法

Publications (2)

Publication Number Publication Date
JP2013168654A JP2013168654A (ja) 2013-08-29
JP5657044B2 true JP5657044B2 (ja) 2015-01-21

Family

ID=35929662

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005364311A Pending JP2006179910A (ja) 2004-12-20 2005-12-19 微細寸法セラミック厚膜素子アレイ、高精細形状セラミック厚膜素子アレイ及び高アスペクト比セラミック厚膜素子アレイの形成方法
JP2013034240A Expired - Fee Related JP5657044B2 (ja) 2004-12-20 2013-02-25 微細寸法セラミック厚膜素子アレイ、高精細形状セラミック厚膜素子アレイ及び高アスペクト比セラミック厚膜素子アレイの形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005364311A Pending JP2006179910A (ja) 2004-12-20 2005-12-19 微細寸法セラミック厚膜素子アレイ、高精細形状セラミック厚膜素子アレイ及び高アスペクト比セラミック厚膜素子アレイの形成方法

Country Status (4)

Country Link
US (2) US7401403B2 (ja)
EP (1) EP1672712B1 (ja)
JP (2) JP2006179910A (ja)
DE (1) DE602005019527D1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856326B1 (ko) 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
US9453289B2 (en) 2010-04-13 2016-09-27 Lawrence Livermore National Security, Llc Methods of three-dimensional electrophoretic deposition for ceramic and cermet applications and systems thereof
US9062952B2 (en) * 2011-08-08 2015-06-23 Lawrence Livermore National Security, Llc Methods and systems for electrophoretic deposition of energetic materials and compositions thereof
TWI540475B (zh) * 2014-05-20 2016-07-01 恆顥科技股份有限公司 觸控面板、走線結構及走線結構形成方法
JP7497564B2 (ja) * 2019-07-25 2024-06-11 セイコーエプソン株式会社 ループヒートパイプ型熱伝導装置
CN114497352B (zh) * 2022-04-06 2022-06-24 淄博高新技术产业开发区Mems研究院 具有微结构阵列的压电材料层及其制备方法和应用

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0464224B1 (en) * 1990-01-25 2000-10-11 Dai Nippon Insatsu Kabushiki Kaisha Method of and material for forming thick filmy pattern
JP2924664B2 (ja) * 1994-09-28 1999-07-26 住友電気工業株式会社 微細セラミックス構造体の形成方法
US6375880B1 (en) * 1997-09-30 2002-04-23 The Board Of Trustees Of The Leland Stanford Junior University Mold shape deposition manufacturing
US6265139B1 (en) * 1998-12-30 2001-07-24 Samsung Electro-Mechanics Co., Ltd. Method for fabricating piezoelectric/electrostrictive ceramic micro actuator using photolithography
WO2000071083A1 (en) * 1999-05-20 2000-11-30 Boston University Polymer re-inforced anatomically accurate bioactive prostheses
JP3638473B2 (ja) * 1999-05-31 2005-04-13 京セラ株式会社 インクジェットプリンタヘッドの製造方法
JP2001274528A (ja) * 2000-01-21 2001-10-05 Fujitsu Ltd 薄膜デバイスの基板間転写方法
JP2001261454A (ja) * 2000-03-23 2001-09-26 Sumitomo Electric Ind Ltd セラミックス部品の製造方法
JP2002075999A (ja) * 2000-08-31 2002-03-15 Ulvac Japan Ltd 銅配線パターンの形成方法
JP2002134806A (ja) * 2000-10-19 2002-05-10 Canon Inc 圧電膜型アクチュエータおよび液体噴射ヘッドとその製造方法
JP4387623B2 (ja) * 2000-12-04 2009-12-16 キヤノン株式会社 圧電素子の製造方法
US6964201B2 (en) 2003-02-25 2005-11-15 Palo Alto Research Center Incorporated Large dimension, flexible piezoelectric ceramic tapes
US7089635B2 (en) * 2003-02-25 2006-08-15 Palo Alto Research Center, Incorporated Methods to make piezoelectric ceramic thick film arrays and elements
US7070669B1 (en) 2004-12-20 2006-07-04 Xerox Corporation Method for forming ceramic thick film element arrays

Also Published As

Publication number Publication date
JP2013168654A (ja) 2013-08-29
US8001666B2 (en) 2011-08-23
EP1672712A3 (en) 2007-09-12
US20060130302A1 (en) 2006-06-22
EP1672712A2 (en) 2006-06-21
US20080244884A1 (en) 2008-10-09
US7401403B2 (en) 2008-07-22
JP2006179910A (ja) 2006-07-06
DE602005019527D1 (de) 2010-04-08
EP1672712B1 (en) 2010-02-24

Similar Documents

Publication Publication Date Title
JP5657044B2 (ja) 微細寸法セラミック厚膜素子アレイ、高精細形状セラミック厚膜素子アレイ及び高アスペクト比セラミック厚膜素子アレイの形成方法
Dorey Ceramic thick films for MEMS and microdevices
JP2016534563A (ja) 多層薄膜圧電素子及びその製造方法
EP0954038A1 (en) Method of producing functionally gradient piezoelectric transducers
JP2007513504A (ja) 圧電デバイスおよびそれを製造する方法
JP5859370B2 (ja) エネルギ変換素子およびその製造方法
JP6941398B2 (ja) ナノロッド構造を用いた超音波指紋センサーの製造方法
Kim et al. Lead-free (Na0. 5K0. 5)(Nb0. 95Ta0. 05) O3–BiFeO3 thin films for MEMS piezoelectric vibration energy harvesting devices
Beigh et al. Low-cost, high-performance piezoelectric nanocomposite for mechanical energy harvesting
Su et al. Routes to net shape electroceramic devices and thick films
Sivanandan et al. Fabrication and transverse piezoelectric characteristics of PZT thick-film actuators on alumina substrates
EP1639657B1 (en) Method of producing piezoelectric tubes
Guler et al. Multi-functional 0–3 composite polyimide films for microsystem applications
Zhou et al. Fabrication and characterization of micromachined high-frequency tonpilz transducers derived by PZT thick films
JP2004168637A (ja) 基材上に圧電性厚膜を製造する方法
JP2010042969A (ja) 圧電セラミックスの製造方法と圧電セラミックス、並びに圧電素子
Duan et al. Preparation and characterization of PZT thick film enhanced by ZnO nanowhiskers for MEMS piezoelectric generators
Medesi et al. The co-casting process: A new manufacturing process for ceramic multilayer devices
Pérez et al. Electrical properties of lead zirconate titanate thick films prepared by hybrid sol–gel method with multiple infiltration steps
Taborda Printed ceramic Piezoelectric MEMS for Energy Harvesting: towards Spark Plasma Sintering of multilayers
JP2010172886A (ja) 粒子の固着方法及び粒子固着体の製造方法
Torah Optimisation of the piezoelectric properties of thick-film piezoceramic devices
Lee et al. Hybrid fabrication of piezoelectric thick films using a sol-infiltration and photosensitive direct-patterning technique
Xu et al. Thick Piezoelectric films from laser transfer process
JP2011140117A (ja) 薄膜アクチュエータ、及びインクジェットヘッド

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141125

R150 Certificate of patent or registration of utility model

Ref document number: 5657044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees