JP2002075999A - 銅配線パターンの形成方法 - Google Patents
銅配線パターンの形成方法Info
- Publication number
- JP2002075999A JP2002075999A JP2000263294A JP2000263294A JP2002075999A JP 2002075999 A JP2002075999 A JP 2002075999A JP 2000263294 A JP2000263294 A JP 2000263294A JP 2000263294 A JP2000263294 A JP 2000263294A JP 2002075999 A JP2002075999 A JP 2002075999A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- substrate
- resist
- wiring pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
Abstract
(57)【要約】
【課題】 基板上に凸状の銅配線パターンを形成す
る銅配線パターン形成方法の提供。 【解決手段】 有機溶媒と、銅超微粒子または銅錯体と
からなる銅混合液にレジストを添加してなるレジスト入
り銅分散液を半導体基板上へ塗布して、半導体基板上に
銅含有レジスト薄膜を形成し、該薄膜をリソグラフィに
付して、硬化された銅含有レジストパターンを形成し、
未硬化部分を洗浄除去した後、加熱して該基板上の有機
物質を蒸発、燃焼させると共に、レジストを焼成して半
導体基板上に銅配線パターンを形成する。該焼成により
生じた酸化物を４％以下の水素を含んだ不活性ガス雰囲
気中または真空雰囲気中、２００〜４５０℃で還元す
る。
る銅配線パターン形成方法の提供。 【解決手段】 有機溶媒と、銅超微粒子または銅錯体と
からなる銅混合液にレジストを添加してなるレジスト入
り銅分散液を半導体基板上へ塗布して、半導体基板上に
銅含有レジスト薄膜を形成し、該薄膜をリソグラフィに
付して、硬化された銅含有レジストパターンを形成し、
未硬化部分を洗浄除去した後、加熱して該基板上の有機
物質を蒸発、燃焼させると共に、レジストを焼成して半
導体基板上に銅配線パターンを形成する。該焼成により
生じた酸化物を４％以下の水素を含んだ不活性ガス雰囲
気中または真空雰囲気中、２００〜４５０℃で還元す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ基板等の半
導体基板上に銅（Ｃｕ）の配線パターンを形成する方法
に関し、特に銅（Ｃｕ）混合液にレジストを添加してな
るレジスト入り銅（Ｃｕ）分散液を利用して半導体基板
上に銅（Ｃｕ）配線パターンを形成する方法に関する。
導体基板上に銅（Ｃｕ）の配線パターンを形成する方法
に関し、特に銅（Ｃｕ）混合液にレジストを添加してな
るレジスト入り銅（Ｃｕ）分散液を利用して半導体基板
上に銅（Ｃｕ）配線パターンを形成する方法に関する。
【０００２】
【従来の技術】最近の半導体産業におけるＬＳＩの高集
積化および高速化により、半導体基板上の配線の微細化
と多層化が進み、そのために配線ピッチが狭まり、配線
間容量や配線抵抗による信号遅延の問題が生じている。
これを避けるために、電気抵抗率の低い配線材料と誘電
率の低い層間絶縁膜を用いる必要に迫られ、配線材料と
して、従来のＡｌ合金等の代わりに電気抵抗率の低い、
かつ、エレクトロマイグレーション（ＥＭ）耐性の高い
Ｃｕを使用する動きが活発になってきている。
積化および高速化により、半導体基板上の配線の微細化
と多層化が進み、そのために配線ピッチが狭まり、配線
間容量や配線抵抗による信号遅延の問題が生じている。
これを避けるために、電気抵抗率の低い配線材料と誘電
率の低い層間絶縁膜を用いる必要に迫られ、配線材料と
して、従来のＡｌ合金等の代わりに電気抵抗率の低い、
かつ、エレクトロマイグレーション（ＥＭ）耐性の高い
Ｃｕを使用する動きが活発になってきている。
【０００３】このように配線材料としてＣｕを利用する
場合、スパッタ法、ＣＶＤ法、メッキ法等により、半導
体基板上の配線溝、ビアホール、コンタクトホール等の
凹部にＣｕ薄膜を堆積させ、次いでＣＭＰ(Chemical-me
chanical polishing)処理するいわゆるダマシン法が開
発されている。
場合、スパッタ法、ＣＶＤ法、メッキ法等により、半導
体基板上の配線溝、ビアホール、コンタクトホール等の
凹部にＣｕ薄膜を堆積させ、次いでＣＭＰ(Chemical-me
chanical polishing)処理するいわゆるダマシン法が開
発されている。
【０００４】
【発明が解決しようとする課題】しかしながら、かかる
従来技術の配線形成方法においては、絶縁膜を形成した
後に配線溝、ビアホール、コンタクトホール等の凹部を
埋め込む方法であり、以下のような種々の問題があっ
た。
従来技術の配線形成方法においては、絶縁膜を形成した
後に配線溝、ビアホール、コンタクトホール等の凹部を
埋め込む方法であり、以下のような種々の問題があっ
た。
【０００５】例えば、メッキ法でＣｕを成膜して配線形
成する場合、前処理として、スパッタ法、ＣＶＤ法によ
りＣｕシード層であるＣｕ薄膜を引かなければ、メッキ
を行うことができない。しかし、従来のＣｕ薄膜形成法
では、スパッタ法を用いて基板（例えば、バリア層を含
んだＳｉ基板）上にＣｕ薄膜を形成すると、基板上の配
線溝やビアホール、コンタクトホール等の底部にＣｕ薄
膜が凸状あるいは平坦に形成されるため、配線溝やホー
ル等の底部のコーナーがメッキを行うための最適な形状
にならないという問題がある。さらに、アスペクト比の
高い配線溝やホール等に所期の目的に適ったＣｕ薄膜を
形成することが困難であるという問題もある。ＣＶＤ法
を用いて基板上にＣｕ薄膜を形成する場合には、得られ
る膜質を制御することが困難であり、また、プロセスコ
ストが非常に高価になるという問題もある。
成する場合、前処理として、スパッタ法、ＣＶＤ法によ
りＣｕシード層であるＣｕ薄膜を引かなければ、メッキ
を行うことができない。しかし、従来のＣｕ薄膜形成法
では、スパッタ法を用いて基板（例えば、バリア層を含
んだＳｉ基板）上にＣｕ薄膜を形成すると、基板上の配
線溝やビアホール、コンタクトホール等の底部にＣｕ薄
膜が凸状あるいは平坦に形成されるため、配線溝やホー
ル等の底部のコーナーがメッキを行うための最適な形状
にならないという問題がある。さらに、アスペクト比の
高い配線溝やホール等に所期の目的に適ったＣｕ薄膜を
形成することが困難であるという問題もある。ＣＶＤ法
を用いて基板上にＣｕ薄膜を形成する場合には、得られ
る膜質を制御することが困難であり、また、プロセスコ
ストが非常に高価になるという問題もある。
【０００６】本発明は、このような従来技術の問題点を
解決するためになされたものであり、絶縁層を形成した
後、配線溝、ビアホール、コンタクトホール等の凹部を
埋め込むのではなく、特定のＣｕ分散液を利用して基板
上に凸状のＣｕ配線パターンを形成する配線パターン形
成方法であって、絶縁膜はパターン形成後に形成される
ような方法を提供することを課題とする。
解決するためになされたものであり、絶縁層を形成した
後、配線溝、ビアホール、コンタクトホール等の凹部を
埋め込むのではなく、特定のＣｕ分散液を利用して基板
上に凸状のＣｕ配線パターンを形成する配線パターン形
成方法であって、絶縁膜はパターン形成後に形成される
ような方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】本発明の銅配線パターン
形成方法は、有機溶媒と、銅超微粒子または銅錯体との
混合液にレジストを添加してなるレジスト入り銅分散液
を半導体基板上へ塗布して、半導体基板上に銅含有レジ
スト薄膜を形成し、該薄膜をリソグラフィに付して、硬
化された銅含有レジストパターンを形成し、未硬化部分
を洗浄除去した後、例えば、大気中、真空中で加熱して
該基板上の有機物質を蒸発、燃焼させると共に、レジス
トを焼成するものであり、これにより、半導体基板上に
所望の銅配線パターンを形成することができる。上記レ
ジストの添加割合は、該レジスト入り銅分散液中１５〜
４０重量％であることが好ましい。１５重量％未満であ
るとレジスト量が少なすぎてパターニングが不可能であ
り、また、４０重量％を超えると炭素成分が多くなりす
ぎて有用な銅薄膜にならないという問題がある。
形成方法は、有機溶媒と、銅超微粒子または銅錯体との
混合液にレジストを添加してなるレジスト入り銅分散液
を半導体基板上へ塗布して、半導体基板上に銅含有レジ
スト薄膜を形成し、該薄膜をリソグラフィに付して、硬
化された銅含有レジストパターンを形成し、未硬化部分
を洗浄除去した後、例えば、大気中、真空中で加熱して
該基板上の有機物質を蒸発、燃焼させると共に、レジス
トを焼成するものであり、これにより、半導体基板上に
所望の銅配線パターンを形成することができる。上記レ
ジストの添加割合は、該レジスト入り銅分散液中１５〜
４０重量％であることが好ましい。１５重量％未満であ
るとレジスト量が少なすぎてパターニングが不可能であ
り、また、４０重量％を超えると炭素成分が多くなりす
ぎて有用な銅薄膜にならないという問題がある。
【０００８】前記加熱は、真空雰囲気中、大気雰囲気
中、または該真空雰囲気中と大気雰囲気中との二段階で
行うことが好ましく、通常、１００〜４５０℃で、１〜
３０分間行われる。焼成温度が１００℃未満だと基板上
の有機物質が十分に蒸発、燃焼されず、また、４５０℃
を超えると半導体素子に熱的ダメージを与えるという問
題がある。
中、または該真空雰囲気中と大気雰囲気中との二段階で
行うことが好ましく、通常、１００〜４５０℃で、１〜
３０分間行われる。焼成温度が１００℃未満だと基板上
の有機物質が十分に蒸発、燃焼されず、また、４５０℃
を超えると半導体素子に熱的ダメージを与えるという問
題がある。
【０００９】前記焼成の後、焼成により生じた酸化物
を、真空雰囲気中または４％以下の水素を含んだ不活性
ガス雰囲気中で還元することが好ましく、通常、２００
〜４５０℃で１〜６０分間還元する。水素濃度に関して
は、水素の爆発下限が４％であることから、安全のため
に水素濃度を４％以下に希釈したガスを用いる。また、
還元温度が２００℃未満だと還元が十分に行われないた
め、薄膜中に部分的に酸化銅が残留してしまい、また、
４５０℃を超えると半導体素子に熱的ダメージを与える
という問題がある。このような焼成・還元のプロセスを
行うことで、所望の銅配線パターンが形成できる。
を、真空雰囲気中または４％以下の水素を含んだ不活性
ガス雰囲気中で還元することが好ましく、通常、２００
〜４５０℃で１〜６０分間還元する。水素濃度に関して
は、水素の爆発下限が４％であることから、安全のため
に水素濃度を４％以下に希釈したガスを用いる。また、
還元温度が２００℃未満だと還元が十分に行われないた
め、薄膜中に部分的に酸化銅が残留してしまい、また、
４５０℃を超えると半導体素子に熱的ダメージを与える
という問題がある。このような焼成・還元のプロセスを
行うことで、所望の銅配線パターンが形成できる。
【００１０】前記リソグラフィ処理には、例えば、公知
のフォトリソグラフィや電子線リソグラフィや紫外線リ
ソグラフィ等が含まれる。また、レジストとしては公知
のものを用いることができ、例えば、光硬化タイプ、電
子線硬化タイプ、紫外線硬化タイプ等のポジタイプでも
ネガタイプでもよく、特に制限されるわけではない。
のフォトリソグラフィや電子線リソグラフィや紫外線リ
ソグラフィ等が含まれる。また、レジストとしては公知
のものを用いることができ、例えば、光硬化タイプ、電
子線硬化タイプ、紫外線硬化タイプ等のポジタイプでも
ネガタイプでもよく、特に制限されるわけではない。
【００１１】本発明で用いられる有機溶媒は、例えば、
ミネラルスピリット、トリデカン、ドデシルベンゼン若
しくはそれらの混合物、又はそれらにα−テルピネオー
ル又は炭素数５以上の炭化水素、アルコール、エーテ
ル、エステル、有機窒素化合物、有機ケイ素化合物、有
機イオウ化合物を混合したもので、室温では蒸発し難い
が、半導体基板上に銅配線を形成する際の乾燥・焼成工
程で蒸発するようなものであることが好ましい。
ミネラルスピリット、トリデカン、ドデシルベンゼン若
しくはそれらの混合物、又はそれらにα−テルピネオー
ル又は炭素数５以上の炭化水素、アルコール、エーテ
ル、エステル、有機窒素化合物、有機ケイ素化合物、有
機イオウ化合物を混合したもので、室温では蒸発し難い
が、半導体基板上に銅配線を形成する際の乾燥・焼成工
程で蒸発するようなものであることが好ましい。
【００１２】本発明で用いられる銅混合液は、表面が有
機溶媒で覆われて均一分散している銅超微粒子独立分散
液が好ましく、また、本発明で用いられる銅錯体は、例
えば、ヘキサフルオロアセチルアセトン銅トリメチルビ
ニルシラン、ヘキサフルオロアセチルアセトン銅ジメチ
ル−１，５シクロオクタジエン、ヘキサフルオロアセチ
ルアセトン銅トリエトキシビニルシラン、ビスジピバロ
イルメタン銅、ビスヘキサフルオロアセチルアセトン
銅、フタル酸銅、アセチルアセトン銅、ナフテン酸銅、
またはオレイン銅から選ばれる化合物であることが好ま
しい。
機溶媒で覆われて均一分散している銅超微粒子独立分散
液が好ましく、また、本発明で用いられる銅錯体は、例
えば、ヘキサフルオロアセチルアセトン銅トリメチルビ
ニルシラン、ヘキサフルオロアセチルアセトン銅ジメチ
ル−１，５シクロオクタジエン、ヘキサフルオロアセチ
ルアセトン銅トリエトキシビニルシラン、ビスジピバロ
イルメタン銅、ビスヘキサフルオロアセチルアセトン
銅、フタル酸銅、アセチルアセトン銅、ナフテン酸銅、
またはオレイン銅から選ばれる化合物であることが好ま
しい。
【００１３】本発明の銅配線パターン形成方法では、前
処理として、基板表面に、スパッタ法またはＣＶＤ法に
より、ＴｉＮ，Ｔａ、ＴａＮ、ＷＮ等のバリヤ膜を形成
してもよい。
処理として、基板表面に、スパッタ法またはＣＶＤ法に
より、ＴｉＮ，Ｔａ、ＴａＮ、ＷＮ等のバリヤ膜を形成
してもよい。
【００１４】
【実施例】以下、本発明の実施例を説明する。 （実施例１）本実施例では、銅超微粒子独立分散液とし
て、Ｃｕ超微粒子とミネラルスピリットとを含む市販の
Ｃｕ超微粒子独立分散液（真空冶金株式会社製、パーフ
ェクトカッパー（商品名））を用い、これにフォトレジ
ストとしてエチルセロソルブアセテート（東京応化工業
(株)製、商品名：OFPR-800）を、Ｃｕ超微粒子独立分散
液／フォトレジスト＝８０／２０の比率で添加して得た
レジスト入りＣｕ分散液によりＳｉ基板を処理した。こ
のＳｉ基板の表面には、スパッタにより、ＴｉＮバリア
層が厚さ５０ｎｍで形成されていた。
て、Ｃｕ超微粒子とミネラルスピリットとを含む市販の
Ｃｕ超微粒子独立分散液（真空冶金株式会社製、パーフ
ェクトカッパー（商品名））を用い、これにフォトレジ
ストとしてエチルセロソルブアセテート（東京応化工業
(株)製、商品名：OFPR-800）を、Ｃｕ超微粒子独立分散
液／フォトレジスト＝８０／２０の比率で添加して得た
レジスト入りＣｕ分散液によりＳｉ基板を処理した。こ
のＳｉ基板の表面には、スパッタにより、ＴｉＮバリア
層が厚さ５０ｎｍで形成されていた。
【００１５】上記基板をスピンコーターにセットして１
０００ｒｐｍで回転させ、その上方から上記のレジスト
入りＣｕ分散液を滴下し、３０００ｒｐｍでスピンコー
トし、基板表面に液膜を形成した。この液膜のある状態
の基板を用い、既知の条件でフォトリソグラフィを行
い、所定のパターンのみを硬化させた。その後、基板の
洗浄を行い、パターン部分以外の箇所に残留していた分
散液（未硬化の液膜）を除去した。上記パターンを有す
る基板を、１０Ｐａの真空雰囲気中、４００℃で５分間
加熱して、基板上の有機溶媒および有機成分を蒸発、燃
焼させると共に、レジストを燃焼、焼成させた。次に、
４％以下の水素を含んだ不活性ガス雰囲気中３００℃で
３０分間加熱して、燃焼、焼成プロセスにおける燃焼に
より一部のＣｕがＣｕＯになってしまったものをＣｕに
還元した。このようにしてＣｕ超微粒子同士が融着し
て、凸状のＣｕ配線パターンを基板上に形成できた。な
お、一回のプロセスで、上記Ｃｕパターンの幅は０．２
μｍであり、厚さは０．５μｍであった。 （実施例２）実施例１におけるＣｕ超微粒子独立分散液
の代わりに、５％ナフテン酸銅／ミネラルスピリットか
らなるＣｕ混合液を用い、これに実施例１の場合と同様
な添加量でフォトレジストを加え、レジスト入りＣｕ分
散液を調製した。この分散液を用いて、実施例１と同様
にＳｉ基板を処理した。このＳｉ基板の表面には、実施
例１と同様に、ＴｉＮバリア層が厚さ５０ｎｍで形成さ
れていた。
０００ｒｐｍで回転させ、その上方から上記のレジスト
入りＣｕ分散液を滴下し、３０００ｒｐｍでスピンコー
トし、基板表面に液膜を形成した。この液膜のある状態
の基板を用い、既知の条件でフォトリソグラフィを行
い、所定のパターンのみを硬化させた。その後、基板の
洗浄を行い、パターン部分以外の箇所に残留していた分
散液（未硬化の液膜）を除去した。上記パターンを有す
る基板を、１０Ｐａの真空雰囲気中、４００℃で５分間
加熱して、基板上の有機溶媒および有機成分を蒸発、燃
焼させると共に、レジストを燃焼、焼成させた。次に、
４％以下の水素を含んだ不活性ガス雰囲気中３００℃で
３０分間加熱して、燃焼、焼成プロセスにおける燃焼に
より一部のＣｕがＣｕＯになってしまったものをＣｕに
還元した。このようにしてＣｕ超微粒子同士が融着し
て、凸状のＣｕ配線パターンを基板上に形成できた。な
お、一回のプロセスで、上記Ｃｕパターンの幅は０．２
μｍであり、厚さは０．５μｍであった。 （実施例２）実施例１におけるＣｕ超微粒子独立分散液
の代わりに、５％ナフテン酸銅／ミネラルスピリットか
らなるＣｕ混合液を用い、これに実施例１の場合と同様
な添加量でフォトレジストを加え、レジスト入りＣｕ分
散液を調製した。この分散液を用いて、実施例１と同様
にＳｉ基板を処理した。このＳｉ基板の表面には、実施
例１と同様に、ＴｉＮバリア層が厚さ５０ｎｍで形成さ
れていた。
【００１６】上記基板をスピンコーターにセットして１
０００ｒｐｍで回転させ、その上方から上記のレジスト
入りＣｕ分散液を滴下し、３０００ｒｐｍでスピンコー
トし、基板表面に液膜を形成した。この液膜のある状態
の基板を用い、既知の条件で電子線リソグラフィを行
い、所定のパターンのみを硬化させた。その後、基板の
洗浄を行い、パターン部分以外の箇所に残留していた分
散液（未硬化の液膜）を除去した。上記パターンを有す
る基板を、１０Ｐａの真空雰囲気中、４００℃で５分間
加熱して、基板上の有機溶媒および有機成分を蒸発、燃
焼させると共に、レジストを燃焼、焼成させた。次に、
４％以下の水素を含んだ不活性ガス雰囲気中３００℃で
３０分間加熱して、燃焼、焼成プロセスにおける燃焼に
より一部のＣｕがＣｕＯになってしまったものをＣｕに
還元した。このようにして凸状のＣｕ配線パターンを基
板上に形成できた。実施例１の場合と同様、一回のプロ
セスで、上記Ｃｕパターンの幅は０．２μｍであり、厚
さは０．５μｍであった。 （実施例３）実施例１におけるＣｕ超微粒子独立分散液
の代わりに、ヘキサフルオロアセチルアセトン銅トリメ
チルビニルシラン／ミネラルスピリットからなるＣｕ混
合液を用い、これに実施例１の場合と同様な添加量でフ
ォトレジストを加え、レジスト入りＣｕ分散液を調製し
た。この分散液を用いて、実施例１に応じてＳｉ基板を
処理した。このＳｉ基板の表面には、実施例１と同様
に、ＴｉＮバリア層が厚さ５０ｎｍで形成されていた。
０００ｒｐｍで回転させ、その上方から上記のレジスト
入りＣｕ分散液を滴下し、３０００ｒｐｍでスピンコー
トし、基板表面に液膜を形成した。この液膜のある状態
の基板を用い、既知の条件で電子線リソグラフィを行
い、所定のパターンのみを硬化させた。その後、基板の
洗浄を行い、パターン部分以外の箇所に残留していた分
散液（未硬化の液膜）を除去した。上記パターンを有す
る基板を、１０Ｐａの真空雰囲気中、４００℃で５分間
加熱して、基板上の有機溶媒および有機成分を蒸発、燃
焼させると共に、レジストを燃焼、焼成させた。次に、
４％以下の水素を含んだ不活性ガス雰囲気中３００℃で
３０分間加熱して、燃焼、焼成プロセスにおける燃焼に
より一部のＣｕがＣｕＯになってしまったものをＣｕに
還元した。このようにして凸状のＣｕ配線パターンを基
板上に形成できた。実施例１の場合と同様、一回のプロ
セスで、上記Ｃｕパターンの幅は０．２μｍであり、厚
さは０．５μｍであった。 （実施例３）実施例１におけるＣｕ超微粒子独立分散液
の代わりに、ヘキサフルオロアセチルアセトン銅トリメ
チルビニルシラン／ミネラルスピリットからなるＣｕ混
合液を用い、これに実施例１の場合と同様な添加量でフ
ォトレジストを加え、レジスト入りＣｕ分散液を調製し
た。この分散液を用いて、実施例１に応じてＳｉ基板を
処理した。このＳｉ基板の表面には、実施例１と同様
に、ＴｉＮバリア層が厚さ５０ｎｍで形成されていた。
【００１７】上記基板をスピンコーターにセットして１
０００ｒｐｍで回転させ、その上方から上記のレジスト
入りＣｕ分散液を滴下し、３０００ｒｐｍでスピンコー
トし、基板表面に液膜を形成した。この液膜のある状態
の基板を用い既知の条件でフォトリソグラフィを行い、
所定のパターンのみを硬化させた。その後、基板の洗浄
を行い、パターン部分以外の箇所に残留していた分散液
（未硬化の液膜）を除去した。上記パターンを有する基
板を、１０Ｐａの真空雰囲気中、４００℃で５分間加熱
して、基板上の有機溶媒および有機成分を蒸発、燃焼さ
せると共に、レジストを燃焼、焼成させた。次に、４％
以下の水素を含んだ不活性ガス雰囲気中３００℃で３０
分間加熱して、燃焼、焼成プロセスにおける燃焼により
一部のＣｕがＣｕＯになってしまったものをＣｕに還元
した。このようにして凸状のＣｕ配線パターンを基板上
に形成できた。実施例１の場合と同様、一回のプロセス
で、上記Ｃｕパターンの幅は０．２μｍであり、厚さは
０．５μｍであった。
０００ｒｐｍで回転させ、その上方から上記のレジスト
入りＣｕ分散液を滴下し、３０００ｒｐｍでスピンコー
トし、基板表面に液膜を形成した。この液膜のある状態
の基板を用い既知の条件でフォトリソグラフィを行い、
所定のパターンのみを硬化させた。その後、基板の洗浄
を行い、パターン部分以外の箇所に残留していた分散液
（未硬化の液膜）を除去した。上記パターンを有する基
板を、１０Ｐａの真空雰囲気中、４００℃で５分間加熱
して、基板上の有機溶媒および有機成分を蒸発、燃焼さ
せると共に、レジストを燃焼、焼成させた。次に、４％
以下の水素を含んだ不活性ガス雰囲気中３００℃で３０
分間加熱して、燃焼、焼成プロセスにおける燃焼により
一部のＣｕがＣｕＯになってしまったものをＣｕに還元
した。このようにして凸状のＣｕ配線パターンを基板上
に形成できた。実施例１の場合と同様、一回のプロセス
で、上記Ｃｕパターンの幅は０．２μｍであり、厚さは
０．５μｍであった。
【００１８】
【発明の効果】本発明の銅配線パターン形成方法によれ
ば、ＬＳＩ基板上にＬＳＩの動作温度（１５０℃）にお
いて他の材料に比べ、より低い電気抵抗率をもち、ＥＭ
耐性に優れた導電性の均一な銅配線パターンを形成する
ことができる。それにより、配線抵抗による信号遅延を
低減し、ＬＳＩの高集積化及び高速化をはかることがで
きる。
ば、ＬＳＩ基板上にＬＳＩの動作温度（１５０℃）にお
いて他の材料に比べ、より低い電気抵抗率をもち、ＥＭ
耐性に優れた導電性の均一な銅配線パターンを形成する
ことができる。それにより、配線抵抗による信号遅延を
低減し、ＬＳＩの高集積化及び高速化をはかることがで
きる。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H025 AA00 AA19 AB16 AC06 AD01 AD03 CC09 FA03 FA15 FA29 2H096 AA25 BA01 BA09 BA20 EA06 GA02 HA01 HA30 JA04 4M104 BB04 BB30 DD51 DD62 DD79 DD86 FF18 HH14 5F033 HH11 HH33 MM05 MM13 PP26 QQ01 QQ73 QQ84 QQ85 WW03 WW04 XX03
Claims (4)
- 【請求項１】 有機溶媒と、銅超微粒子または銅錯体と
の混合液にレジストを添加してなるレジスト入り銅分散
液を半導体基板上へ塗布して、半導体基板上に銅含有レ
ジスト薄膜を形成し、該薄膜をリソグラフィに付して、
硬化された銅含有レジストパターンを形成し、未硬化部
分を洗浄除去した後、加熱して該基板上の有機物質を蒸
発、燃焼させると共に、レジストを焼成して半導体基板
上に銅配線パターンを形成する方法。 - 【請求項２】 前記加熱を、真空雰囲気中、大気雰囲気
中、または該真空雰囲気中と大気雰囲気中との二段階
で、１００〜４５０℃で行うことを特徴とする請求項１
記載の銅配線パターンの形成方法。 - 【請求項３】 前記焼成の後、焼成により生じた酸化物
を還元することを特徴とする請求項１または２記載の銅
配線パターンの形成方法。 - 【請求項４】 前記還元を、４％以下の水素を含んだ不
活性ガス雰囲気中または真空雰囲気中、２００〜４５０
℃で行うことを特徴とする請求項３記載の銅配線パター
ンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000263294A JP2002075999A (ja) | 2000-08-31 | 2000-08-31 | 銅配線パターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000263294A JP2002075999A (ja) | 2000-08-31 | 2000-08-31 | 銅配線パターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002075999A true JP2002075999A (ja) | 2002-03-15 |
Family
ID=18750857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000263294A Pending JP2002075999A (ja) | 2000-08-31 | 2000-08-31 | 銅配線パターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002075999A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7825026B2 (en) | 2004-06-07 | 2010-11-02 | Kyushu Institute Of Technology | Method for processing copper surface, method for forming copper pattern wiring and semiconductor device manufactured using such method |
| US7838983B2 (en) | 2005-04-26 | 2010-11-23 | Kyushu Institute Of Technology | Packaged semiconductor device and method of manufacturing the packaged semiconductor device |
| JP2013157544A (ja) * | 2012-01-31 | 2013-08-15 | National Institute Of Advanced Industrial & Technology | 炭化ケイ素半導体装置の製造方法 |
| JP2013168654A (ja) * | 2004-12-20 | 2013-08-29 | Palo Alto Research Center Inc | 微細寸法セラミック厚膜素子アレイ、高精細形状セラミック厚膜素子アレイ及び高アスペクト比セラミック厚膜素子アレイの形成方法 |
| JP2013232554A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| JP2014167916A (ja) * | 2008-12-31 | 2014-09-11 | Inktec Co Ltd | 金属薄膜の製造方法 |
| JP2016516211A (ja) * | 2013-02-18 | 2016-06-02 | オルボテック リミテッド | ツーステップの直接描画レーザ・メタライゼーション |
| US10622244B2 (en) | 2013-02-18 | 2020-04-14 | Orbotech Ltd. | Pulsed-mode direct-write laser metallization |
-
2000
- 2000-08-31 JP JP2000263294A patent/JP2002075999A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7825026B2 (en) | 2004-06-07 | 2010-11-02 | Kyushu Institute Of Technology | Method for processing copper surface, method for forming copper pattern wiring and semiconductor device manufactured using such method |
| JP2013168654A (ja) * | 2004-12-20 | 2013-08-29 | Palo Alto Research Center Inc | 微細寸法セラミック厚膜素子アレイ、高精細形状セラミック厚膜素子アレイ及び高アスペクト比セラミック厚膜素子アレイの形成方法 |
| US7838983B2 (en) | 2005-04-26 | 2010-11-23 | Kyushu Institute Of Technology | Packaged semiconductor device and method of manufacturing the packaged semiconductor device |
| JP2014167916A (ja) * | 2008-12-31 | 2014-09-11 | Inktec Co Ltd | 金属薄膜の製造方法 |
| US9290844B2 (en) | 2008-12-31 | 2016-03-22 | Inktec Co., Ltd. | Method for preparing metallic thin film |
| JP2013157544A (ja) * | 2012-01-31 | 2013-08-15 | National Institute Of Advanced Industrial & Technology | 炭化ケイ素半導体装置の製造方法 |
| JP2013232554A (ja) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| JP2016516211A (ja) * | 2013-02-18 | 2016-06-02 | オルボテック リミテッド | ツーステップの直接描画レーザ・メタライゼーション |
| US10015887B2 (en) | 2013-02-18 | 2018-07-03 | Orbotech Ltd. | Two-step, direct-write laser metallization |
| US10622244B2 (en) | 2013-02-18 | 2020-04-14 | Orbotech Ltd. | Pulsed-mode direct-write laser metallization |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4362170B2 (ja) | 銀超微粒子独立分散液 | |
| KR100538749B1 (ko) | 상호 접속 구조체, 및 로우-ｋ 유전체와 금속 도체 상호접속 구조체를 제조하는 방법 | |
| KR100538750B1 (ko) | 상호 접속 구조체 및 이종 로우-ｋ 유전체 | |
| CN1218381C (zh) | 增加低介电层涂布能力的方法 | |
| US6214259B1 (en) | Dispersion containing Cu ultrafine particles individually dispersed therein | |
| JP2003504693A (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| JP2004530287A (ja) | フォトレジストとｏｓｇの間の反応を除く方法 | |
| JP2002075999A (ja) | 銅配線パターンの形成方法 | |
| JPH0642471B2 (ja) | パターン形成方法 | |
| JP4362173B2 (ja) | Ｃｕ超微粒子独立分散液 | |
| TW200818261A (en) | Method of patterning an anti-reflective coating by partial etching | |
| JP2001035814A (ja) | 銀配線パターンの形成法 | |
| Wilson et al. | Effect of circuit structure on planarization resist thickness | |
| JP2006173408A (ja) | 回路付基板の製造方法および該方法で得られた回路付基板 | |
| US6194316B1 (en) | Method for forming CU-thin film | |
| Frommhold et al. | High aspect ratio etching using a fullerene derivative spin-on-carbon hardmask | |
| Peethala et al. | Impact of HF-based cleaning solutions on via resistance for sub-10 nm BEOL structures | |
| JP2000124157A (ja) | Ｃｕ薄膜の形成法 | |
| JPH05315327A (ja) | 半導体装置及びその製造方法 | |
| CN1205654C (zh) | 一种修复低介电常数材料层的方法 | |
| JPH1056011A (ja) | アルミニウム相互接続特性を向上させる方法とその製品 | |
| TWI228389B (en) | Method for forming conductive plugs | |
| JPH03261953A (ja) | 微細パターンの形成方法 | |
| JP2769598B2 (ja) | 導体ペースト | |
| JP3210601B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070517 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070517 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070807 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |