JP2004247296A - 通電処理方法、電子源基板の製造方法および製造装置 - Google Patents
通電処理方法、電子源基板の製造方法および製造装置 Download PDFInfo
- Publication number
- JP2004247296A JP2004247296A JP2004012994A JP2004012994A JP2004247296A JP 2004247296 A JP2004247296 A JP 2004247296A JP 2004012994 A JP2004012994 A JP 2004012994A JP 2004012994 A JP2004012994 A JP 2004012994A JP 2004247296 A JP2004247296 A JP 2004247296A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- electron source
- manufacturing
- source substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
【解決手段】 基板10上に配置された複数の導電体6への通電処理方法であって、基板10上の、複数の導電体が配置された領域S0と当該領域S0の周辺領域S1との通電処理時の平均温度差が15℃以上であり、基板10は、前記領域S0の幅L0[m]と前記領域S1の幅L1[m]とが以下の関係式を満足することを特徴とする。
L1/L0 > EαΔT/σth − 1
(ここで、ΔT[K]は前記平均温度差、E[Pa]は基板のヤング率、α[/K]は基板の線膨張係数、σth[Pa]は基板の材料定数である。)
【選択図】 図1
Description
まず、基板上に、導電性膜及び該導電性膜に接続された一対の素子電極からなる複数の素子と、該素子を複数個接続した配線を形成する。次に、作成した電子源基板の一部(少なくとも前記導電性膜の形成領域を含む)を真空チャンバー内に設置する。次に、真空チャンバーを排気した後、プローブ等と配線を通して該素子に電圧を印加し、各素子の導電性膜に亀裂を形成(以下:フォーミング)する。しかる後に、該真空チャンバーに有機物質を含むガスを導入し、所望の有機物質のガス分圧下で該各素子に再び電圧を印加し、該亀裂端に炭素、あるいは炭素化合物を堆積させる(以下:活性化)。
また、本発明は、電子源基板の電子放出素子の特性向上と、量産性向上と、歩留り向上と、を達成する電子源基板の製造方法と製造装置を提供するものである。
基板上に配置された複数の導電体への通電処理方法であって、
前記基板上の、複数の導電体が配置された領域S0と当該領域S0の周辺領域S1との通電処理時の平均温度差が、15℃以上であり、
前記基板は、前記領域S0の幅L0[m]と前記領域S1の幅L1[m]とが以下の関係式を満足するものであることを特徴とするものである。
L1/L0 > EαΔT/σth − 1
(ここで、ΔT[K]は前記平均温度差、E[Pa]は基板のヤング率、α[/K]は基板の線膨張係数、σth[Pa]は基板の材料定数である。)
前記基板上の、複数の導電体が配置された領域S0と当該領域S0の周辺領域S1との通電処理時の平均温度差が、15℃以上であり、
前記基板は、前記領域S0の幅L0[m]と前記領域S1の幅L1[m]とが以下の関係式を満足するものであることを特徴とするものである。
L1/L0 > EαΔT/σth − 1
(ここで、ΔT[K]は前記平均温度差、E[Pa]は基板のヤング率、α[/K]は基板の線膨張係数、σth[Pa]は基板の材料定数である。)
「前記通電処理をした後に、前記基板を所望の大きさに切断する切断工程を有すること」、
「前記切断工程は、前記導電体の領域を覆う防塵工程と、ホイールカッター切断工程、もしくはダイシング切断工程、もしくはサンドブラスト切断工程のいずれかの切断工程を有すること」、さらに「切断後の基板の周辺部の面取り工程と研磨工程と洗浄工程と、を有すること」、
「前記気密雰囲気下で通電を行う工程が、前記基板上の前記導電体の領域を容器で覆う被覆工程と、該被覆工程後にはガスの排気工程と導入工程を有すること」、
「前記導電体は一対の電極と当該電極間に形成された導電性膜からなり、該電極は配線と電気的に接続されており、前記通電処理の後に該導電性膜が表面伝導型電子放出素子となること」、
を含むものである。
「前記基板上の、複数の導電体が配置された領域S0と当該領域S0の周辺領域S1との通電処理時の平均温度差が、15℃以上であり、
前記基板は、前記領域S0の幅L0[m]と前記領域S1の幅L1[m]とが以下の関係式を満足するものであること。
L1/L0 > EαΔT/σth − 1
(ここで、ΔT[K]は前記平均温度差、E[Pa]は基板のヤング率、α[/K]は基板の線膨張係数、σth[Pa]は基板の材料定数である。)」、
「前記材料定数σthが20×106[Pa]である電子源基板を処理できること」、
「前記切断手段はホイールカッター、もしくはダイシング、もしくはサンドブラストのいずれかの切断手段と、前記導電体の領域を覆う防塵手段を有すること」、さらに「切断後の基板の周辺部の面取り手段と研磨手段と洗浄手段とを有すること」、
「前記雰囲気制御手段が前記基板上の前記導電体の領域を覆う容器からなり、該容器にはガスの排気手段と導入手段を備えていること」、
「前記固定手段は当該固定手段上に前記基板を真空吸着させる手段を備えていること」、
「前記固定手段は当該固定手段上に前記基板を静電吸着させる手段を備えていること」、
「前記固定手段は当該固定手段上に前記基板の温度を制御する加熱手段と冷却手段からなる制御手段を備えていること」。
σ=EαΔT/(L1/L0+1) …式(1)
L1/L0>EαΔT/σth−1 …式(2)
本実施例1は、本発明に係る製造装置を用いて図6、図7に示す表面伝導型電子放出素子を複数個備える図8に示される電子源基板を製造するものである。尚、図6乃至図8において10は基板、2、3は素子電極、4は導電性膜、29は炭素膜、5は炭素膜29の間隙、Gは導電性膜4の間隙である。
L1/L0 > 0.64
が得られる。但し、本実施例で使用した基板はPD200ガラスであり、弾性係数E=77.5×109[Pa]、線膨張係数α=79×10-7[/℃]、σth=20×106[Pa]である。
4 導電性膜
5 電子放出部
6 導電体領域(発熱領域)
7 X方向配線
8 Y方向配線
9 絶縁層
10 電子源基板
11 支持体
12 真空容器
15 気体の導入口
16 排気口
18 シール部材
19 拡散板
20a、20b ヒーター
21 水素または有機物質ガス
22 キャリアガス
23 水分除去フィルター
24 ガス流量制御装置
25a〜25f バルブ
26 真空ポンプ
27 真空計
28 配管
29 炭素膜
31 取り出し配線と駆動ドライバーとを接続する配線
32 電源、電流測定装置及び電流―電圧制御装置からなる駆動ドライバー
33 拡散板の開口部
62 支持枠
63 ガラス基板
64 メタルバック
65 蛍光体
66 フェースプレート
68 画像形成装置(表示パネル)
70 切断手段
71 防塵手段
72 切断時固定台
73 基板切断部を示す中心線
74 切断時の固定台逃げ部
1010 基板
1011 支持体
1012 真空容器
1015 気体の導入口
1016 排気口
1018 シール部材
1019 拡散板
1020 ヒーター
1021 水素または有機物質ガス
1022 キャリアガス
1023 水分除去フィルター
1024 ガス流量制御装置
1025a〜1025f バルブ
1026 真空ポンプ
1027 真空計
1028 配管
1031 配線
1032 駆動ドライバー
1033 拡散板の開口部
1041 熱伝導部材
Claims (16)
- 基板上に配置された複数の導電体への通電処理方法であって、
前記基板上の、複数の導電体が配置された領域S0と当該領域S0の周辺領域S1との通電処理時の平均温度差が、15℃以上であり、
前記基板は、前記領域S0の幅L0[m]と前記領域S1の幅L1[m]とが以下の関係式を満足するものであることを特徴とする通電処理方法。
L1/L0 > EαΔT/σth − 1
(ここで、ΔT[K]は前記平均温度差、E[Pa]は基板のヤング率、α[/K]は基板の線膨張係数、σth[Pa]は基板の材料定数である。) - 基板上に配置された複数の導電体に、気密雰囲気下で通電を行い、当該導電体の一部に電子放出機能を付与する電子源基板の製造方法において、
前記基板上の、複数の導電体が配置された領域S0と当該領域S0の周辺領域S1との通電処理時の平均温度差が、15℃以上であり、
前記基板は、前記領域S0の幅L0[m]と前記領域S1の幅L1[m]とが以下の関係式を満足するものであることを特徴とする電子源基板の製造方法。
L1/L0 > EαΔT/σth − 1
(ここで、ΔT[K]は前記平均温度差、E[Pa]は基板のヤング率、α[/K]は基板の線膨張係数、σth[Pa]は基板の材料定数である。) - 前記通電処理をした後に、前記基板を所望の大きさに切断する切断工程を有する請求項2に記載の電子源基板の製造方法。
- 前記切断工程は、前記導電体の領域を覆う防塵工程と、ホイールカッター切断工程、もしくはダイシング切断工程、もしくはサンドブラスト切断工程のいずれかの切断工程を有する請求項3に記載の電子源基板の製造方法。
- 切断後の基板の周辺部の面取り工程と研磨工程と洗浄工程と、を有する請求項3または4に記載の電子源基板の製造方法。
- 前記気密雰囲気下で通電を行う工程が、前記基板上の前記導電体の領域を容器で覆う被覆工程と、該被覆工程後にはガスの排気工程と導入工程を有する請求項2乃至5のいずれかに記載の電子源基板の製造方法。
- 前記導電体は一対の電極と当該電極間に形成された導電性膜からなり、該電極は配線と電気的に接続されており、前記通電処理の後に該導電性膜が表面伝導型電子放出素子となる請求項2乃至6のいずれかに記載の電子源基板の製造方法。
- 基板上に配置された複数の導電体に、気密雰囲気下で通電を行い、当該導電体の一部に電子放出機能を付与する電子源基板の製造装置であって、前記基板を固定支持する固定手段と、該基板の雰囲気を制御する雰囲気制御手段と、通電処理した後に該基板を所望の大きさに切断する切断手段と、を備えることを特徴とする電子源基板の製造装置。
- 前記基板上の、複数の導電体が配置された領域S0と当該領域S0の周辺領域S1との通電処理時の平均温度差が、15℃以上であり、
前記基板は、前記領域S0の幅L0[m]と前記領域S1の幅L1[m]とが以下の関係式を満足するものである請求項8に記載の電子源基板の製造装置。
L1/L0 > EαΔT/σth − 1
(ここで、ΔT[K]は前記平均温度差、E[Pa]は基板のヤング率、α[/K]は基板の線膨張係数、σth[Pa]は基板の材料定数である。) - 前記材料定数σthが20×106[Pa]である電子源基板を処理できる請求項9に記載の電子源基板の製造装置。
- 前記切断手段はホイールカッター、もしくはダイシング、もしくはサンドブラストのいずれかの切断手段と、前記導電体の領域を覆う防塵手段を有する請求項8乃至10のいずれかに記載の電子源基板の製造装置。
- 切断後の基板の周辺部の面取り手段と研磨手段と洗浄手段とを有する請求項8乃至11のいずれかに記載の電子源基板の製造装置。
- 前記雰囲気制御手段が前記基板上の前記導電体の領域を覆う容器からなり、該容器にはガスの排気手段と導入手段を備えている請求項8乃至12のいずれかに記載の電子源基板の製造装置。
- 前記固定手段は当該固定手段上に前記基板を真空吸着させる手段を備えている請求項8乃至13のいずれかに記載の電子源基板の製造装置。
- 前記固定手段は当該固定手段上に前記基板を静電吸着させる手段を備えている求項8乃至13のいずれかに記載の電子源基板の製造装置。
- 前記固定手段は当該固定手段上に前記基板の温度を制御する加熱手段と冷却手段からなる制御手段を備えている求項8乃至15のいずれかに記載の電子源基板の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004012994A JP3740484B2 (ja) | 2003-01-21 | 2004-01-21 | 通電処理方法、電子源基板の製造方法および製造装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003011733 | 2003-01-21 | ||
JP2004012994A JP3740484B2 (ja) | 2003-01-21 | 2004-01-21 | 通電処理方法、電子源基板の製造方法および製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004247296A true JP2004247296A (ja) | 2004-09-02 |
JP3740484B2 JP3740484B2 (ja) | 2006-02-01 |
Family
ID=33031930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004012994A Expired - Fee Related JP3740484B2 (ja) | 2003-01-21 | 2004-01-21 | 通電処理方法、電子源基板の製造方法および製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3740484B2 (ja) |
-
2004
- 2004-01-21 JP JP2004012994A patent/JP3740484B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3740484B2 (ja) | 2006-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7381578B2 (en) | Electrifying method and manufacturing method of electron-source substrate | |
JP3320387B2 (ja) | 電子源の製造装置及び製造方法 | |
US7326097B2 (en) | Method and apparatus for manufacturing image displaying apparatus | |
JP2002350462A (ja) | 電圧印加プローブ、電子源の製造装置及び製造方法 | |
JP3483537B2 (ja) | 画像表示装置の製造方法 | |
JP3890258B2 (ja) | 電子源の製造方法、および、電子源の製造装置 | |
JP3740484B2 (ja) | 通電処理方法、電子源基板の製造方法および製造装置 | |
US6962516B2 (en) | Voltage applying apparatus, and apparatus and method for manufacturing electron source | |
US7828623B2 (en) | Apparatus for processing substrate and apparatus for processing electron source substrate | |
JP2004227821A (ja) | 通電処理装置および電子源の製造装置 | |
US20020137423A1 (en) | Method of fabricating electron source substrate and image forming apparatus | |
JP2004146152A (ja) | 電圧印加装置 | |
JP2003007203A (ja) | 電子源の製造装置及び製造方法 | |
JP2003092060A (ja) | 電子源の製造装置及び製造方法 | |
JP2003007205A (ja) | 電子源の製造装置及び製造方法 | |
JP2005197241A (ja) | 電子源の製造装置及び電子源の製造方法 | |
JP2002367506A (ja) | 電圧印加装置、電子源の製造装置及び製造方法 | |
JP2002352701A (ja) | 電子源の製造装置及び製造方法 | |
JP2003086086A (ja) | 電子源の製造装置及び製造方法 | |
JP2004152601A (ja) | 電子源の製造装置 | |
JP2002075169A (ja) | 電子放出素子、電子源、および画像形成装置、並びにそれらの製造方法 | |
JP2002245929A (ja) | 電子源の製造装置及びその製造方法、並びに画像表示装置の製造方法 | |
JP2004207125A (ja) | 基板処理方法 | |
JP2004241299A (ja) | 電子源の製造装置および製造方法 | |
JP2002334651A (ja) | 電子源及び画像形成装置の製造方法、電子源の製造装置、導電体の通電方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |