JP2004240651A - 電源制御装置及び情報処理装置 - Google Patents
電源制御装置及び情報処理装置 Download PDFInfo
- Publication number
- JP2004240651A JP2004240651A JP2003028377A JP2003028377A JP2004240651A JP 2004240651 A JP2004240651 A JP 2004240651A JP 2003028377 A JP2003028377 A JP 2003028377A JP 2003028377 A JP2003028377 A JP 2003028377A JP 2004240651 A JP2004240651 A JP 2004240651A
- Authority
- JP
- Japan
- Prior art keywords
- state value
- combination
- voltages
- power supply
- reference clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
【課題】複数の電圧の供給を適切に制御する。
【解決手段】互いに異なる複数の電圧を供給する電源ユニットを制御する電源制御装置は、複数の電圧のうち電源ユニットが供給している電圧の組合せに対応する状態値を格納する状態レジスタ部と、基準クロックを発振する基準クロック発振部と、電源ユニットが供給する電圧の組合せを変更する変更指示を取得した場合に、予め定められた順序により基準クロックに応じて状態値を順次変更することにより、変更先の電圧の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを電源ユニットから供給させる出力部とを備える。
【選択図】 図２
【解決手段】互いに異なる複数の電圧を供給する電源ユニットを制御する電源制御装置は、複数の電圧のうち電源ユニットが供給している電圧の組合せに対応する状態値を格納する状態レジスタ部と、基準クロックを発振する基準クロック発振部と、電源ユニットが供給する電圧の組合せを変更する変更指示を取得した場合に、予め定められた順序により基準クロックに応じて状態値を順次変更することにより、変更先の電圧の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを電源ユニットから供給させる出力部とを備える。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、電源制御装置及び情報処理装置に関する。特に本発明は、互いに異なる複数の電圧を供給させる電源制御装置及び当該複数の電圧により動作する情報処理装置に関する。
【０００２】
【従来の技術】
従来、パーソナルコンピュータ等の情報処理装置は、互いに異なる複数の電圧により動作する。例えば、情報処理装置に用いられるＬＳＩは、ＬＳＩ内の信号線の幅に応じた電圧で動作する。また、１つのＬＳＩが、互いに異なる複数の電圧により動作する場合もある。
現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
【０００３】
【発明が解決しようとする課題】
各ＬＳＩには、何れの電圧から順にオンとすべきかの規格が予め定められている。例えば、ＬＳＩの破壊や誤動作を防止するために、典型的には、複数の電圧のうちより低い電圧から順に供給を開始し、複数の電圧のうちより高い電圧から順に停止する必要がある。
従来、複数の電圧をそれぞれ制御する複数の信号を、互いに異なる遅延量遅延させる方法が用いられている。しかし、この方法によれば、多数の遅延回路が必要となり、製造コストが高くなる欠点があった。また、制御用マイコンを用いて各電圧をオンとするタイミングを制御する方法が用いられている。しかし、この方法によれば、情報処理装置に電圧を供給していない状態であっても、新たに電圧の供給を開始する場合に備えて制御用マイコンを駆動させておくので、消費電力が大きくなる欠点があった。
そこで本発明は、上記の課題を解決することのできる電源制御装置及び情報処理装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００４】
【課題を解決するための手段】
即ち、本発明の第１の形態によると、互いに異なる複数の電圧を供給する電源ユニットを制御する電源制御装置であって、複数の電圧のうち電源ユニットが供給している電圧の組合せに対応する状態値を格納する状態レジスタ部と、基準クロックを発振する基準クロック発振部と、電源ユニットが供給する電圧の組合せを変更する変更指示を取得した場合に、予め定められた順序により基準クロックに応じて状態値を順次変更することにより、変更先の電圧の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを電源ユニットから供給させる出力部とを備えることを特徴とする電源制御装置及び当該電源制御装置を有する情報処理装置を提供する。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【０００５】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００６】
図１は、情報処理装置１００のブロック図である。情報処理装置１００は、電源の制御を行う電源制御装置１０と、バッテリーやＡＣアダプターから供給される電源を変圧し電源制御装置１０からの指示に応じて情報処理装置１００の各部に供給する電源ユニット２０と、それぞれが複数の電圧により動作する複数の部分、例えば、サウスブリッジ３０及び制御用マイコン４０と、ビデオ制御用ＬＳＩ５０及びメモリ６０と、ＣＰＵ７０及びハードディスクドライブ８０とを備える。
【０００７】
情報処理装置１００には、消費電力により区別される複数の動作モード、例えば、メモリの内容を保持しつつＣＰＵへの電源供給を停止するサスペンドモードや、ＣＰＵ及びＣＰＵの動作中に使用されるメモリ等の部分に電源を供給し、情報処理を可能とする電源オンモード等が予め定められている。電源制御装置１０は、動作モードを変更する電源制御指示をサウスブリッジ３０から受け取ると、当該電源制御指示に応じて、独立してオン又はオフに設定可能な複数の電源のうち、情報処理装置１００の各部分に供給する電源の組合せを選択し、電源ユニット２０に通知する。電源ユニット２０は、電源制御装置１０からの通知に応じた組合せの電源を、情報処理装置１００の各部分に供給する。
【０００８】
例えば、電源制御装置１０は、それぞれが独立してオン又はオフに設定可能な複数の電源である、Ｍ電源、Ａ電源、及びＢ電源のそれぞれを、電源ユニット２０からサウスブリッジ３０及び制御用マイコン４０、ビデオ制御用ＬＳＩ５０及びメモリ６０、並びにＣＰＵ７０及びハードディスクドライブ８０のそれぞれに対して供給させる。そして、電源制御装置１０は、電源制御指示に応じて、Ｍ電源、Ａ電源、及びＢ電源のそれぞれを、オン又はオフに設定する。電源制御装置１０は、Ｍ電源、Ａ電源、及びＢ電源に加え、更に、補助電源（Ｖａｕｘ）を、ＬＡＮ Ｄｅｖｉｃｅ等に供給してもよい。
【０００９】
本実施形態において、複数の電源は、例えば、単一の電源ユニット２０から供給される一の電源を、ＦＥＴスイッチ等により分岐することにより構成される。これに代えて、複数の電源は、それぞれが一の電源を生成する複数の電源ユニットにより供給されてもよい。また、本実施形態において、電源制御装置１０は、Ｍ電源がオフの場合であっても、サウスブリッジ３０から電源制御指示を取得する。即ち、Ｍ電源がオフの場合であっても、サウスブリッジ３０の一部は、他の電源により駆動している。これに代えて、電源制御装置１０は、Ｍ電源がオフの場合には、他の論理回路から電源制御指示を取得してもよい。
【００１０】
図２は、電源制御装置１０のブロック図である。電源制御装置１０は、電源ユニット２０を制御することにより、電源ユニット２０から情報処理装置１００の各部分に対して、互いに異なる複数の電圧を供給させることを目的とする。電源制御装置１０は、サウスブリッジ３０から電源制御指示を受け取る。そして、電源制御装置１０は、情報処理装置１００内に供給される電源及び電圧の組合せを、当該電源制御指示により指定された電源及び電圧の組合せに移行させる。この電源及び電圧の供給状態の移行において、電源制御装置１０は、予め定められた順序に従って、複数の電源の供給を順次開始又は順次停止させる。
【００１１】
電源制御装置１０は、ＡＳＩＣ等で実装された電源制御ＬＳＩ３００と、ＲＣ遅延回路１０３０とを有する。電源制御ＬＳＩ３００は、サウスブリッジ３０から受けた電源制御指示に基づき、ＲＣ遅延回路１０３０を用いて基準クロックを発振し、当該基準クロックに応じて状態値を変更する。電源制御ＬＳＩ３００は、状態値設定用組合せ回路１０５と、状態レジスタ部１１０と、基準クロック発振部１２０のうちＲＣ遅延回路１０３０を除いた部分と、状態値変更用組合せ回路１３０と、出力部１４０とを有する。状態値設定用組合せ回路１０５は、サウスブリッジ３０から受け取った電源制御指示に応じて、情報処理装置１００に対して供給する電圧の組合せを変更する変更指示を生成し、状態値変更用組合せ回路１３０に送る。例えば、状態値設定用組合せ回路１０５は、Ｍ電源の供給先であるサウスブリッジ３０及び制御用マイコン４０に、新たに複数の電圧の供給を開始する旨の指示であるＭ電源変更指示を、状態値変更用組合せ回路１３０に送る。
【００１２】
基準クロック発振部１２０は、複数の部分のうち何れか一の部分に電圧を供給する旨を示す変更指示を、状態値設定用組合せ回路１０５から取得した場合に、ＲＣ遅延回路１０３０の遅延量に基づいた周波数により基準クロックを発振し、状態レジスタ部１１０に送る。本実施形態において、複数の部分のうち何れか一の部分に電圧が供給される場合には、Ｍ電源が必ずオンとなることが予め定められているので、基準クロック発振部１２０は、予め定められたＭ電源をオンとするＭ電源変更指示を取得した場合に、基準クロックを発振する。
【００１３】
状態値変更用組合せ回路１３０は、複数の電源のうち電源ユニット２０が情報処理装置１００に供給する電源の組合せを変更する変更指示を状態値設定用組合せ回路１０５から取得する。この場合、状態値変更用組合せ回路１３０は、状態レジスタ部１１０が格納する状態値を、予め定められた順序により基準クロックに応じて順次変更することにより、変更先の電源の組合せに対応する値に遷移させる。より具体的には、例えば、状態値変更用組合せ回路１３０は、変更指示を取得した場合に、変更指示に応じて定まる初期値を状態値として状態レジスタ部１１０に格納する。そして、状態値変更用組合せ回路１３０は、続いて設定すべき状態値を、状態レジスタ部１１０に格納されている状態値に応じて選択し、状態レジスタ部１１０に設定する。状態値変更用組合せ回路１３０は、この設定動作を、基準クロックに応じて繰り返す。
【００１４】
状態レジスタ部１１０は、電源ユニット２０が情報処理装置１００の複数の部分のそれぞれに供給している電圧の組合せに対応付けられた状態値を格納する。即ち、状態レジスタ部１１０は、複数の電源のうち情報処理装置１００に供給されている電源の組合せと、電源の各供給先に供給されている電圧の組合せとの双方に対応付けられた状態値を格納する。そして、状態レジスタ部１１０は、基準クロック発振部１２０から基準クロックを受け取る毎に、状態値変更用組合せ回路１３０から設定された値に状態値を更新する。即ち、状態レジスタ部１１０及び状態値変更用組合せ回路１３０は、基準クロックに同期して状態遷移するステートマシーンを構成する。
【００１５】
出力部１４０は、状態値変更用組合せ回路１３０により順次変更される状態値を状態レジスタ部１１０から取得し、当該状態値に対応する電源の組合せ及び電圧の組合せを示す電源供給指示を、電源ユニット２０に通知する。これにより、出力部１４０は、当該状態値に対応する組合せの電源及び電圧を、電源ユニット２０から情報処理装置１００の各部に対して供給させる。例えば、出力部１４０は、電源供給指示を電源ユニット２０に通知することにより、電源ユニット２０からＭ電源の供給先に、互いに異なる複数の電圧、例えば、１．２Ｖ及び１．５Ｖを供給させる。
【００１６】
このように、電源制御装置１０は、情報処理装置１００の設計上予め定められた順序で、電源供給指示を電源ユニット２０に通知することにより、各電源の供給を開始させるので、情報処理装置１００の誤動作及び破壊を防止することができる。また、電源制御装置１０は、電圧の供給先にあるＬＳＩの規格等を満たす予め定められた順序により、電源供給指示を電源ユニット２０に通知することにより、複数の電圧の供給を順次開始させるので、ＬＳＩの誤動作及び破壊を防止することができる。
【００１７】
図３は、基準クロック発振部１２０のブロック図である。基準クロック発振部１２０は、遅延回路１０００と、論理和演算回路１０１０と、ＲＣ遅延回路１０３０と、シュミットインバーター１０４０と、帰還ループ有効化部の一例である論理積演算回路１０５０とを有する。遅延回路１０００は、情報処理装置１００の複数の部分のうち何れか一の部分に何れかの電圧を供給する指示であるＭ電源変更指示を示す変更指示信号を、予め定められた待機時間遅延させる。そして、論理和演算回路１０１０は、遅延回路１０００により遅延されていない変更指示信号及び遅延回路１０００により遅延された変更指示信号の論理和を得て、論理積演算回路１０５０に出力する。
【００１８】
ＲＣ遅延回路１０３０は、入力信号を予め定められた遅延量遅延させ、シュミットインバーター１０４０へ出力する。シュミットインバーター１０４０は、ＲＣ遅延回路１０３０からの出力を反転させ、当該出力の信号波形を略矩形に整形し、論理積演算回路１０５０を介してＲＣ遅延回路１０３０に再入力することにより帰還ループを形成する。なお、基準クロック発振部１２０は、ＲＣ遅延回路１０３０に代えて、ＲＣ遅延回路１０３０とは異なる遅延量を有する遅延回路を用いることにより、基準クロックの周波数を調整してもよい。即ち、情報処理装置１００の製造者等は、情報処理装置１００の機種に応じて、異なる遅延量を有するＲＣ遅延回路を電源制御ＬＳＩ３００に付加することにより、各機種に適した基準クロックを、同一の電源制御ＬＳＩ３００を用いて基準クロック発振部１２０に発振させることができる。
【００１９】
論理積演算回路１０５０は、論理和演算回路１０１０から取得した信号が正の場合に、ＲＣ遅延回路１０３０及びシュミットインバーター１０４０による帰還ループを有効とし、当該帰還ループにより発振する基準クロック信号を状態レジスタ部１１０に送る。より具体的には、論理積演算回路１０５０は、論理和演算回路１０１０及びシュミットインバーター１０４０のそれぞれから取得した信号の論理和を、ＲＣ遅延回路１０３０に入力すると共に、状態レジスタ部１１０に送る。また、基準クロック発振部１２０は、論理積演算回路１０５０が出力するクロックを分周することにより、所望の基準クロックを出力してもよい。
【００２０】
このように、基準クロック発振部１２０は、情報処理装置１００の複数の部分のうち何れか一の部分に電圧を供給する変更指示を取得した場合に、基準クロックを発振する。また、基準クロック発振部１２０は、情報処理装置１００の全ての部分に対する電圧の供給を停止する変更指示を取得した場合、例えば、Ｍ電源を供給する旨を示すＭ電源変更指示が０となった場合に、予め定められた待機時間経過後に、基準クロックを停止する。
【００２１】
図４は、消費電力により区別される複数の動作モードの詳細を示す。情報処理装置１００は、動作モードとして、例えば、ＡＣアダプターが接続されておらずＰＣが起動されていない状態である全電源オフモードと、ＡＣアダプターが接続されておりバッテリーの充電を行っている状態である電源オフモードと、情報処理装置１００の動作状態をメモリに退避した状態であるサスペンドモードと、利用者から起動指示を受け情報の処理を実行可能な状態である電源オンモードとを有する。
【００２２】
情報処理装置１００は、全電源オフモードにおいて、Ｍ電源、Ａ電源、及びＢ電源のそれぞれをオフとする。すなわち、電源制御装置１０が、全電源オフモードに移行する旨の電源制御指示をサウスブリッジ３０から取得した場合に、状態値設定用組合せ回路１０５は、Ｍ電源、Ａ電源、及びＢ電源のそれぞれをオフとする旨を示す変更指示を状態値変更用組合せ回路１３０に送る。
【００２３】
同様に、情報処理装置１００は、Ｍ電源、Ａ電源、及びＢ電源を、電源オフモードにおいて、それぞれオン、オフ、及びオフとし、サスペンドモードにおいて、それぞれオン、オン、及びオフとし、電源オンモードにおいて、それぞれオン、オン、及びオンとする。
【００２４】
このように、情報処理装置１００の消費電力により区別される複数の動作モードのそれぞれに対応付けて、情報処理装置１００の複数の部分のうち各動作モードにおいて電圧が供給される部分の組合せが予め定められている。
【００２５】
図５は、複数の動作モード間の状態遷移を示す。情報処理装置１００は、初期状態として全電源オフモード５００に設定されている。この場合、電源制御装置１０は、Ｍ電源、Ａ電源、及びＢ電源の全てをオフに設定している。情報処理装置１００が新たにＡＣアダプターに接続された場合に、電源制御装置１０は、Ｍ電源をオンに設定することにより電源オフモード５１０に遷移する（Ｓ１００）。
【００２６】
情報処理装置１００が、利用者から起動指示を受けた場合、例えば、電源ボタン等の押下を受けた場合に、電源制御装置１０は、Ａ電源を更にオンに設定することにより一旦サスペンドモード５２０に遷移する（Ｓ１１０）。そして、電源制御装置１０は、更にＢ電源をオンに設定することにより、電源オンモード５３０に遷移する（Ｓ１２０）。
【００２７】
情報処理装置１００が、電源オンモード５３０において、利用者から電源切断指示を受けた場合に、電源制御装置１０は、Ｂ電源をオフに設定することにより一旦サスペンドモード５２０に遷移する（Ｓ１３０）。続いて、電源制御装置１０は、Ａ電源をオフに設定することにより電源オフモード５１０に遷移する（Ｓ１４０）。そして、情報処理装置１００が、ＡＣアダプターとの接続を切断された場合に、電源制御装置１０は、更にＭ電源をオフに設定することにより全電源オフモード５００に遷移する（Ｓ１５０）。
なお、情報処理装置１００が、電源オンモード５３０において、利用者からサスペンド指示を受けた場合には、電源制御装置１０は、Ｂ電源をオフに設定することによりサスペンドモード５２０に遷移する（Ｓ１３０）。
【００２８】
このように、状態値変更用組合せ回路１３０は、複数の部分のそれぞれに対して供給している電圧の組合せを変更する変更指示、例えば、複数の電源の供給を開始する指示を取得した場合に、何れの部分に供給されている電圧をより先に変更するかを示す予め定められた順序に基づき、状態値を順次変更する。従って、情報処理装置１００は、予め設定された複数の動作モード間を、予め定められた順序で遷移することができる。即ち、電源制御装置１０は、設計上考慮されていない状態、例えば、Ｍ電源及びＢ電源がオンであり、かつＡ電源がオフである状態に遷移することを防止することができる。
【００２９】
なお、状態値変更用組合せ回路１３０は、複数の動作モードの何れにも対応しない部分の組合せに対して電圧を供給する変更指示を取得した場合には、当該変更指示により電圧が供給されるべき部分に包含され、かつ複数の動作モードの何れかに対応付けられた部分の組合せに電圧を供給させる状態値を設定する。例えば、状態値変更用組合せ回路１３０は、Ｍ電源、Ａ電源、及びＢ電源を、それぞれオン、オフ、及びオンとする変更指示を取得した場合には、当該変更指示が示す電圧の供給先は、何れの動作モードにも対応しないと判断する。この場合、状態値変更用組合せ回路１３０は、当該変更指示が示す電圧の供給先に包含され、かつ何れかの動作モードに対応する状態、即ち、Ｍ電源、Ａ電源、及びＢ電源を、それぞれオン、オフ、及びオフとする電源オフモード５１０とする状態値を設定する。これに代えて、状態値変更用組合せ回路１３０は、複数の動作モードの何れにも対応しない部分の組合せに対して電圧を供給する変更指示を取得した場合には、当該変更指示に関わらず、変更前の状態値を設定したまま保持させてもよい。
【００３０】
図６は、電源オフモード５１０における状態遷移を示す。電源オフモード５１０は、電源オフモード６００−１〜Ｎを含む。例えば、情報処理装置１００が、全電源オフモード５００においてＡＣアダプターに接続された場合に、電源制御装置１０は、Ｍ電源の供給先に１．２Ｖの電圧を供給する状態値を、状態レジスタ部１１０に設定することにより、電源オフモード６００−１に遷移する（Ｓ１００）。
【００３１】
そして、情報処理装置１００は、基準クロックに応じて（Ｓ２００）、Ｍ電源の供給先に更に１．５Ｖの電圧を供給する状態値を設定することにより、電源オフモード６００−２に遷移する。情報処理装置１００は、基準クロックに応じて順次状態値を変更することにより状態を遷移し（Ｓ２１０、Ｓ２２０）、Ｍ電源の供給先に、複数の電圧の全てを供給している電源オフモード６００−Ｎに遷移する。
【００３２】
このように、状態値変更用組合せ回路１３０は、サウスブリッジ３０及び制御用マイコン４０に複数の電圧の供給を開始させるＭ電源変更指示を受けた場合に、複数の電圧のうちより低い電圧から順に供給を開始させる状態値を状態レジスタ部１１０に順次設定する。従って、情報処理装置１００は、複数の電圧のうちより低い電圧から順に供給を開始し、Ｍ電源の供給先に複数の電圧の全てを供給している状態に遷移することができる。
【００３３】
続いて、情報処理装置１００が、電源オフモード６００−Ｎにおいて、ＡＣアダプターとの接続を切断された場合に、電源制御装置１０は、基準クロックに応じて順次状態値を変更することにより状態を遷移し（Ｓ２３０、Ｓ２４０）、複数の電圧のうちより高い電圧から順に供給を停止する。そして、電源制御装置１０は、Ｍ電源に対応する部分に１．２Ｖ及び１．５Ｖの電圧を供給する状態値を設定することにより、電源オフモード６００−２に遷移する。更に、電源制御装置１０は、基準クロックに応じて（Ｓ２５０）、１．５Ｖの電圧の供給を更に停止する状態値を設定することにより、１．２Ｖの電圧を供給する状態値を設定した電源オフモード６００−１に遷移する。
【００３４】
このように、状態値変更用組合せ回路１３０は、Ｍ電源の供給先に複数の電圧の全ての供給を停止させるＭ電源変更指示を受けた場合に、複数の電圧のうちより高い電圧から順に供給を停止させる状態値を状態レジスタ部１１０に順次設定する。従って、情報処理装置１００は、複数の電圧のうちより高い電圧から順に供給を停止し、Ｍ電源に対応する部分に複数の電圧の何れも供給しない状態に遷移することができる。
【００３５】
本実施形態において、状態値変更用組合せ回路１３０は、予め定められた順序として、より低い電圧から順に供給を開始させ、かつより高い電圧から順に供給を停止させる順序により、状態値を変更する。これに代えて、状態値変更用組合せ回路１３０は、予め定められた順序として、より高い電圧から順に供給を開始させ、より低い電圧から順に供給を停止させる順序により、状態値を変更してもよい。即ち、予め定められた順序とは、電圧の供給先であるＬＳＩ等の電子部品の規格に応じて定まる順序である。
【００３６】
図７は、各電圧の供給が基準クロックに応じて変更されるタイミングを示す。本図においては、基準クロックに応じてＭ電源及びＡ電源の供給が変更されるタイミングを示す。なお、Ｂ電源については、Ｍ電源及びＡ電源と同様であるため説明を省略する。基準クロック発振部１２０は、Ｍ電源を新たに供給するＭ電源変更指示を受けた場合に、基準クロックの発振を開始する。状態値変更用組合せ回路１３０は、Ｍ電源変更指示を受けた場合に、順次Ｍ電源の供給先に対する、１．２Ｖ、１．５Ｖ、及び３Ｖの電圧の供給を基準クロックに応じて順次開始させる。続いて、状態値変更用組合せ回路１３０は、Ａ電源の供給を開始するＡ電源変更指示を受けた場合に、Ａ電源の供給先に対する、１．２Ｖ、１．５Ｖ、及び３Ｖの電圧の供給を基準クロックに応じて順次開始させる。
【００３７】
状態値変更用組合せ回路１３０は、Ａ電源の供給を停止するＡ電源変更指示を受けた場合に、例えば、Ａ電源変更指示を示す信号が０となった場合に、Ａ電源の供給先に対する、３Ｖ、１．５Ｖ、及び１．２Ｖの電圧の供給を基準クロックに応じて順次停止させる。続いて、状態値変更用組合せ回路１３０は、Ｍ電源の供給を停止するＭ電源変更指示を受けた場合に、例えば、Ｍ電源変更指示を示す信号が０となった場合に、Ｍ電源の供給先に対する、３Ｖ、１．５Ｖ、及び１．２Ｖの電圧の供給を基準クロックに応じて順次停止させる。そして、基準クロック発振部１２０は、全ての部分に対する電圧の供給を停止させる変更指示を受けた場合、例えば、Ｍ電源変更指示及びＡ電源変更指示の双方を示す信号が０である場合に、状態値変更用組合せ回路１３０により複数の電圧の供給が停止された後に、基準クロックの発振を停止する。
【００３８】
また、本図の例においては、状態値変更用組合せ回路１３０は、一の基準クロックを受ける毎に、状態値を順次変更する。これに代えて、状態値変更用組合せ回路１３０は、複数の基準クロックを受ける毎に、状態値を変更してもよい。即ち、状態値変更用組合せ回路１３０は、電圧の供給先にあるＬＳＩ等の規格に基づき定まる間隔を空けて、順次状態値を変更すればよい。
【００３９】
このように、電源制御装置１０は、予め定められた順序により基準クロックに応じて状態値を順次変更することにより、複数の電源の供給を順次開始又は順次停止させることができる。従って、電源制御装置１０は、情報処理装置１００の設計上予め定められた順序で、各電源の供給を開始すさせることができるので、情報処理装置１００の誤動作及び破壊を防止することができる。また、電源制御装置１０は、電源の供給先である情報処理装置１００の各部分に対して、複数の電圧の供給を順次開始又は順次停止させることができる。従って、電源制御装置１０は、電圧の供給先にあるＬＳＩの規格等を満たす予め定められた順序により、複数の電圧の供給を順次開始させることができるので、ＬＳＩの誤動作及び破壊を防止することができる。
【００４０】
また、電源制御装置１０は、電圧を制御する場合にのみ、基準クロックを発振するので、電圧を制御する必要のない動作モードにおける消費電力を小さくすることができる。更に、電源制御装置１０は、電源制御ＬＳＩ３００の設計を変更することなく、ＲＣ遅延回路１０３０を取り替えることにより、基準クロックを調整することができる。即ち、電源制御装置１０は、電圧の供給先に設計変更等があった場合でも、電圧供給のタイミングを柔軟に調整することができる。
【００４１】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４２】
以上に説明した実施形態によれば、以下の各項目に示す電源制御装置及び情報処理装置が実現される。
【００４３】
（項目１） 互いに異なる複数の電圧を供給する電源ユニットを制御する電源制御装置であって、前記複数の電圧のうち前記電源ユニットが供給している電圧の組合せに対応する状態値を格納する状態レジスタ部と、基準クロックを発振する基準クロック発振部と、前記電源ユニットが供給する電圧の組合せを変更する変更指示を取得した場合に、予め定められた順序により前記基準クロックに応じて前記状態値を順次変更することにより、変更先の電圧の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、前記状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを前記電源ユニットから供給させる出力部とを備えることを特徴とする電源制御装置。
（項目２） 前記状態値変更用組合せ回路は、新たに前記複数の電圧を供給させる旨の前記変更指示を取得した場合に、前記複数の電圧のうちより低い電圧から順に供給を開始させる状態値を順次設定することを特徴とする項目１記載の電源制御装置。
【００４４】
（項目３） 前記状態値変更用組合せ回路は、前記複数の電圧の供給を停止する旨の前記変更指示を取得した場合に、前記複数の電圧のうちより高い電圧から順に供給を停止させる状態値を順次設定することを特徴とする項目１記載の電源制御装置。
（項目４） 前記複数の電圧の供給先である情報処理装置は、それぞれが前記複数の電圧により動作する複数の部分を有し、前記状態レジスタ部は、前記複数の部分のそれぞれに供給されている電圧の組合せを前記状態値として格納し、前記状態値変更用組合せ回路は、前記複数の部分のそれぞれに対して供給されている電圧の組合せを変更する前記変更指示を取得した場合に、何れの前記部分に供給されている電圧をより先に変更するかを示す予め定められた順序に更に基づき、前記状態値を変更し、前記出力部は、前記状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを前記電源ユニットから前記情報処理装置の各部分に供給させることを特徴とする項目１記載の電源制御装置。
【００４５】
（項目５） 前記基準クロック発振部は、前記複数の部分のうち何れか一の前記部分に電圧を供給する前記変更指示を取得した場合に、前記基準クロックを発振することを特徴とする項目４記載の電源制御装置。
（項目６） 前記基準クロック発振部は、全ての前記部分に対する電圧の供給を停止する前記変更指示を取得した場合に、前記状態値変更用組合せ回路が前記全ての部分に対する前記複数の電圧の供給を停止した後に、前記基準クロックを停止することを特徴とする項目４記載の電源制御装置。
（項目７） 前記基準クロック発振部は、前記複数の部分のうち何れか一の部分に何れかの電圧を供給する前記変更指示を示す変更指示信号を、予め定められた待機時間遅延させる遅延回路と、前記遅延回路により遅延されていない前記変更指示信号及び前記遅延回路により遅延された前記変更指示信号の論理和を得る論理和演算回路と、ＲＣ遅延回路と、前記ＲＣ遅延回路からの出力を反転させ、当該出力の信号波形を略矩形に整形し、前記ＲＣ遅延回路に再入力することにより帰還ループを形成するシュミットインバーターと、前記論理和が正の場合に前記帰還ループを有効とする帰還ループ有効化部とを有することを特徴とする項目４記載の電源制御装置。
【００４６】
（項目８） 前記情報処理装置の消費電力により区別される複数の動作モードのそれぞれに対応付けて、前記複数の部分のうち各動作モードにおいて電圧が供給される前記部分の組合せが予め定められており、前記状態値変更用組合せ回路は、前記複数の動作モードの何れにも対応しない前記部分の組合せに対して電圧を供給する前記変更指示を取得した場合に、当該変更指示により電圧が供給されるべき部分に包含され、かつ前記複数の動作モードの何れかに対応付けられた前記部分の組合せに電圧を供給させる前記状態値を設定することを特徴とする項目４記載の電源制御装置。
（項目９） それぞれが独立してオン又はオフに設定可能な複数の電源を供給する電源ユニットを制御する電源制御装置であって、前記複数の電源のうち前記電源ユニットが供給している電源の組合せに対応する状態値を格納する状態レジスタ部と、基準クロックを発振する基準クロック発振部と、前記電源ユニットが供給する電源の組合せを変更する変更指示を取得した場合に、予め定められた順序により前記基準クロックに応じて前記状態値を順次変更することにより、変更先の電源の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、前記状態値変更用組合せ回路により順次変更される状態値に対応する電源の組合せを前記電源ユニットから供給させる出力部とを備えることを特徴とする電源制御装置。
【００４７】
（項目１０） 互いに異なる複数の電圧により動作する情報処理装置であって、前記複数の電圧のうち当該情報処理装置に供給している電圧の組合せに対応する状態値を格納する状態レジスタ部と、基準クロックを発振する基準クロック発振部と、当該情報処理装置に対して供給する電圧の組合せを変更する変更指示を取得した場合に、予め定められた順序により前記基準クロックに応じて前記状態値を順次変更することにより、変更先の電圧の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、前記状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを前記情報処理装置に対して供給させる出力部と、前記出力部の指示に応じて当該情報処理装置に電源を供給する電源ユニットとを備えることを特徴とする情報処理装置。
（項目１１） それぞれが前記複数の電圧により動作する複数の部分を更に備え、前記状態レジスタ部は、前記複数の部分のそれぞれに供給されている電圧の組合せを前記状態値として格納し、前記状態値変更用組合せ回路は、前記複数の部分のそれぞれに対して供給している電圧の組合せを変更する前記変更指示を取得した場合に、何れの前記部分に供給している電圧をより先に変更するかを示す予め定められた順序に更に基づき、前記状態値を変更し、前記出力部は、前記状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを各前記部分に対して供給させることを特徴とする項目１０記載の情報処理装置。
【００４８】
（項目１２） 前記基準クロック発振部は、前記複数の部分のうち何れか一の前記部分に電圧を供給する前記変更指示を取得した場合に、前記基準クロックを発振することを特徴とする項目１１記載の情報処理装置。
（項目１３） 前記基準クロック発振部は、全ての前記部分に対する電圧の供給を停止する前記変更指示を取得した場合に、前記状態値変更用組合せ回路が前記全ての部分に対する前記複数の電圧の供給を停止した後に、前記基準クロックを停止することを特徴とする項目１１記載の情報処理装置。
（項目１４） それぞれが独立してオン又はオフに設定可能な複数の電源により動作する情報処理装置であって、前記複数の電源のうち当該情報処理装置に供給している電源の組合せに対応する状態値を格納する状態レジスタ部と、基準クロックを発振する基準クロック発振部と、当該情報処理装置に対して供給する電源の組合せを変更する変更指示を取得した場合に、予め定められた順序により前記基準クロックに応じて前記状態値を順次変更することにより、変更先の電源の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、前記状態値変更用組合せ回路により順次変更される状態値に対応する電源の組合せを当該情報処理装置に対して供給させる出力部と、前記出力部の指示に応じて当該情報処理装置に電源を供給する電源ユニットとを備えることを特徴とする情報処理装置。
【００４９】
【発明の効果】
上記説明から明らかなように、本発明によれば複数の電圧の供給を適切に制御することができる。
【図面の簡単な説明】
【図１】図１は、情報処理装置１００のブロック図。
【図２】図２は、電源制御装置１０のブロック図。
【図３】図３は、基準クロック発振部１２０のブロック図。
【図４】図４は、消費電力により区別される複数の動作モードの詳細を示す図。
【図５】図５は、複数の動作モード間の状態遷移を示す図。
【図６】図６は、電源オフモード５１０における状態遷移を示す図。
【図７】図７は、各電圧の供給が基準クロックに応じて変更されるタイミングを示す図。
【符号の説明】
１０ 電源制御装置
２０ 電源ユニット
３０ サウスブリッジ
４０ 制御用マイコン
５０ ビデオ制御用ＬＳＩ
６０ メモリ
７０ ＣＰＵ
８０ ハードディスクドライブ
１００ 情報処理装置
１０５ 状態値設定用組合せ回路
１１０ 状態レジスタ部
１２０ 基準クロック発振部
１３０ 状態値変更用組合せ回路
１４０ 出力部
３００ 電源制御ＬＳＩ
１０００ 遅延回路
１０１０ 論理和演算回路
１０３０ ＲＣ遅延回路
１０４０ シュミットインバーター
１０５０ 論理積演算回路
５００ 全電源オフ状態
５１０ 電源オフ状態
５２０ サスペンド状態
５３０ 電源オン状態
６００−１〜Ｎ 電源オフ状態
【発明の属する技術分野】
本発明は、電源制御装置及び情報処理装置に関する。特に本発明は、互いに異なる複数の電圧を供給させる電源制御装置及び当該複数の電圧により動作する情報処理装置に関する。
【０００２】
【従来の技術】
従来、パーソナルコンピュータ等の情報処理装置は、互いに異なる複数の電圧により動作する。例えば、情報処理装置に用いられるＬＳＩは、ＬＳＩ内の信号線の幅に応じた電圧で動作する。また、１つのＬＳＩが、互いに異なる複数の電圧により動作する場合もある。
現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
【０００３】
【発明が解決しようとする課題】
各ＬＳＩには、何れの電圧から順にオンとすべきかの規格が予め定められている。例えば、ＬＳＩの破壊や誤動作を防止するために、典型的には、複数の電圧のうちより低い電圧から順に供給を開始し、複数の電圧のうちより高い電圧から順に停止する必要がある。
従来、複数の電圧をそれぞれ制御する複数の信号を、互いに異なる遅延量遅延させる方法が用いられている。しかし、この方法によれば、多数の遅延回路が必要となり、製造コストが高くなる欠点があった。また、制御用マイコンを用いて各電圧をオンとするタイミングを制御する方法が用いられている。しかし、この方法によれば、情報処理装置に電圧を供給していない状態であっても、新たに電圧の供給を開始する場合に備えて制御用マイコンを駆動させておくので、消費電力が大きくなる欠点があった。
そこで本発明は、上記の課題を解決することのできる電源制御装置及び情報処理装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００４】
【課題を解決するための手段】
即ち、本発明の第１の形態によると、互いに異なる複数の電圧を供給する電源ユニットを制御する電源制御装置であって、複数の電圧のうち電源ユニットが供給している電圧の組合せに対応する状態値を格納する状態レジスタ部と、基準クロックを発振する基準クロック発振部と、電源ユニットが供給する電圧の組合せを変更する変更指示を取得した場合に、予め定められた順序により基準クロックに応じて状態値を順次変更することにより、変更先の電圧の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを電源ユニットから供給させる出力部とを備えることを特徴とする電源制御装置及び当該電源制御装置を有する情報処理装置を提供する。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【０００５】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００６】
図１は、情報処理装置１００のブロック図である。情報処理装置１００は、電源の制御を行う電源制御装置１０と、バッテリーやＡＣアダプターから供給される電源を変圧し電源制御装置１０からの指示に応じて情報処理装置１００の各部に供給する電源ユニット２０と、それぞれが複数の電圧により動作する複数の部分、例えば、サウスブリッジ３０及び制御用マイコン４０と、ビデオ制御用ＬＳＩ５０及びメモリ６０と、ＣＰＵ７０及びハードディスクドライブ８０とを備える。
【０００７】
情報処理装置１００には、消費電力により区別される複数の動作モード、例えば、メモリの内容を保持しつつＣＰＵへの電源供給を停止するサスペンドモードや、ＣＰＵ及びＣＰＵの動作中に使用されるメモリ等の部分に電源を供給し、情報処理を可能とする電源オンモード等が予め定められている。電源制御装置１０は、動作モードを変更する電源制御指示をサウスブリッジ３０から受け取ると、当該電源制御指示に応じて、独立してオン又はオフに設定可能な複数の電源のうち、情報処理装置１００の各部分に供給する電源の組合せを選択し、電源ユニット２０に通知する。電源ユニット２０は、電源制御装置１０からの通知に応じた組合せの電源を、情報処理装置１００の各部分に供給する。
【０００８】
例えば、電源制御装置１０は、それぞれが独立してオン又はオフに設定可能な複数の電源である、Ｍ電源、Ａ電源、及びＢ電源のそれぞれを、電源ユニット２０からサウスブリッジ３０及び制御用マイコン４０、ビデオ制御用ＬＳＩ５０及びメモリ６０、並びにＣＰＵ７０及びハードディスクドライブ８０のそれぞれに対して供給させる。そして、電源制御装置１０は、電源制御指示に応じて、Ｍ電源、Ａ電源、及びＢ電源のそれぞれを、オン又はオフに設定する。電源制御装置１０は、Ｍ電源、Ａ電源、及びＢ電源に加え、更に、補助電源（Ｖａｕｘ）を、ＬＡＮ Ｄｅｖｉｃｅ等に供給してもよい。
【０００９】
本実施形態において、複数の電源は、例えば、単一の電源ユニット２０から供給される一の電源を、ＦＥＴスイッチ等により分岐することにより構成される。これに代えて、複数の電源は、それぞれが一の電源を生成する複数の電源ユニットにより供給されてもよい。また、本実施形態において、電源制御装置１０は、Ｍ電源がオフの場合であっても、サウスブリッジ３０から電源制御指示を取得する。即ち、Ｍ電源がオフの場合であっても、サウスブリッジ３０の一部は、他の電源により駆動している。これに代えて、電源制御装置１０は、Ｍ電源がオフの場合には、他の論理回路から電源制御指示を取得してもよい。
【００１０】
図２は、電源制御装置１０のブロック図である。電源制御装置１０は、電源ユニット２０を制御することにより、電源ユニット２０から情報処理装置１００の各部分に対して、互いに異なる複数の電圧を供給させることを目的とする。電源制御装置１０は、サウスブリッジ３０から電源制御指示を受け取る。そして、電源制御装置１０は、情報処理装置１００内に供給される電源及び電圧の組合せを、当該電源制御指示により指定された電源及び電圧の組合せに移行させる。この電源及び電圧の供給状態の移行において、電源制御装置１０は、予め定められた順序に従って、複数の電源の供給を順次開始又は順次停止させる。
【００１１】
電源制御装置１０は、ＡＳＩＣ等で実装された電源制御ＬＳＩ３００と、ＲＣ遅延回路１０３０とを有する。電源制御ＬＳＩ３００は、サウスブリッジ３０から受けた電源制御指示に基づき、ＲＣ遅延回路１０３０を用いて基準クロックを発振し、当該基準クロックに応じて状態値を変更する。電源制御ＬＳＩ３００は、状態値設定用組合せ回路１０５と、状態レジスタ部１１０と、基準クロック発振部１２０のうちＲＣ遅延回路１０３０を除いた部分と、状態値変更用組合せ回路１３０と、出力部１４０とを有する。状態値設定用組合せ回路１０５は、サウスブリッジ３０から受け取った電源制御指示に応じて、情報処理装置１００に対して供給する電圧の組合せを変更する変更指示を生成し、状態値変更用組合せ回路１３０に送る。例えば、状態値設定用組合せ回路１０５は、Ｍ電源の供給先であるサウスブリッジ３０及び制御用マイコン４０に、新たに複数の電圧の供給を開始する旨の指示であるＭ電源変更指示を、状態値変更用組合せ回路１３０に送る。
【００１２】
基準クロック発振部１２０は、複数の部分のうち何れか一の部分に電圧を供給する旨を示す変更指示を、状態値設定用組合せ回路１０５から取得した場合に、ＲＣ遅延回路１０３０の遅延量に基づいた周波数により基準クロックを発振し、状態レジスタ部１１０に送る。本実施形態において、複数の部分のうち何れか一の部分に電圧が供給される場合には、Ｍ電源が必ずオンとなることが予め定められているので、基準クロック発振部１２０は、予め定められたＭ電源をオンとするＭ電源変更指示を取得した場合に、基準クロックを発振する。
【００１３】
状態値変更用組合せ回路１３０は、複数の電源のうち電源ユニット２０が情報処理装置１００に供給する電源の組合せを変更する変更指示を状態値設定用組合せ回路１０５から取得する。この場合、状態値変更用組合せ回路１３０は、状態レジスタ部１１０が格納する状態値を、予め定められた順序により基準クロックに応じて順次変更することにより、変更先の電源の組合せに対応する値に遷移させる。より具体的には、例えば、状態値変更用組合せ回路１３０は、変更指示を取得した場合に、変更指示に応じて定まる初期値を状態値として状態レジスタ部１１０に格納する。そして、状態値変更用組合せ回路１３０は、続いて設定すべき状態値を、状態レジスタ部１１０に格納されている状態値に応じて選択し、状態レジスタ部１１０に設定する。状態値変更用組合せ回路１３０は、この設定動作を、基準クロックに応じて繰り返す。
【００１４】
状態レジスタ部１１０は、電源ユニット２０が情報処理装置１００の複数の部分のそれぞれに供給している電圧の組合せに対応付けられた状態値を格納する。即ち、状態レジスタ部１１０は、複数の電源のうち情報処理装置１００に供給されている電源の組合せと、電源の各供給先に供給されている電圧の組合せとの双方に対応付けられた状態値を格納する。そして、状態レジスタ部１１０は、基準クロック発振部１２０から基準クロックを受け取る毎に、状態値変更用組合せ回路１３０から設定された値に状態値を更新する。即ち、状態レジスタ部１１０及び状態値変更用組合せ回路１３０は、基準クロックに同期して状態遷移するステートマシーンを構成する。
【００１５】
出力部１４０は、状態値変更用組合せ回路１３０により順次変更される状態値を状態レジスタ部１１０から取得し、当該状態値に対応する電源の組合せ及び電圧の組合せを示す電源供給指示を、電源ユニット２０に通知する。これにより、出力部１４０は、当該状態値に対応する組合せの電源及び電圧を、電源ユニット２０から情報処理装置１００の各部に対して供給させる。例えば、出力部１４０は、電源供給指示を電源ユニット２０に通知することにより、電源ユニット２０からＭ電源の供給先に、互いに異なる複数の電圧、例えば、１．２Ｖ及び１．５Ｖを供給させる。
【００１６】
このように、電源制御装置１０は、情報処理装置１００の設計上予め定められた順序で、電源供給指示を電源ユニット２０に通知することにより、各電源の供給を開始させるので、情報処理装置１００の誤動作及び破壊を防止することができる。また、電源制御装置１０は、電圧の供給先にあるＬＳＩの規格等を満たす予め定められた順序により、電源供給指示を電源ユニット２０に通知することにより、複数の電圧の供給を順次開始させるので、ＬＳＩの誤動作及び破壊を防止することができる。
【００１７】
図３は、基準クロック発振部１２０のブロック図である。基準クロック発振部１２０は、遅延回路１０００と、論理和演算回路１０１０と、ＲＣ遅延回路１０３０と、シュミットインバーター１０４０と、帰還ループ有効化部の一例である論理積演算回路１０５０とを有する。遅延回路１０００は、情報処理装置１００の複数の部分のうち何れか一の部分に何れかの電圧を供給する指示であるＭ電源変更指示を示す変更指示信号を、予め定められた待機時間遅延させる。そして、論理和演算回路１０１０は、遅延回路１０００により遅延されていない変更指示信号及び遅延回路１０００により遅延された変更指示信号の論理和を得て、論理積演算回路１０５０に出力する。
【００１８】
ＲＣ遅延回路１０３０は、入力信号を予め定められた遅延量遅延させ、シュミットインバーター１０４０へ出力する。シュミットインバーター１０４０は、ＲＣ遅延回路１０３０からの出力を反転させ、当該出力の信号波形を略矩形に整形し、論理積演算回路１０５０を介してＲＣ遅延回路１０３０に再入力することにより帰還ループを形成する。なお、基準クロック発振部１２０は、ＲＣ遅延回路１０３０に代えて、ＲＣ遅延回路１０３０とは異なる遅延量を有する遅延回路を用いることにより、基準クロックの周波数を調整してもよい。即ち、情報処理装置１００の製造者等は、情報処理装置１００の機種に応じて、異なる遅延量を有するＲＣ遅延回路を電源制御ＬＳＩ３００に付加することにより、各機種に適した基準クロックを、同一の電源制御ＬＳＩ３００を用いて基準クロック発振部１２０に発振させることができる。
【００１９】
論理積演算回路１０５０は、論理和演算回路１０１０から取得した信号が正の場合に、ＲＣ遅延回路１０３０及びシュミットインバーター１０４０による帰還ループを有効とし、当該帰還ループにより発振する基準クロック信号を状態レジスタ部１１０に送る。より具体的には、論理積演算回路１０５０は、論理和演算回路１０１０及びシュミットインバーター１０４０のそれぞれから取得した信号の論理和を、ＲＣ遅延回路１０３０に入力すると共に、状態レジスタ部１１０に送る。また、基準クロック発振部１２０は、論理積演算回路１０５０が出力するクロックを分周することにより、所望の基準クロックを出力してもよい。
【００２０】
このように、基準クロック発振部１２０は、情報処理装置１００の複数の部分のうち何れか一の部分に電圧を供給する変更指示を取得した場合に、基準クロックを発振する。また、基準クロック発振部１２０は、情報処理装置１００の全ての部分に対する電圧の供給を停止する変更指示を取得した場合、例えば、Ｍ電源を供給する旨を示すＭ電源変更指示が０となった場合に、予め定められた待機時間経過後に、基準クロックを停止する。
【００２１】
図４は、消費電力により区別される複数の動作モードの詳細を示す。情報処理装置１００は、動作モードとして、例えば、ＡＣアダプターが接続されておらずＰＣが起動されていない状態である全電源オフモードと、ＡＣアダプターが接続されておりバッテリーの充電を行っている状態である電源オフモードと、情報処理装置１００の動作状態をメモリに退避した状態であるサスペンドモードと、利用者から起動指示を受け情報の処理を実行可能な状態である電源オンモードとを有する。
【００２２】
情報処理装置１００は、全電源オフモードにおいて、Ｍ電源、Ａ電源、及びＢ電源のそれぞれをオフとする。すなわち、電源制御装置１０が、全電源オフモードに移行する旨の電源制御指示をサウスブリッジ３０から取得した場合に、状態値設定用組合せ回路１０５は、Ｍ電源、Ａ電源、及びＢ電源のそれぞれをオフとする旨を示す変更指示を状態値変更用組合せ回路１３０に送る。
【００２３】
同様に、情報処理装置１００は、Ｍ電源、Ａ電源、及びＢ電源を、電源オフモードにおいて、それぞれオン、オフ、及びオフとし、サスペンドモードにおいて、それぞれオン、オン、及びオフとし、電源オンモードにおいて、それぞれオン、オン、及びオンとする。
【００２４】
このように、情報処理装置１００の消費電力により区別される複数の動作モードのそれぞれに対応付けて、情報処理装置１００の複数の部分のうち各動作モードにおいて電圧が供給される部分の組合せが予め定められている。
【００２５】
図５は、複数の動作モード間の状態遷移を示す。情報処理装置１００は、初期状態として全電源オフモード５００に設定されている。この場合、電源制御装置１０は、Ｍ電源、Ａ電源、及びＢ電源の全てをオフに設定している。情報処理装置１００が新たにＡＣアダプターに接続された場合に、電源制御装置１０は、Ｍ電源をオンに設定することにより電源オフモード５１０に遷移する（Ｓ１００）。
【００２６】
情報処理装置１００が、利用者から起動指示を受けた場合、例えば、電源ボタン等の押下を受けた場合に、電源制御装置１０は、Ａ電源を更にオンに設定することにより一旦サスペンドモード５２０に遷移する（Ｓ１１０）。そして、電源制御装置１０は、更にＢ電源をオンに設定することにより、電源オンモード５３０に遷移する（Ｓ１２０）。
【００２７】
情報処理装置１００が、電源オンモード５３０において、利用者から電源切断指示を受けた場合に、電源制御装置１０は、Ｂ電源をオフに設定することにより一旦サスペンドモード５２０に遷移する（Ｓ１３０）。続いて、電源制御装置１０は、Ａ電源をオフに設定することにより電源オフモード５１０に遷移する（Ｓ１４０）。そして、情報処理装置１００が、ＡＣアダプターとの接続を切断された場合に、電源制御装置１０は、更にＭ電源をオフに設定することにより全電源オフモード５００に遷移する（Ｓ１５０）。
なお、情報処理装置１００が、電源オンモード５３０において、利用者からサスペンド指示を受けた場合には、電源制御装置１０は、Ｂ電源をオフに設定することによりサスペンドモード５２０に遷移する（Ｓ１３０）。
【００２８】
このように、状態値変更用組合せ回路１３０は、複数の部分のそれぞれに対して供給している電圧の組合せを変更する変更指示、例えば、複数の電源の供給を開始する指示を取得した場合に、何れの部分に供給されている電圧をより先に変更するかを示す予め定められた順序に基づき、状態値を順次変更する。従って、情報処理装置１００は、予め設定された複数の動作モード間を、予め定められた順序で遷移することができる。即ち、電源制御装置１０は、設計上考慮されていない状態、例えば、Ｍ電源及びＢ電源がオンであり、かつＡ電源がオフである状態に遷移することを防止することができる。
【００２９】
なお、状態値変更用組合せ回路１３０は、複数の動作モードの何れにも対応しない部分の組合せに対して電圧を供給する変更指示を取得した場合には、当該変更指示により電圧が供給されるべき部分に包含され、かつ複数の動作モードの何れかに対応付けられた部分の組合せに電圧を供給させる状態値を設定する。例えば、状態値変更用組合せ回路１３０は、Ｍ電源、Ａ電源、及びＢ電源を、それぞれオン、オフ、及びオンとする変更指示を取得した場合には、当該変更指示が示す電圧の供給先は、何れの動作モードにも対応しないと判断する。この場合、状態値変更用組合せ回路１３０は、当該変更指示が示す電圧の供給先に包含され、かつ何れかの動作モードに対応する状態、即ち、Ｍ電源、Ａ電源、及びＢ電源を、それぞれオン、オフ、及びオフとする電源オフモード５１０とする状態値を設定する。これに代えて、状態値変更用組合せ回路１３０は、複数の動作モードの何れにも対応しない部分の組合せに対して電圧を供給する変更指示を取得した場合には、当該変更指示に関わらず、変更前の状態値を設定したまま保持させてもよい。
【００３０】
図６は、電源オフモード５１０における状態遷移を示す。電源オフモード５１０は、電源オフモード６００−１〜Ｎを含む。例えば、情報処理装置１００が、全電源オフモード５００においてＡＣアダプターに接続された場合に、電源制御装置１０は、Ｍ電源の供給先に１．２Ｖの電圧を供給する状態値を、状態レジスタ部１１０に設定することにより、電源オフモード６００−１に遷移する（Ｓ１００）。
【００３１】
そして、情報処理装置１００は、基準クロックに応じて（Ｓ２００）、Ｍ電源の供給先に更に１．５Ｖの電圧を供給する状態値を設定することにより、電源オフモード６００−２に遷移する。情報処理装置１００は、基準クロックに応じて順次状態値を変更することにより状態を遷移し（Ｓ２１０、Ｓ２２０）、Ｍ電源の供給先に、複数の電圧の全てを供給している電源オフモード６００−Ｎに遷移する。
【００３２】
このように、状態値変更用組合せ回路１３０は、サウスブリッジ３０及び制御用マイコン４０に複数の電圧の供給を開始させるＭ電源変更指示を受けた場合に、複数の電圧のうちより低い電圧から順に供給を開始させる状態値を状態レジスタ部１１０に順次設定する。従って、情報処理装置１００は、複数の電圧のうちより低い電圧から順に供給を開始し、Ｍ電源の供給先に複数の電圧の全てを供給している状態に遷移することができる。
【００３３】
続いて、情報処理装置１００が、電源オフモード６００−Ｎにおいて、ＡＣアダプターとの接続を切断された場合に、電源制御装置１０は、基準クロックに応じて順次状態値を変更することにより状態を遷移し（Ｓ２３０、Ｓ２４０）、複数の電圧のうちより高い電圧から順に供給を停止する。そして、電源制御装置１０は、Ｍ電源に対応する部分に１．２Ｖ及び１．５Ｖの電圧を供給する状態値を設定することにより、電源オフモード６００−２に遷移する。更に、電源制御装置１０は、基準クロックに応じて（Ｓ２５０）、１．５Ｖの電圧の供給を更に停止する状態値を設定することにより、１．２Ｖの電圧を供給する状態値を設定した電源オフモード６００−１に遷移する。
【００３４】
このように、状態値変更用組合せ回路１３０は、Ｍ電源の供給先に複数の電圧の全ての供給を停止させるＭ電源変更指示を受けた場合に、複数の電圧のうちより高い電圧から順に供給を停止させる状態値を状態レジスタ部１１０に順次設定する。従って、情報処理装置１００は、複数の電圧のうちより高い電圧から順に供給を停止し、Ｍ電源に対応する部分に複数の電圧の何れも供給しない状態に遷移することができる。
【００３５】
本実施形態において、状態値変更用組合せ回路１３０は、予め定められた順序として、より低い電圧から順に供給を開始させ、かつより高い電圧から順に供給を停止させる順序により、状態値を変更する。これに代えて、状態値変更用組合せ回路１３０は、予め定められた順序として、より高い電圧から順に供給を開始させ、より低い電圧から順に供給を停止させる順序により、状態値を変更してもよい。即ち、予め定められた順序とは、電圧の供給先であるＬＳＩ等の電子部品の規格に応じて定まる順序である。
【００３６】
図７は、各電圧の供給が基準クロックに応じて変更されるタイミングを示す。本図においては、基準クロックに応じてＭ電源及びＡ電源の供給が変更されるタイミングを示す。なお、Ｂ電源については、Ｍ電源及びＡ電源と同様であるため説明を省略する。基準クロック発振部１２０は、Ｍ電源を新たに供給するＭ電源変更指示を受けた場合に、基準クロックの発振を開始する。状態値変更用組合せ回路１３０は、Ｍ電源変更指示を受けた場合に、順次Ｍ電源の供給先に対する、１．２Ｖ、１．５Ｖ、及び３Ｖの電圧の供給を基準クロックに応じて順次開始させる。続いて、状態値変更用組合せ回路１３０は、Ａ電源の供給を開始するＡ電源変更指示を受けた場合に、Ａ電源の供給先に対する、１．２Ｖ、１．５Ｖ、及び３Ｖの電圧の供給を基準クロックに応じて順次開始させる。
【００３７】
状態値変更用組合せ回路１３０は、Ａ電源の供給を停止するＡ電源変更指示を受けた場合に、例えば、Ａ電源変更指示を示す信号が０となった場合に、Ａ電源の供給先に対する、３Ｖ、１．５Ｖ、及び１．２Ｖの電圧の供給を基準クロックに応じて順次停止させる。続いて、状態値変更用組合せ回路１３０は、Ｍ電源の供給を停止するＭ電源変更指示を受けた場合に、例えば、Ｍ電源変更指示を示す信号が０となった場合に、Ｍ電源の供給先に対する、３Ｖ、１．５Ｖ、及び１．２Ｖの電圧の供給を基準クロックに応じて順次停止させる。そして、基準クロック発振部１２０は、全ての部分に対する電圧の供給を停止させる変更指示を受けた場合、例えば、Ｍ電源変更指示及びＡ電源変更指示の双方を示す信号が０である場合に、状態値変更用組合せ回路１３０により複数の電圧の供給が停止された後に、基準クロックの発振を停止する。
【００３８】
また、本図の例においては、状態値変更用組合せ回路１３０は、一の基準クロックを受ける毎に、状態値を順次変更する。これに代えて、状態値変更用組合せ回路１３０は、複数の基準クロックを受ける毎に、状態値を変更してもよい。即ち、状態値変更用組合せ回路１３０は、電圧の供給先にあるＬＳＩ等の規格に基づき定まる間隔を空けて、順次状態値を変更すればよい。
【００３９】
このように、電源制御装置１０は、予め定められた順序により基準クロックに応じて状態値を順次変更することにより、複数の電源の供給を順次開始又は順次停止させることができる。従って、電源制御装置１０は、情報処理装置１００の設計上予め定められた順序で、各電源の供給を開始すさせることができるので、情報処理装置１００の誤動作及び破壊を防止することができる。また、電源制御装置１０は、電源の供給先である情報処理装置１００の各部分に対して、複数の電圧の供給を順次開始又は順次停止させることができる。従って、電源制御装置１０は、電圧の供給先にあるＬＳＩの規格等を満たす予め定められた順序により、複数の電圧の供給を順次開始させることができるので、ＬＳＩの誤動作及び破壊を防止することができる。
【００４０】
また、電源制御装置１０は、電圧を制御する場合にのみ、基準クロックを発振するので、電圧を制御する必要のない動作モードにおける消費電力を小さくすることができる。更に、電源制御装置１０は、電源制御ＬＳＩ３００の設計を変更することなく、ＲＣ遅延回路１０３０を取り替えることにより、基準クロックを調整することができる。即ち、電源制御装置１０は、電圧の供給先に設計変更等があった場合でも、電圧供給のタイミングを柔軟に調整することができる。
【００４１】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４２】
以上に説明した実施形態によれば、以下の各項目に示す電源制御装置及び情報処理装置が実現される。
【００４３】
（項目１） 互いに異なる複数の電圧を供給する電源ユニットを制御する電源制御装置であって、前記複数の電圧のうち前記電源ユニットが供給している電圧の組合せに対応する状態値を格納する状態レジスタ部と、基準クロックを発振する基準クロック発振部と、前記電源ユニットが供給する電圧の組合せを変更する変更指示を取得した場合に、予め定められた順序により前記基準クロックに応じて前記状態値を順次変更することにより、変更先の電圧の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、前記状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを前記電源ユニットから供給させる出力部とを備えることを特徴とする電源制御装置。
（項目２） 前記状態値変更用組合せ回路は、新たに前記複数の電圧を供給させる旨の前記変更指示を取得した場合に、前記複数の電圧のうちより低い電圧から順に供給を開始させる状態値を順次設定することを特徴とする項目１記載の電源制御装置。
【００４４】
（項目３） 前記状態値変更用組合せ回路は、前記複数の電圧の供給を停止する旨の前記変更指示を取得した場合に、前記複数の電圧のうちより高い電圧から順に供給を停止させる状態値を順次設定することを特徴とする項目１記載の電源制御装置。
（項目４） 前記複数の電圧の供給先である情報処理装置は、それぞれが前記複数の電圧により動作する複数の部分を有し、前記状態レジスタ部は、前記複数の部分のそれぞれに供給されている電圧の組合せを前記状態値として格納し、前記状態値変更用組合せ回路は、前記複数の部分のそれぞれに対して供給されている電圧の組合せを変更する前記変更指示を取得した場合に、何れの前記部分に供給されている電圧をより先に変更するかを示す予め定められた順序に更に基づき、前記状態値を変更し、前記出力部は、前記状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを前記電源ユニットから前記情報処理装置の各部分に供給させることを特徴とする項目１記載の電源制御装置。
【００４５】
（項目５） 前記基準クロック発振部は、前記複数の部分のうち何れか一の前記部分に電圧を供給する前記変更指示を取得した場合に、前記基準クロックを発振することを特徴とする項目４記載の電源制御装置。
（項目６） 前記基準クロック発振部は、全ての前記部分に対する電圧の供給を停止する前記変更指示を取得した場合に、前記状態値変更用組合せ回路が前記全ての部分に対する前記複数の電圧の供給を停止した後に、前記基準クロックを停止することを特徴とする項目４記載の電源制御装置。
（項目７） 前記基準クロック発振部は、前記複数の部分のうち何れか一の部分に何れかの電圧を供給する前記変更指示を示す変更指示信号を、予め定められた待機時間遅延させる遅延回路と、前記遅延回路により遅延されていない前記変更指示信号及び前記遅延回路により遅延された前記変更指示信号の論理和を得る論理和演算回路と、ＲＣ遅延回路と、前記ＲＣ遅延回路からの出力を反転させ、当該出力の信号波形を略矩形に整形し、前記ＲＣ遅延回路に再入力することにより帰還ループを形成するシュミットインバーターと、前記論理和が正の場合に前記帰還ループを有効とする帰還ループ有効化部とを有することを特徴とする項目４記載の電源制御装置。
【００４６】
（項目８） 前記情報処理装置の消費電力により区別される複数の動作モードのそれぞれに対応付けて、前記複数の部分のうち各動作モードにおいて電圧が供給される前記部分の組合せが予め定められており、前記状態値変更用組合せ回路は、前記複数の動作モードの何れにも対応しない前記部分の組合せに対して電圧を供給する前記変更指示を取得した場合に、当該変更指示により電圧が供給されるべき部分に包含され、かつ前記複数の動作モードの何れかに対応付けられた前記部分の組合せに電圧を供給させる前記状態値を設定することを特徴とする項目４記載の電源制御装置。
（項目９） それぞれが独立してオン又はオフに設定可能な複数の電源を供給する電源ユニットを制御する電源制御装置であって、前記複数の電源のうち前記電源ユニットが供給している電源の組合せに対応する状態値を格納する状態レジスタ部と、基準クロックを発振する基準クロック発振部と、前記電源ユニットが供給する電源の組合せを変更する変更指示を取得した場合に、予め定められた順序により前記基準クロックに応じて前記状態値を順次変更することにより、変更先の電源の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、前記状態値変更用組合せ回路により順次変更される状態値に対応する電源の組合せを前記電源ユニットから供給させる出力部とを備えることを特徴とする電源制御装置。
【００４７】
（項目１０） 互いに異なる複数の電圧により動作する情報処理装置であって、前記複数の電圧のうち当該情報処理装置に供給している電圧の組合せに対応する状態値を格納する状態レジスタ部と、基準クロックを発振する基準クロック発振部と、当該情報処理装置に対して供給する電圧の組合せを変更する変更指示を取得した場合に、予め定められた順序により前記基準クロックに応じて前記状態値を順次変更することにより、変更先の電圧の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、前記状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを前記情報処理装置に対して供給させる出力部と、前記出力部の指示に応じて当該情報処理装置に電源を供給する電源ユニットとを備えることを特徴とする情報処理装置。
（項目１１） それぞれが前記複数の電圧により動作する複数の部分を更に備え、前記状態レジスタ部は、前記複数の部分のそれぞれに供給されている電圧の組合せを前記状態値として格納し、前記状態値変更用組合せ回路は、前記複数の部分のそれぞれに対して供給している電圧の組合せを変更する前記変更指示を取得した場合に、何れの前記部分に供給している電圧をより先に変更するかを示す予め定められた順序に更に基づき、前記状態値を変更し、前記出力部は、前記状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを各前記部分に対して供給させることを特徴とする項目１０記載の情報処理装置。
【００４８】
（項目１２） 前記基準クロック発振部は、前記複数の部分のうち何れか一の前記部分に電圧を供給する前記変更指示を取得した場合に、前記基準クロックを発振することを特徴とする項目１１記載の情報処理装置。
（項目１３） 前記基準クロック発振部は、全ての前記部分に対する電圧の供給を停止する前記変更指示を取得した場合に、前記状態値変更用組合せ回路が前記全ての部分に対する前記複数の電圧の供給を停止した後に、前記基準クロックを停止することを特徴とする項目１１記載の情報処理装置。
（項目１４） それぞれが独立してオン又はオフに設定可能な複数の電源により動作する情報処理装置であって、前記複数の電源のうち当該情報処理装置に供給している電源の組合せに対応する状態値を格納する状態レジスタ部と、基準クロックを発振する基準クロック発振部と、当該情報処理装置に対して供給する電源の組合せを変更する変更指示を取得した場合に、予め定められた順序により前記基準クロックに応じて前記状態値を順次変更することにより、変更先の電源の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、前記状態値変更用組合せ回路により順次変更される状態値に対応する電源の組合せを当該情報処理装置に対して供給させる出力部と、前記出力部の指示に応じて当該情報処理装置に電源を供給する電源ユニットとを備えることを特徴とする情報処理装置。
【００４９】
【発明の効果】
上記説明から明らかなように、本発明によれば複数の電圧の供給を適切に制御することができる。
【図面の簡単な説明】
【図１】図１は、情報処理装置１００のブロック図。
【図２】図２は、電源制御装置１０のブロック図。
【図３】図３は、基準クロック発振部１２０のブロック図。
【図４】図４は、消費電力により区別される複数の動作モードの詳細を示す図。
【図５】図５は、複数の動作モード間の状態遷移を示す図。
【図６】図６は、電源オフモード５１０における状態遷移を示す図。
【図７】図７は、各電圧の供給が基準クロックに応じて変更されるタイミングを示す図。
【符号の説明】
１０ 電源制御装置
２０ 電源ユニット
３０ サウスブリッジ
４０ 制御用マイコン
５０ ビデオ制御用ＬＳＩ
６０ メモリ
７０ ＣＰＵ
８０ ハードディスクドライブ
１００ 情報処理装置
１０５ 状態値設定用組合せ回路
１１０ 状態レジスタ部
１２０ 基準クロック発振部
１３０ 状態値変更用組合せ回路
１４０ 出力部
３００ 電源制御ＬＳＩ
１０００ 遅延回路
１０１０ 論理和演算回路
１０３０ ＲＣ遅延回路
１０４０ シュミットインバーター
１０５０ 論理積演算回路
５００ 全電源オフ状態
５１０ 電源オフ状態
５２０ サスペンド状態
５３０ 電源オン状態
６００−１〜Ｎ 電源オフ状態
Claims (14)
- 互いに異なる複数の電圧を供給する電源ユニットを制御する電源制御装置であって、
前記複数の電圧のうち前記電源ユニットが供給している電圧の組合せに対応する状態値を格納する状態レジスタ部と、
基準クロックを発振する基準クロック発振部と、
前記電源ユニットが供給する電圧の組合せを変更する変更指示を取得した場合に、予め定められた順序により前記基準クロックに応じて前記状態値を順次変更することにより、変更先の電圧の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、
前記状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを前記電源ユニットから供給させる出力部と
を備えることを特徴とする電源制御装置。 - 前記状態値変更用組合せ回路は、前記電源ユニットから新たに前記複数の電圧を供給させる旨の前記変更指示を取得した場合に、前記複数の電圧のうちより低い電圧から順に供給を開始させる状態値を順次設定することを特徴とする請求項１記載の電源制御装置。
- 前記状態値変更用組合せ回路は、前記複数の電圧の供給を停止させる旨の前記変更指示を取得した場合に、前記複数の電圧のうちより高い電圧から順に供給を停止させる状態値を順次設定することを特徴とする請求項１記載の電源制御装置。
- 前記複数の電圧の供給先である情報処理装置は、それぞれが前記複数の電圧により動作する複数の部分を有し、
前記状態レジスタ部は、前記複数の部分のそれぞれに供給されている電圧の組合せを前記状態値として格納し、
前記状態値変更用組合せ回路は、前記複数の部分のそれぞれに対して供給されている電圧の組合せを変更する前記変更指示を取得した場合に、何れの前記部分に供給されている電圧をより先に変更するかを示す予め定められた順序に更に基づき、前記状態値を変更し、
前記出力部は、前記状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを前記電源ユニットから前記情報処理装置の各部分に供給させる
ことを特徴とする請求項１記載の電源制御装置。 - 前記基準クロック発振部は、前記複数の部分のうち何れか一の前記部分に電圧を供給する前記変更指示を取得した場合に、前記基準クロックを発振することを特徴とする請求項４記載の電源制御装置。
- 前記基準クロック発振部は、全ての前記部分に対する電圧の供給を停止する前記変更指示を取得した場合に、前記状態値変更用組合せ回路が前記全ての部分に対する前記複数の電圧の供給を停止した後に、前記基準クロックを停止することを特徴とする請求項４記載の電源制御装置。
- 前記基準クロック発振部は、
前記複数の部分のうち何れか一の部分に何れかの電圧を供給する前記変更指示を示す変更指示信号を、予め定められた待機時間遅延させる遅延回路と、
前記遅延回路により遅延されていない前記変更指示信号及び前記遅延回路により遅延された前記変更指示信号の論理和を得る論理和演算回路と、
ＲＣ遅延回路と、
前記ＲＣ遅延回路からの出力を反転させ、当該出力の信号波形を略矩形に整形し、前記ＲＣ遅延回路に再入力することにより帰還ループを形成するシュミットインバーターと、
前記論理和が正の場合に前記帰還ループを有効とする帰還ループ有効化部と
を有することを特徴とする請求項４記載の電源制御装置。 - 前記情報処理装置の消費電力により区別される複数の動作モードのそれぞれに対応付けて、前記複数の部分のうち各動作モードにおいて電圧が供給される前記部分の組合せが予め定められており、
前記状態値変更用組合せ回路は、前記複数の動作モードの何れにも対応しない前記部分の組合せに対して電圧を供給する前記変更指示を取得した場合に、当該変更指示により電圧が供給されるべき部分に包含され、かつ前記複数の動作モードの何れかに対応付けられた前記部分の組合せに電圧を供給させる前記状態値を設定することを特徴とする請求項４記載の電源制御装置。 - それぞれが独立してオン又はオフに設定可能な複数の電源を供給する電源ユニットを制御する電源制御装置であって、
前記複数の電源のうち前記電源ユニットが供給している電源の組合せに対応する状態値を格納する状態レジスタ部と、
基準クロックを発振する基準クロック発振部と、
前記電源ユニットが供給する電源の組合せを変更する変更指示を取得した場合に、予め定められた順序により前記基準クロックに応じて前記状態値を順次変更することにより、変更先の電源の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、
前記状態値変更用組合せ回路により順次変更される状態値に対応する電源の組合せを前記電源ユニットから供給させる出力部と
を備えることを特徴とする電源制御装置。 - 互いに異なる複数の電圧により動作する情報処理装置であって、
前記複数の電圧のうち当該情報処理装置に供給している電圧の組合せに対応する状態値を格納する状態レジスタ部と、
基準クロックを発振する基準クロック発振部と、
当該情報処理装置に対して供給する電圧の組合せを変更する変更指示を取得した場合に、予め定められた順序により前記基準クロックに応じて前記状態値を順次変更することにより、変更先の電圧の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、
前記状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを前記情報処理装置に対して供給させる出力部と、
前記出力部の指示に応じて当該情報処理装置に電源を供給する電源ユニットとを備えることを特徴とする情報処理装置。 - それぞれが前記複数の電圧により動作する複数の部分を更に備え、
前記状態レジスタ部は、前記複数の部分のそれぞれに供給されている電圧の組合せを前記状態値として格納し、
前記状態値変更用組合せ回路は、前記複数の部分のそれぞれに対して供給している電圧の組合せを変更する前記変更指示を取得した場合に、何れの前記部分に供給している電圧をより先に変更するかを示す予め定められた順序に更に基づき、前記状態値を変更し、
前記出力部は、前記状態値変更用組合せ回路により順次変更される状態値に対応する電圧の組合せを各前記部分に対して供給させる
ことを特徴とする請求項１０記載の情報処理装置。 - 前記基準クロック発振部は、前記複数の部分のうち何れか一の前記部分に電圧を供給する前記変更指示を取得した場合に、前記基準クロックを発振することを特徴とする請求項１１記載の情報処理装置。
- 前記基準クロック発振部は、全ての前記部分に対する電圧の供給を停止する前記変更指示を取得した場合に、前記状態値変更用組合せ回路が前記全ての部分に対する前記複数の電圧の供給を停止した後に、前記基準クロックを停止することを特徴とする請求項１１記載の情報処理装置。
- それぞれが独立してオン又はオフに設定可能な複数の電源により動作する情報処理装置であって、
前記複数の電源のうち当該情報処理装置に供給している電源の組合せに対応する状態値を格納する状態レジスタ部と、
基準クロックを発振する基準クロック発振部と、
当該情報処理装置に対して供給する電源の組合せを変更する変更指示を取得した場合に、予め定められた順序により前記基準クロックに応じて前記状態値を順次変更することにより、変更先の電源の組合せに対応する状態値に遷移させる状態値変更用組合せ回路と、
前記状態値変更用組合せ回路により順次変更される状態値に対応する電源の組合せを当該情報処理装置に対して供給させる出力部と、
前記出力部の指示に応じて当該情報処理装置に電源を供給する電源ユニットとを備えることを特徴とする情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003028377A JP4038134B2 (ja) | 2003-02-05 | 2003-02-05 | 電源制御装置及び情報処理装置 |
| US10/707,389 US7263625B2 (en) | 2003-02-05 | 2003-12-10 | Power supply controller for changing in a predetermined temporal order a combination of voltages supplied to an information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003028377A JP4038134B2 (ja) | 2003-02-05 | 2003-02-05 | 電源制御装置及び情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004240651A true JP2004240651A (ja) | 2004-08-26 |
| JP4038134B2 JP4038134B2 (ja) | 2008-01-23 |
Family
ID=32955866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003028377A Expired - Fee Related JP4038134B2 (ja) | 2003-02-05 | 2003-02-05 | 電源制御装置及び情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7263625B2 (ja) |
| JP (1) | JP4038134B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012524328A (ja) * | 2009-04-17 | 2012-10-11 | エルエスアイ コーポレーション | イベントトリガーを使用したアクティブ電源セットの適応 |
| JP2016024561A (ja) * | 2014-07-17 | 2016-02-08 | ローム株式会社 | パワーマネージメント回路、それを用いた電子機器 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4230189B2 (ja) * | 2002-10-03 | 2009-02-25 | 株式会社日立製作所 | ディスクアレイ装置、及びその電源供給方法 |
| JP4391192B2 (ja) | 2003-10-09 | 2009-12-24 | 株式会社日立製作所 | ディスクアレイ装置 |
| JP2005115771A (ja) * | 2003-10-09 | 2005-04-28 | Hitachi Ltd | ディスクアレイ装置 |
| JP4497918B2 (ja) | 2003-12-25 | 2010-07-07 | 株式会社日立製作所 | ストレージシステム |
| US20050286191A1 (en) * | 2004-06-28 | 2005-12-29 | Pieter Vorenkamp | Power supply integrated circuit with multiple independent outputs |
| JP2006107127A (ja) * | 2004-10-05 | 2006-04-20 | Nec Electronics Corp | 半導体集積回路装置 |
| US7839409B2 (en) * | 2004-10-18 | 2010-11-23 | Ali Noorbakhsh | Acquisition of extended display identification data (EDID) using inter-IC (I2C) protocol |
| US7911475B2 (en) * | 2004-10-18 | 2011-03-22 | Genesis Microchip Inc. | Virtual extended display information data (EDID) in a flat panel controller |
| US7477244B2 (en) * | 2004-10-18 | 2009-01-13 | Genesis Microchip Inc. | Automatic activity detection in a display controller |
| US7484112B2 (en) | 2004-10-18 | 2009-01-27 | Genesis Microchip Inc. | Power management in a display controller |
| US7995043B2 (en) * | 2004-10-18 | 2011-08-09 | Tamiras Per Pte. Ltd., Llc | Arbitration for acquisition of extended display identification data (EDID) |
| US7911473B2 (en) * | 2004-10-18 | 2011-03-22 | Genesis Microchip Inc. | Method for acquiring extended display identification data (EDID) in a powered down EDID compliant display controller |
| US20060108048A1 (en) * | 2004-11-24 | 2006-05-25 | The Boeing Company | In-process vision detection of flaws and fod by back field illumination |
| JP4771828B2 (ja) * | 2006-02-24 | 2011-09-14 | 富士通セミコンダクター株式会社 | 電源装置の制御回路、電源装置及びその制御方法 |
| US20090106573A1 (en) * | 2007-10-18 | 2009-04-23 | Inventec Corporation | Power saving method |
| US8112645B2 (en) * | 2008-07-25 | 2012-02-07 | Freescale Semiconductor, Inc. | System and method for power management |
| TWI408899B (zh) * | 2010-04-01 | 2013-09-11 | Hon Hai Prec Ind Co Ltd | 電腦主機板及其sata硬碟供電電路 |
| TWI427893B (zh) * | 2010-05-18 | 2014-02-21 | 瀚宇彩晶股份有限公司 | 電子裝置及其充電方法 |
| TWI423587B (zh) * | 2011-01-26 | 2014-01-11 | Himax Imaging Inc | 接腳共用電路 |
| JP5825887B2 (ja) * | 2011-07-05 | 2015-12-02 | キヤノン株式会社 | 画像形成装置、画像形成装置の制御方法、及びプログラム |
| US20140064383A1 (en) * | 2012-08-31 | 2014-03-06 | Vixs Systems, Inc. | Video processing device with adjustable delay and methods for use therewith |
| US9396360B2 (en) * | 2013-06-27 | 2016-07-19 | Advanced Micro Devices, Inc. | System and method for secure control over performance state |
| JP6492507B2 (ja) * | 2014-10-06 | 2019-04-03 | 株式会社デンソー | 電子制御装置 |
| TWI784748B (zh) * | 2021-10-14 | 2022-11-21 | 茂達電子股份有限公司 | 電源管理系統及方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5860125A (en) * | 1995-11-08 | 1999-01-12 | Advanced Micro Devices, Inc. | Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset |
| DE60027899T2 (de) * | 1999-06-29 | 2006-12-28 | Broadcom Corp., Irvine | System und verfahren zur unabhängigen versorgungsfolge integrierter schaltungen |
| US6651178B1 (en) * | 2000-02-29 | 2003-11-18 | 3Com Corporation | Communication module having power supply requirement identification |
| US6738915B1 (en) * | 2000-05-12 | 2004-05-18 | Sun Microsystems, Inc. | System for supplying multiple voltages to devices on circuit board through a sequencing in a predictable sequence |
| US6333650B1 (en) * | 2000-12-05 | 2001-12-25 | Juniper Networks, Inc. | Voltage sequencing circuit for powering-up sensitive electrical components |
| GB0103837D0 (en) * | 2001-02-16 | 2001-04-04 | Nallatech Ltd | Programmable power supply for field programmable gate array modules |
| JP3480721B2 (ja) | 2001-02-22 | 2003-12-22 | Ｎｅｃパーソナルプロダクツ株式会社 | 電源オン／オフシーケンス制御装置 |
| US6917123B2 (en) * | 2002-09-25 | 2005-07-12 | Dell Products L.P. | Synchronized power-up for multiple voltage system |
| US6771052B2 (en) * | 2003-01-03 | 2004-08-03 | Astec International Limited | Programmable multiple output DC-DC isolated power supply |
| US6850048B2 (en) * | 2003-05-02 | 2005-02-01 | Potentia Semiconductor, Inc. | Power supply controller |
-
2003
- 2003-02-05 JP JP2003028377A patent/JP4038134B2/ja not_active Expired - Fee Related
- 2003-12-10 US US10/707,389 patent/US7263625B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012524328A (ja) * | 2009-04-17 | 2012-10-11 | エルエスアイ コーポレーション | イベントトリガーを使用したアクティブ電源セットの適応 |
| JP2016024561A (ja) * | 2014-07-17 | 2016-02-08 | ローム株式会社 | パワーマネージメント回路、それを用いた電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4038134B2 (ja) | 2008-01-23 |
| US7263625B2 (en) | 2007-08-28 |
| US20040181699A1 (en) | 2004-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4038134B2 (ja) | 電源制御装置及び情報処理装置 | |
| US6163851A (en) | Data processor | |
| JP2001051747A (ja) | クロック制御回路 | |
| JP2007200016A (ja) | リセット信号生成回路 | |
| JP2011180736A (ja) | クロック制御信号生成回路、クロックセレクタ、及び情報処理装置 | |
| JP3699872B2 (ja) | リセット信号発生回路 | |
| JP2003108258A (ja) | 割り込み処理可能な情報処理装置 | |
| JP5808097B2 (ja) | 半導体装置及び半導体装置におけるリセット制御方法 | |
| JPH08166834A (ja) | クロック発生回路及びマイクロコンピュータ | |
| JP2008052699A (ja) | マイクロコンピュータ及び制御システム | |
| JPH0816276A (ja) | マイクロコンピュータ | |
| JPH10149237A (ja) | 半導体回路 | |
| US6891409B2 (en) | Semiconductor device | |
| JP2000137699A (ja) | マイクロコンピュータ | |
| JPH0720964A (ja) | 消費電力セービング回路及びその制御方法 | |
| JPH05303444A (ja) | クロック信号供給装置 | |
| JP2002091575A (ja) | 定電圧出力装置 | |
| JP3892693B2 (ja) | クロックノイズ除去回路 | |
| JP2954199B1 (ja) | 発振制御回路 | |
| JP2001117546A (ja) | 表示装置 | |
| JP2004062727A (ja) | Ｉｃ用電源制御装置 | |
| JP3904656B2 (ja) | クロック制御装置 | |
| JPS60251418A (ja) | 演算装置の動作周波数切り換え制御回路 | |
| JP3618301B2 (ja) | パルススワロ方式ｐｌｌ回路 | |
| JP3727670B2 (ja) | マイクロコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20050928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051108 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071102 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |