JP2004235269A - 有機電界効果トランジスタ、集積回路装置 - Google Patents
有機電界効果トランジスタ、集積回路装置 Download PDFInfo
- Publication number
- JP2004235269A JP2004235269A JP2003019498A JP2003019498A JP2004235269A JP 2004235269 A JP2004235269 A JP 2004235269A JP 2003019498 A JP2003019498 A JP 2003019498A JP 2003019498 A JP2003019498 A JP 2003019498A JP 2004235269 A JP2004235269 A JP 2004235269A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- electrodes
- electrode
- effect transistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
Abstract
【課題】リソグラフィ技術やエッチング技術を利用することなく短チャネル化を図れる有機電界効果トランジスタおよび集積回路装置を提供する。
【解決手段】各有機電界効果トランジスタＴｐ，Ｔｎは、絶縁性基板１の一表面上に形成されたドレイン電極Ｄｐ，Ｄｎと、絶縁性基板１の厚み方向においてドレイン電極Ｄｐ，Ｄｎから離間したソース電極Ｓｐ，Ｓｎと、一部がドレイン電極Ｄｐ，Ｄｎとソース電極Ｓｐ，Ｓｎとの間に介在する有機半導体層３ｐ，３ｎと、絶縁性基板１の上記一表面上においてドレイン電極Ｄｐ，Ｄｎから離間して形成されドレイン電極Ｄｐ，Ｄｎとソース電極Ｓｐ，Ｓｎとの間のコンダクタンスを制御するゲート電極Ｇｐ，Ｇｎと、ゲート電極Ｇｐ，Ｇｎにおけるドレイン電極Ｄｐ，Ｄｎ側の側面に形成されたゲート絶縁膜２ｐ，２ｎとを備える。
【選択図】 図１
【解決手段】各有機電界効果トランジスタＴｐ，Ｔｎは、絶縁性基板１の一表面上に形成されたドレイン電極Ｄｐ，Ｄｎと、絶縁性基板１の厚み方向においてドレイン電極Ｄｐ，Ｄｎから離間したソース電極Ｓｐ，Ｓｎと、一部がドレイン電極Ｄｐ，Ｄｎとソース電極Ｓｐ，Ｓｎとの間に介在する有機半導体層３ｐ，３ｎと、絶縁性基板１の上記一表面上においてドレイン電極Ｄｐ，Ｄｎから離間して形成されドレイン電極Ｄｐ，Ｄｎとソース電極Ｓｐ，Ｓｎとの間のコンダクタンスを制御するゲート電極Ｇｐ，Ｇｎと、ゲート電極Ｇｐ，Ｇｎにおけるドレイン電極Ｄｐ，Ｄｎ側の側面に形成されたゲート絶縁膜２ｐ，２ｎとを備える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、有機電界効果トランジスタ、集積回路装置に関するものである。
【０００２】
【従来の技術】
従来から、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造における半導体層の材料として有機半導体材料を用いた有機電界効果トランジスタが知られている（例えば、特許文献１参照）。
【０００３】
また、有機電界効果トランジスタを利用した回路の一例として、図１６に示すように２個のスイッチング素子Ｓ１，Ｓ２の直列回路であって電源の両端間に接続して用いられるインバータが知られている。ここに、図１６に示す回路構成のインバータは、例えば、ハイサイドのスイッチング素子Ｓ１をｐチャネル有機電界効果トランジスタにより構成するとともに、ローサイドのスイッチング素子Ｓ２をｎチャネル有機電界効果トランジスタにより構成し、両有機電界効果トランジスタを同一基板上に集積化した集積回路装置により実現できる。なお、図１６に示す回路構成のインバータでは、電源の高電位側に接続される端子Ｖｄｄと、電源の低電位側（グランド側）に接続される端子ＧＮＤと、制御入力用の端子Ｖｉｎと、出力用の端子Ｖｏｕｔとを備えている。
【０００４】
この種の集積回路装置は、図１７に示すように、１つの絶縁性基板１’の一表面側において、ハイサイドのスイッチング素子Ｓ１を構成するｐチャネル有機電界効果トランジスタＴｐ’とローサイドのスイッチング素子Ｓ２を構成するｎチャネル有機電界効果トランジスタＴｎ’とが並設されている。なお、絶縁性基板１’としては、表面をシリコン酸化膜などの絶縁膜により覆われたシリコン基板のような無機基板や、絶縁性を有する有機材料（例えば、ポリエチレンテレフタレート、ポリカーボネイトなど）製の有機基板などが用いられている。
【０００５】
上記集積回路装置は、絶縁性基板１’の上記一表面上にｐチャネル有機電界効果トランジスタＴｐ’のゲート電極Ｇｐ’とｎチャネル有機電界効果トランジスタＴｎ’のゲート電極Ｇｎ’とが離間して形成され、絶縁性基板１’の上記一表面側の全面に両ゲート電極Ｇｐ’，Ｇｎ’を覆うように絶縁性を有する有機材料（例えば、ポリイミドなど）からなる絶縁膜２’が形成されており、絶縁膜２’のうちゲート電極Ｇｐ’に重なる部分がｐチャネル有機電界効果トランジスタＴｐ’のゲート絶縁膜２ｐ’を構成し、ゲート電極Ｇｎ’に重なる部分がｎチャネル有機電界効果トランジスタＴｎ’のゲート絶縁膜２ｎ’を構成している。なお、各ゲート電極Ｇｐ’，Ｇｎ’は、金属材料（例えば、Ａｕなど）により形成されている。
【０００６】
また、ｐチャネル有機電界効果トランジスタＴｐ’は、絶縁膜２’上においてソース電極Ｓｐ’とドレイン電極Ｄｐ’とが離間して形成されるとともに、ソース電極Ｓｐ’とドレイン電極Ｄｐ’とゲート絶縁膜２ｐ’とを覆うようにｐ形有機半導体材料からなるｐ形有機半導体層３ｐ’が形成され、ｎチャネル有機電界効果トランジスタＴｎ’は、絶縁膜２’上にソース電極Ｓｎ’とドレイン電極Ｄｎ’とが離間して形成されるとともに、ソース電極Ｓｎ’とドレイン電極Ｄｎ’とゲート絶縁膜２ｎ’とを覆うようにｎ形有機半導体材料からなるｎ形有機半導体層３ｎ’が形成されている。
【０００７】
ここに、ｐチャネル有機電界効果トランジスタＴｐ’は、ｐ形有機半導体層３ｐ’のうちソース電極Ｓｐ’とドレイン電極Ｄｐ’との間に介在する部分が絶縁性基板１’の厚み方向においてゲート絶縁膜２ｐ’およびゲート電極Ｇｐ’に重なっている。同様に、ｎチャネル有機電界効果トランジスタＴｎ’は、ｎ形有機半導体層３ｎ’のうちソース電極Ｓｎ’とドレイン電極Ｄｎ’との間に介在する部分が絶縁性基板１’の厚み方向においてゲート絶縁膜２ｎ’およびゲート電極Ｇｎ’に重なっている。また、ｐチャネル有機電界効果トランジスタＴｐ’とｎチャネル有機電界効果トランジスタＴｎ’とはゲート電極Ｇｐ’，Ｇｎ’の並設方向においてドレイン電極Ｄｐ’，Ｄｎ’同士が隣接し電気的に接続されている。なお、各ソース電極Ｓｐ’，Ｓｎ’および各ドレイン電極Ｄｐ’，Ｄｎ’は、構成材料が同じ金属材料であり、製造時に同時形成されている。
【０００８】
また、上記集積回路装置は、絶縁膜２’上に４つのパッド４’が形成されており、ｐチャネル有機電界効果トランジスタＴｐ’のソース電極Ｓｐ’に図１７（ａ）の左上の金属配線５’を介して電気的に接続されたパッド４’が上記端子Ｖｄｄを構成し、ｎチャネル有機電界効果トランジスタＴｎ’のソース電極Ｓｎ’に図１７（ａ）の右下の金属配線５’を介して電気的に接続されたパッド４’が上記端子ＧＮＤを構成し、両ゲート電極Ｇｐ’，Ｇｎ’に図１７（ａ）の左下の金属配線５’を介して電気的に接続されたパッド４’が上記端子Ｖｉｎを構成し、両ドレイン電極Ｄｐ’，Ｄｎ’に図１７（ａ）の右上の金属配線５’を介して電気的に接続されたパッド４’が上記端子Ｖｏｕｔを構成している。ここに、両ゲート電極Ｇｐ’、Ｇｎ’は、平面形状が短冊状に形成されており、絶縁膜２’において各ゲート電極Ｇｐ’，Ｇｎ’それぞれの長手方向の一端部に対応する部位に開孔したコンタクトホール２１’，２１’に図１７（ａ）の左下の金属配線５’の一部を埋め込むことで金属配線５’と電気的に接続されている。
【０００９】
以上説明した有機電界効果トランジスタＴｐ’，Ｔｎ’は、ゲート電極Ｇｐ’，Ｇｎ’への印加電圧（ゲート電圧）を制御して有機半導体層３ｐ’，３ｎ’に形成されるチャネルの広がりを調整することにより、ソース電極Ｓｐ’，Ｓｎ’−ドレイン電極Ｄｐ’，Ｄｎ’間を流れる電流を制御することができる。
【００１０】
【特許文献１】
米国特許第６，３４４，６６０号明細書（Ｆｉｇ．６）
【００１１】
【発明が解決しようとする課題】
ところで、一般的に、有機電界効果トランジスタでは、ドレイン電流をＩｄ、移動度をμ、ゲート絶縁膜の単位面積当たりの容量をＣｏｘ、チャネル幅をＷ、チャネル長をＬ、ゲート電圧をＶｇ、しきい値電圧をＶｔｈ、ドレイン電圧をＶｄとすれば、ドレイン電流Ｉｄの線形領域特性を下記の数１で表すことができ、飽和領域特性を下記の数２で表すことができる。
【００１２】
【数１】
【００１３】
【数２】
【００１４】
数１および数２から、ドレイン電流Ｉｄを大きくするには、例えば移動度μを大きくすればよいことが分かるが、有機電界効果トランジスタは、チャネルが形成される有機半導体層の構成材料である有機半導体材料の移動度μが一般的なＭＯＳＦＥＴで用いられる無機半導体材料（シリコン）に比べて低いので、ドレイン電流Ｉｄの大電流化が難しい。
【００１５】
そこで、上記従来構成の集積装置における各有機電界効果トランジスタＴｐ’，Ｔｎ’では、より大きなドレイン電流Ｉｄを得るために、チャネル幅Ｗを大きくしたり、チャネル長Ｌを小さくしたりしているのが現状である。
【００１６】
しかしながら、チャネル幅Ｗを大きくすると、絶縁性基板１の上記一表面上での各有機電界効果トランジスタＴｐ’，Ｔｎ’の占有面積が大きくなるので、チップサイズが大きくなってしまう（チップ面積が増大する）という不具合があり、チップサイズが一定であれば集積度が低くなってしまうという不具合があった。
【００１７】
また、チャネル長Ｌを小さくする（短チャネル化を図る）には、ドレイン電極Ｄｐ，Ｄｎ−ソース電極Ｓｐ，Ｓｎ間の間隔を狭くする必要があるが、ドレイン電極Ｄｐ，Ｄｎ−ソース電極Ｓｐ，Ｓｎ間の間隔を狭くするには一般的な半導体製造プロセスにおけるリソグラフィ技術やエッチング技術で使用されている高価な半導体製造装置を利用する必要があり、設備投資を含めて製造コストの増大につながるという不具合があった。
【００１８】
本発明は上記事由に鑑みて為されたものであり、その目的は、リソグラフィ技術やエッチング技術を利用することなく短チャネル化を図れる有機電界効果トランジスタおよび集積回路装置を提供することにある。
【００１９】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、絶縁性基板の一表面上に形成されたドレイン電極と、絶縁性基板の厚み方向においてドレイン電極から離間したソース電極と、少なくとも一部がドレイン電極とソース電極との間に介在する有機半導体層と、絶縁性基板の前記一表面上においてドレイン電極から離間して形成されドレイン電極とソース電極との間のコンダクタンスを制御するゲート電極と、ゲート電極におけるドレイン電極側の側面に形成されたゲート絶縁膜とを備えることを特徴とする。この請求項１の発明の構成によれば、ドレイン電極に積層する有機半導体層の厚さがチャネル長に等しくなるので、有機半導体層の成膜時の膜厚を制御することによってチャネル長を制御することができ、リソグラフィ技術やエッチング技術を利用することなく短チャネル化を図れる。なお、請求項１の発明の構成では、ゲート電極に電圧を印加することによって有機半導体層にチャネルが形成されソース電極とドレイン電極との間を電流が流れるので、ゲート電極に印加する電圧を制御してソース電極とドレイン電極との間のコンダクタンスを変化させることによってソース電極とドレイン電極との間に流れる電流を制御することができる。
【００２０】
請求項２の発明は、請求項１の発明において、前記ゲート絶縁膜は、前記ゲート電極の表面および両側面を覆うように形成され、前記ドレイン電極は、前記ゲート電極の両側面それぞれと対向する２つの分割ドレイン電極を有し、前記有機半導体層は、前記ドレイン電極の表面と前記ゲート絶縁膜の表面および両側面を覆うように形成され、前記ソース電極は、前記有機半導体層を挟んで各分割ドレイン電極それぞれに対向する２つの分割ソース電極を有することを特徴とする。この請求項２の発明の構成によれば、前記ゲート電極の両側でチャネルが形成されるので、チャネル幅を広くすることができ、ドレイン電流を大きくすることができる。また、前記ソース電極が前記ゲート電極に重なる部位で２つの分割ソース電極に分割されているので、２つの分割ソース電極に分割されていない場合に比べて、前記ソース電極と前記ゲート電極との間の容量を小さくすることができて、スイッチング速度の高速化を図ることができる。
【００２１】
請求項３の発明は、請求項１または請求項２の発明において、前記ゲート絶縁膜は、前記ゲート電極の構成材料である金属材料の酸化物からなり、比誘電率が９よりも大きいことを特徴とする。この請求項３の発明の構成によれば、前記ゲート絶縁膜の材料として従来から用いられているポリイミドのような比誘電率が９よりも小さい材料を採用している場合に比べて、高い電界効果が得られ、チャネル幅を広くすることができるから、ドレイン電流を大きくすることができる。しかも、製造時にゲート電極を形成した後にゲート電極の一部を酸化することでゲート絶縁膜を形成するプロセスを採用することが可能となるので、従来に比べてより簡単な製造プロセスで製造可能となる。
【００２２】
請求項４の発明は、請求項３の発明において、前記ゲート電極の金属材料は、Ａｌ，Ｚｒ，Ｔａ，Ｌａの群から選択されることを特徴とする。この請求項４の発明の構成によれば、前記ゲート電極を蒸着法などの一般的な半導体製造プロセスで形成することができる。
【００２３】
請求項５の発明は、請求項１ないし請求項４のいずれか１項に記載の有機電界効果トランジスタを回路の一部として前記絶縁性基板の前記一表面上に集積化した回路を有することを特徴とする。この請求項５の発明の構成によれば、短チャネル化を図った有機電界効果トランジスタを回路の一部として備えた集積回路装置を従来に比べてより簡単な製造プロセスで製造可能となる。
【００２４】
【発明の実施の形態】
（実施形態１）
本実施形態では、上述の図１６に示したインバータを集積化した集積回路装置について図１を参照しながら説明する。なお、本実施形態の集積回路装置においても、従来例と同様に、インバータのハイサイドのスイッチング素子Ｓ１をｐチャネル有機電界効果トランジスタＴｐにより構成し、ローサイドのスイッチング素子Ｓ２をｎチャネル有機電界効果トランジスタＴｎにより構成している。
【００２５】
本実施形態の集積回路装置は、絶縁性基板１の一表面上にｐチャネル有機電界効果トランジスタＴｐとｎチャネル有機電界効果トランジスタＴｎとが形成されている。なお、絶縁性基板１としては、例えば、表面をシリコン酸化膜などの絶縁膜により覆われたシリコン基板のような無機基板や、絶縁性を有する有機材料（例えば、ポリエチレンテレフタレート、ポリカーボネイトなど）からなる有機基板を用いればよく、有機基板として絶縁性を有するフレキシブルなプラスチック基板を用いてもよい。
【００２６】
各有機電界効果トランジスタＴｐ，Ｔｎは、絶縁性基板１の上記一表面上に形成されたドレイン電極Ｄｐ，Ｄｎと、絶縁性基板１の厚み方向においてドレイン電極Ｄｐ，Ｄｎから離間したソース電極Ｓｐ，Ｓｎとを備えている。ここに、各ドレイン電極Ｄｐ，Ｄｎおよび各ソース電極Ｓｐ，Ｓｎは、耐酸化性を有する金属材料（例えば、Ａｕ，Ｐｔなど）により形成されている。
【００２７】
また、ｐチャネル有機電界効果トランジスタＴｐは、ドレイン電極Ｄｐとソース電極Ｓｐとの間に一部が介在するｐ形有機半導体層３ｐが形成され、ｎチャネル有機電界効果トランジスタＴｎは、ドレイン電極Ｄｎとソース電極Ｓｎとの間に一部が介在するｎ形有機半導体層３ａが形成されている。したがって、絶縁性基板１の厚み方向におけるドレイン電極Ｄｐとソース電極Ｓｐとの間の距離はｐ形有機半導体層３ｐの厚さに等しく、ドレイン電極Ｄｎとソース電極Ｓｎとの間の距離はｎ形有機半導体層３ｎの厚さに等しくなっている。ここに、ｐ形有機半導体層３ｐは、ｐ形有機半導体材料（例えば、図３に示すような分子構造を有するペンタセンなど）により形成され、ｎ形有機半導体層３ｎは、ｎ形有機半導体材料（例えば、図４に示すような分子構造を有するフッ素化銅フタロシアニンなど）により形成されている。
【００２８】
また、各有機電界効果トランジスタＴｐ，Ｔｎは、絶縁性基板１の上記一表面上においてドレイン電極Ｄｐ，Ｄｎから離間して形成されドレイン電極Ｄｐ，Ｄｎとソース電極Ｓｐ，Ｓｎとの間のコンダクタンスを制御するゲート電極Ｇｐ，Ｇｎと、ゲート電極Ｇｐ，Ｇｎにおいて絶縁性基板１との界面と後述の金属配線５との界面を除いた表面（図１（ｂ）における上面および左右両側面など）を覆うように形成されたゲート絶縁膜２ｐ，２ｎとを備えている。
【００２９】
ゲート絶縁膜２ｐ，２ｎは、ゲート電極２ｐ，２ｎと同一の金属材料を構成元素として含み且つ絶縁性を有する酸化物である金属酸化物（例えば、Ｔａ２Ｏ５，Ａｌ２Ｏ３，ＺｒＯ２，Ｌａ２Ｏ３など）により形成されている。Ｔａ２Ｏ５，Ａｌ２Ｏ３，ＺｒＯ２，Ｌａ２Ｏ３は、従来例におけるゲート絶縁膜２ｐ’，２ｎ’の構成材料であるポリイミドや、ＭＯＳＦＥＴにおけるゲート絶縁膜の構成材料であるＳｉＯ２やＳｉ３Ｎ４に比べて比誘電率が比較的大きな高誘電率材料である。ここに、各材料の比誘電率は、ポリイミドが３．５程度、ＳｉＯ２が３．８程度、Ｓｉ３Ｎ４が７．４程度、Ｔａ２Ｏ５が２５程度、Ａｌ２Ｏ３が９．３程度、ＺｒＯ２が１２．５程度、Ｌａ２Ｏ３が２７程度である。要するに、例示した金属酸化物は、比誘電率が９よりも大きい。言い換えれば、ゲート電極Ｇｐ，Ｇｎの構成材料として例示した金属材料は、その酸化膜が高誘電率となる金属材料である。なお、上述の各金属酸化物にそれぞれ含まれている金属材料であるＴａ，Ａｌ，Ｚｒ，Ｌａは酸化されやすく且つその酸化物が絶縁性を有する金属材料である。
【００３０】
ところで、上記集積回路装置は、上述の図１６の回路構成を有するものであって、絶縁性基板１の上記一表面上に耐酸化性を有する金属材料（例えば、Ａｕ，Ｐｔなど）からなる４つのパッド４が設けられている。
【００３１】
本実施形態では、絶縁性基板１の平面形状が矩形状であって、ソース電極Ｓｐ，Ｓｎ、ドレイン電極Ｄｐ，Ｄｎ、ゲート電極Ｇｐ，Ｇｎそれぞれの長手方向を図１（ａ）における上下方向に揃えてあり、絶縁性基板１の上記一表面上の四隅にパッド４が１つずつ配設されており、ｐチャネル有機電界効果トランジスタＴｐのソース電極Ｓｐの長手方向の一端部（図１（ａ）における上端部）に金属配線５を介して電気的に接続されたパッド４が上記端子Ｖｄｄ（図１６参照）を構成し、ｎチャネル有機電界効果トランジスタＴｎのソース電極Ｓｎの長手方向の一端部（図１（ａ）における下端部）に金属配線５を介して電気的に接続されたパッド４が上記端子ＧＮＤ（図１６参照）を構成し、両ゲート電極Ｇｐ，Ｇｎの長手方向の各中央部に金属配線５を介して電気的に接続されたパッド４が上記端子Ｖｉｎ（図１６参照）を構成し、ドレイン電極Ｄｎの長手方向の一端部（図１（ａ）における上端部）に金属配線５を介して電気的に接続されたパッド４が上記端子Ｖｏｕｔ（図１６参照）を構成している。ここに、両ゲート電極Ｇｐ，Ｇｎは、長手方向の中央部と絶縁性基板１の上記一表面との間に金属配線５の一部が介在している。したがって、両ゲート電極Ｇｐ，Ｇｎは、コンタクトホールを設けることなく金属配線５と電気的に接続されている。
【００３２】
また、上述のｐ形有機半導体層３ｐは、絶縁性基板１の上記一表面側において、ドレイン電極Ｄｐ、ゲート絶縁膜２ｐ、ゲート電極Ｇｐに電気的に接続された金属配線５の一部などを覆うように形成され、上述のｎ形有機半導体層３ｎは、絶縁性基板１の上記一表面側において、ドレイン電極Ｄｎ、ゲート絶縁膜２ｎ、ゲート電極Ｇｎに電気的に接続された金属配線５の一部などを覆うように形成されている。ここに、ｐ形有機半導体層３ｐとｎ形有機半導体層３ｎとは隣接している。なお、ゲート電極Ｇｐ，Ｇｎおよびドレイン電極Ｄｐ，Ｄｎは細長の矩形板状に形成されている。また、ｐチャネル有機電界効果トランジスタＴｐとｎチャネル有機電界効果トランジスタＴｎとはゲート電極Ｇｐ，Ｇｎの並び方向（ゲート電極Ｇｐ，Ｇｎの幅方向）においてドレイン電極Ｄｐ，Ｄｎ同士が隣接し電気的に接続されている。
【００３３】
以上説明した各有機電界効果トランジスタＴｐ，Ｔｎは、ゲート電極Ｇｐ，Ｇｎへの印加電圧（ゲート電圧）を制御してソース電極Ｓｐ，Ｓｎ−ドレイン電極Ｄｐ，Ｄｎ間のコンダクタンスを制御することにより、ソース電極Ｓｐ，Ｓｎ−ドレイン電極Ｄｐ，Ｄｎ間を流れる電流を制御することができる。
【００３４】
ここにおいて、ｐチャネル有機電界効果トランジスタＴｐは、絶縁性基板１の厚み方向におけるのゲート電極Ｇｐの厚さがドレイン電極Ｄｐの厚さとｐ形有機半導体層３ｐの厚さとの合計の厚さよりも大きな厚さに設定され、ｎチャネル有機電界効果トランジスタＴｎは、絶縁性基板１の厚み方向におけるゲート電極Ｇｎの厚さがドレイン電極Ｄｎの厚さとｎ形有機半導体層３ｎの厚さとの合計の厚さよりも大きな厚さに設定されている。
【００３５】
したがって、ｐチャネル有機電界効果トランジスタＴｐのゲート電極Ｇｐは、絶縁性基板１の厚み方向においてドレイン電極Ｄｐとｐ形有機半導体層３ｐとソース電極Ｓｐとに跨るように形成されており、ｐ形有機半導体層３ｐの厚さがゲート電極Ｇｐへゲート電圧を印加したときに当該ｐ形有機半導体層３ｐに形成されるチャネル６（図２（ｂ）参照）のチャネル長に等しくなる。同様に、ｎチャネル有機電界効果トランジスタＴｎのゲート電極Ｇｎは、絶縁性基板１の厚み方向においてドレイン電極Ｄｎとｎ形有機半導体層３ｎとソース電極Ｓｎとに跨るように形成されており、ｎ形有機半導体層３ｎの厚さがゲート電極Ｇｎへゲート電圧を印加したときに当該ｎ形有機半導体層３ｎに形成されるチャネルのチャネル長に等しくなる。なお、各ゲート電極Ｇｐ，Ｇｎと各ドレイン電極Ｄｐ，Ｄｎとの間にはそれぞれゲート絶縁膜２ｐ，２ｎのうちゲート電極Ｇｐ，Ｇｎのドレイン電極Ｄｐ，Ｄｎ側の側面に形成された部位が介在し、各ゲート電極Ｇｐ，Ｇｎと各有機半導体層３ｐ，３ｎとの間にはそれぞれゲート絶縁膜２ｐ，２ｎが介在し、各ゲート電極Ｇｐ，Ｇｎと各ソース電極Ｓｐ，Ｓｎとの間にはそれぞれゲート絶縁膜２ｐ．２ｎと有機半導体層３ｐ，３ｎとの積層膜が介在している。
【００３６】
しかして、本実施形態の各有機電界効果トランジスタＴｐ，Ｔｎは、絶縁性基板１の上記一表面上に形成されたドレイン電極Ｄｐ，Ｄｎと、絶縁性基板１の厚み方向においてドレイン電極Ｄｐ，Ｄｎから離間したソース電極Ｓｐ，Ｓｎと、一部がドレイン電極Ｄｐ，Ｄｎとソース電極Ｓｐ，Ｓｎとの間に介在する有機半導体層３ｐ，３ｎと、絶縁性基板１の上記一表面上においてドレイン電極Ｄｐ，Ｄｎから離間して形成されドレイン電極Ｄｐ，Ｄｎとソース電極Ｓｐ，Ｓｎとの間のコンダクタンスを制御するゲート電極Ｇｐ，Ｇｎと、ゲート電極Ｇｐ，Ｇｎにおけるドレイン電極Ｄｐ，Ｄｎ側の側面に形成されたゲート絶縁膜２ｐ，２ｎとを備えるので、ドレイン電極Ｄｐ，Ｄｎに積層する有機半導体層３ｐ，３ｎの厚さがチャネル長に等しくなるから、有機半導体層３ｐ，３ｎの成膜時の膜厚を制御することによってチャネル長を制御することができ、リソグラフィ技術やエッチング技術を利用することなく短チャネル化を図れる。その結果、チップサイズを大きくすることなく、ドレイン電流Ｉｄ（上述の数１、数２参照）を大きくすることが可能となる。なお、上述の各有機半導体層３ｐ，３ｎは少なくとも一部がドレイン電極Ｄｐ，Ｄｎとソース電極Ｓｐ，Ｓｎとの間に介在していればよい。
【００３７】
また、本実施形態の集積回路装置は、上述の有機電界効果トランジスタＴｐ，Ｔｎを回路の一部として絶縁性基板１の上記一表面上に集積化した回路を有するので、短チャネル化を図った有機電界効果トランジスタＴｐ，Ｔｎを回路の一部として備えた集積回路装置を従来に比べてより簡単な製造プロセスで製造可能となる。
【００３８】
また、ドレイン電極Ｄｐ，Ｄｎおよび各金属配線５および各パッド４が耐酸化性を有する金属材料により形成され、ゲート電極Ｇｐ，Ｇｎが酸化されやすく且つその酸化物が絶縁性を有する金属材料により形成されているので、製造時に、ドレイン電極Ｄｐ，Ｄｎおよび各金属配線５および各パッド４およびゲート電極Ｇｐ，Ｇｎを形成した後で、ゲート電極Ｇｐ，Ｇｎの一部を酸化することによりゲート絶縁膜２ｐ，２ｎを形成するようなプロセスを採用したとしても、ゲート絶縁膜２ｐ，２ｎの形成時にドレイン電極Ｄｐ，Ｄｎおよび各金属配線５および各パッド４が酸化されるのを防止することができる。また、ゲート電極Ｇｐ，Ｇｎの金属材料として、Ａｌ，Ｚｒ，Ｔａ，Ｌａの群から選択される金属材料を採用すれば、ゲート電極Ｇｐ，Ｇｎを蒸着法などの一般的な半導体製造プロセスで形成することができるという利点がある。
【００３９】
ところで、図２（ｂ）はゲート絶縁膜２ｐ，２ｎとして上述の高誘電率材料を採用した場合においてｐチャネル有機電界効果トランジスタＴｐでチャネル６が形成される領域を模式的に示したものであり、ゲート絶縁膜２ｐ，２ｎとして比誘電率が９よりも大きな上述の高誘電率材料を採用した場合には、図２（ａ）に示すようにゲート絶縁膜２ｐ，２ｎとして比誘電率が比較的小さな材料を採用した場合に形成されるチャネル６に比べて、チャネル６が横方向（ドレイン電極Ｄｐ，Ｄｎの幅方向）に広がってチャネル６の幅が大きくなる（図２（ｂ）におけるΔＷだけ大きくなる）。
【００４０】
したがって、ゲート絶縁膜２ｐ．２ｎとして高誘電率材料を採用することにより、誘電率が比較的小さな材料を採用した場合に比べて、電流の経路であるチャネル６の幅が大きくなるので、大電流化を図ることができ、高い電流駆動能力が期待できる。
【００４１】
以下、本実施形態の集積回路装置の製造方法について図５〜図１４を参照しながら説明する。なお、製造方法において説明するシャドウマスクＭ１、Ｍ３〜Ｍ６は、金属薄板にエッチングで穴を貫設することで所望のパターンを形成したものである。
【００４２】
まず、絶縁性基板１の上記一表面上に、後に形成されるゲート電極Ｇｐ，Ｇｎに電気的に接続されるパッド４（Ｖｉ）および金属配線５を同時にパターン形成するためのシャドウマスクＭ１（図８参照）を通して耐酸化性を有する金属材料（例えば、Ａｕ，Ｐｔなど）を蒸着することでパッド４（Ｖｉ）および金属配線５を形成する（図５（ａ）および図８参照）。なお、一例として金属材料にＡｕを採用した場合には、パッド４（Ｖｉｎ）および金属配線５の膜厚を５０ｎｍ程度に設定している。
【００４３】
次に、絶縁性基板１の上記一表面側の全面に、ゲート電極Ｇｐ，Ｇｎの金属材料（例えば、Ｔａ，Ａｌ，Ｚｒ，Ｌａなど）からなる所定膜厚の金属膜１１をスパッタ法によって成膜することにより、図５（ｂ）および図９に示す構造を得る。ここに、所定膜厚は、図１（ｂ）におけるゲート電極Ｇｐ，Ｇｎの厚さよりも大きく設定されている。なお、一例としてゲート電極Ｇｐ，Ｇｎの金属材料にＴａを採用した場合には、金属膜１１の膜厚を５００ｎｍ程度に設定している。
【００４４】
その後、金属膜１１上にフォトレジストを塗布してから、フォトリソグラフィ技術によって金属膜１１のうちゲート電極Ｇｎ，Ｇｐの形成予定領域に対応する部分上にレジスト層Ｍ２を残し、金属膜１１をパターニングすることによりそれぞれ金属膜１１の一部からなるゲート電極Ｇｐ，Ｇｎを形成する（図５（ｃ）および図１０参照）。なお、図５（ｃ）では、レジスト層Ｍ２の図示を省略してある。また、レジスト層Ｍ２は、各ゲート電極Ｇｎ，Ｇｐが金属配線５の一部に重なるようにパターン設計されている。
【００４５】
次に、上述のレジスト層Ｍ２を残した状態で、絶縁性基板１の上記一表面上にドレイン電極Ｄｐ，Ｄｎと、ドレイン電極Ｄｎに接続されるパッド４（Ｖｏｕｔ）および金属配線５とを同時にパターン形成するためのシャドウマスクＭ３（図１１参照）を通して耐酸化性を有する金属材料（例えば、Ａｕ，Ｐｔなど）を蒸着することでドレイン電極Ｄｐ，Ｄｎと、ドレイン電極Ｄｎに接続されるパッド４（Ｖｏｕｔ）および金属配線５とを形成する（図６（ａ）および図１１参照）。ここに、シャドウマスクＭ３は、絶縁性基板１の上記一表面においてゲート電極Ｇｐ，Ｇｎ間で露出していた領域がドレイン電極Ｄｐ，Ｄｎで埋まるように、ドレイン電極Ｄｐ，Ｄｎ形成用のパターンの開口幅がゲート電極Ｇｐ，Ｇｎ間の距離よりも幅広に形成されており、レジスト層Ｍ２のうちシャドウマスクＭ３に重ならない部分の上には上記金属材料からなる不要な金属層１２ａ，１２ｂが形成される。なお、金属材料の一例としてＡｕを採用した場合には、ドレイン電極Ｄｐ，Ｄｎおよび金属配線５およびパッド４（Ｖｏｕｔ）の膜厚を５０ｎｍ程度に設定している。ゲート電極Ｇｐ，Ｇｎの材料としてＴａを採用し、ドレイン電極Ｄｐ，Ｄｎの材料としてＡｕを採用している場合、ゲート電極Ｇｐ，Ｇｎの厚さがドレイン電極Ｄｐ，Ｄｎの厚さの１０倍程度になっているので、ゲート電極Ｇｐ，Ｇｎの側面には絶縁性基板１の上記一表面近傍にのみＡｕが蒸着される。
【００４６】
その後、リフトオフ法などによってレジスト層４を除去するとともに金属層１２ａ，１２ｂを除去することにより、図６（ｂ）および図１２に示す構造を得る。
【００４７】
続いて、ゲート電極Ｇｎ，Ｇｐの表面（絶縁性基板１との界面および金属配線５との界面を除いた面）を酸化工程において酸化することで金属酸化物からなるゲート絶縁膜２ｐ，２ｎを形成する（図６（ｃ）および図１３参照）。酸化工程としては、酸化種を含む雰囲気中（例えば、酸素雰囲気中）で熱酸化する熱酸化法、陽極酸化法などを採用することができる。ただし、熱酸化法によりゲート絶縁膜２ｐ，２ｎを形成する場合においては絶縁性基板１を加熱する必要があり（例えば、Ｔａを酸化してＴａ２Ｏ５を形成する場合には５００℃程度に加熱する必要があり）、絶縁性基板１として表面をシリコン酸化膜などの絶縁膜により覆われたシリコン基板を採用している場合には問題ないが、絶縁性基板１としてポリエチレンテレフタレート、ポリカーボネイトなどの有機材料からなる有機基板を採用している場合には絶縁性基板１が熱変形する恐れがあるので、金属酸化物からなるゲート絶縁膜２ｐ，２ｎを室温で成膜できる陽極酸化法を採用することが望ましい。ここに、ゲート電極Ｇｐ，ＧｎがＴａにより形成されている場合に陽極酸化法を採用する際には、例えば、絶縁性基板１を濃度が１％程度のリン酸からなる電解液中に浸漬し、ゲート電極Ｇｐ，Ｇｎを陽極とし、電解液中において陽極にＰｔからなる陰極を対向配置して、陽極と陰極との間に適当な電界をかけることによって、Ｔａ膜からなるゲート電極Ｇｐ，Ｇｎの露出表面にＴａ２Ｏ５膜からなるゲート絶縁膜２ｐ，２ｎを形成する。ここにおいて、ゲート電極Ｇｐ，Ｇｎの露出表面では、下記の反応が起こっていると考えられる。
２Ｔａ５＋＋５Ｏ２−→Ｔａ２Ｏ５
なお、ゲート電極Ｇｐ，Ｇｎの材料としてＴａを採用していた場合には、酸化工程において金属酸化物としてＴａ２Ｏ５が形成されるが、ドレイン電極Ｄｐ，Ｄｎおよび金属配線５およびパッド４は耐酸化性を有する金属材料により構成されているので、この酸化工程において酸化されることはない。また、金属酸化物としてＴａ２Ｏ５を採用した場合には、ゲート絶縁膜２ｐ，２ｎの膜厚を５０ｎｍに設定してある。ここに、ゲート電極Ｇｐ，Ｇｎの膜厚は、表面にゲート絶縁膜２ｐ，２ｎが形成されたことにより上記所定膜厚よりもやや薄くなる。
【００４８】
上述のゲート絶縁膜２ｐ，２ｎを形成した後、ｐ形有機半導体層３ｐをパターン形成するためのシャドウマスクＭ４（図１４参照）を通してｐ形有機半導体材料（例えば、ペンタセンなど）を蒸着することでｐ形有機半導体層３ｐを形成し（図７（ａ）および図１４（ａ）参照）、続いて、ｎ形有機半導体層３ｎをパターン形成するためのシャドウマスクＭ５（図１４（ｂ）参照）を通してｎ形有機半導体材料（例えば、フッ素化銅フタロシアニンなど）を蒸着することでｎ形有機半導体層３ｎを形成する（図７（ｂ）および図１４（ｂ）参照）。
【００４９】
その後、ソース電極Ｓｐ，Ｓｎおよびソース電極Ｓｐ，Ｓｎに電気的に接続されるパッド４（Ｖｄｄ），４（ＧＮＤ）および金属配線５，５を同時にパターン形成するためのシャドウマスクＭ６（図１４（ｃ）参照）を通して耐酸化性を有する金属材料（例えば、Ａｕ，Ｐｔなど）を蒸着することでソース電極Ｓｐ，Ｓｎおよびパッド４（Ｖｄｄ），４（ＧＮＤ）および金属配線５，５を形成する（図７（ｃ）および図１４（ｃ）参照）。なお、一例として金属材料にＡｕを採用した場合には、ソース電極Ｓｐ，Ｓｎおよびパッド４（Ｖｄｄ），４（ＧＮＤ）および金属配線５，５の膜厚を５０ｎｍ程度に設定している。
【００５０】
以上説明した製造方法によれば、ｐ形有機半導体層３ｐおよびｎ形有機半導体層３ｎの成膜時の膜厚を制御することによってｐチャネル有機電界効果トランジスタＴｐおよびｎチャネル有機電界効果トランジスタＴｎそれぞれのチャネル長を制御することができ、リソグラフィ技術やエッチング技術を利用することなく各有機電界効果トランジスタＴｐ，Ｔｎの短チャネル化を図れる。また、酸化工程では、酸化種を含む雰囲気中でゲート電極Ｇｐ，Ｇｎの露出表面を酸化することでゲート絶縁膜２ｐ，２ｎを成膜するようによれば、ゲート絶縁膜２ｐ，２ｎを容易に形成することができる。また、酸化工程において、陽極酸化法によりゲート電極Ｇｐ，Ｇｎの露出表面を酸化することでゲート絶縁膜２ｐ，２ｎを成膜するようにすれば、ゲート絶縁膜２ｐ，２ｎを室温で成膜することができるので、絶縁性基板１として耐熱温度が比較的低いポリエチレンテレフタレートやポリカーボネイトなどの有機基板を採用することができる。
【００５１】
（実施形態２）
本実施形態の集積回路装置の構成は実施形態１と略同じであって、図１５に示すように、ｐチャネル有機電界効果トランジスタＴｐのドレイン電極Ｄｐが、ゲート電極Ｇｐの両側面それぞれと対向する２つの細長の分割ドレイン電極Ｄｐ１，Ｄｐ２を有するとともに、ｎチャネル有機電界効果トランジスタＴｎのドレイン電極Ｄｎが、ゲート電極Ｇｎの両側面それぞれと対向する２つの細長の分割ドレイン電極Ｄｎ１，Ｄｎ２を有し、さらに、ｐチャネル有機電界効果トランジスタＴｐのソース電極Ｓｐが、ｐ形有機半導体層３ｐを挟んで各分割ドレイン電極Ｄｐ１，Ｄｐ２それぞれに対向する２つの細長の分割ソース電極Ｓｐ１，Ｓｐ２を有するとともに、ｎチャネル有機電界効果トランジスタＴｎのソース電極Ｓｎが、ｎ形有機半導体層３ｎを挟んで各分割ドレイン電極Ｄｎ１，Ｄｎ２それぞれに対向する２つの細長の分割ソース電極Ｓｎ１，Ｓｎ２を有している点が相違する。ここに、ｐチャネル有機電界効果トランジスタＴｐのドレイン電極Ｄｐは、分割ドレイン電極Ｄｐ１，Ｄｐ２の長手方向の一端部（図１５（ａ）における上端部）同士が連続一体に連結され、ｐチャネル有機電界効果トランジスタＴｐのソース電極Ｓｐは、分割ソース電極Ｓｐ１，Ｓｐ２の長手方向の一端部（図１５（ａ）における上端部）同士が連続一体に連結されている。同様に、ｎチャネル有機電界効果トランジスタＴｎのドレイン電極Ｄｎは、分割ドレイン電極Ｄｎ１，Ｄｎ２の長手方向の一端部（図１５（ａ）における上端部）同士が連続一体に連結され、ｎチャネル有機電界効果トランジスタＴｎのソース電極Ｓｎは、分割ソース電極Ｓｎ１，Ｓｎ２の長手方向の一端部（図１５（ａ）における上端部）同士が連続一体に連結されている。他の構成は実施形態１と同じなので、実施形態１と同じ構成要素には同一の符号を付して説明を省略する。
【００５２】
しかして、本実施形態における各有機電界効果トランジスタＴｐ，Ｔｎは、ゲート電極Ｇｐ，Ｇｎの両側でチャネルが形成されるので、実施形態１に比べてチャネル幅を広くすることができ（例えば、実施形態１に比べてチャネル幅を２倍にすることができ）、ドレイン電流Ｉｄを大きくすることができるという利点がある。また、ｐチャネル有機電界効果トランジスタＴｐのソース電極Ｓｐがゲート電極Ｇｐに重なる部位で２つの分割ソース電極Ｓｐ１，Ｓｐ２に分割されているので、２つの分割ソース電極Ｓｐ１，Ｓｐ２に分割されていない場合に比べて、ソース電極Ｓｐとゲート電極Ｇｐとの間の容量を小さくすることができて、スイッチング速度の高速化を図ることができるという利点がある。同様に、ｎチャネル有機電界効果トランジスタＴｎのソース電極Ｓｎがゲート電極Ｇｎに重なる部位で２つの分割ソース電極Ｓｎ１，Ｓｎ２に分割されているので、２つの分割ソース電極Ｓｎ１，Ｓｎ２に分割されていない場合に比べて、ソース電極Ｓｎとゲート電極Ｇｎとの間の容量を小さくすることができて、スイッチング速度の高速化を図ることができるという利点がある。
【００５３】
なお、本実施形態の集積回路装置の製造方法は実施形態で説明した製造方法と基本的には同じであって、ドレイン電極Ｄｐ，Ｄｎを形成する際に利用するシャドウマスクＭ３（図１１参照）の開孔パターンおよびソース電極Ｓｐ，Ｓｎを形成する際に利用するシャドウマスクＭ６（図１４（ｃ）参照）の開孔パターンが相違するだけである。
【００５４】
【発明の効果】
請求項１の発明は、絶縁性基板の一表面上に形成されたドレイン電極と、絶縁性基板の厚み方向においてドレイン電極から離間したソース電極と、少なくとも一部がドレイン電極とソース電極との間に介在する有機半導体層と、絶縁性基板の前記一表面上においてドレイン電極から離間して形成されドレイン電極とソース電極との間のコンダクタンスを制御するゲート電極と、ゲート電極におけるドレイン電極側の側面に形成されたゲート絶縁膜とを備えるので、ドレイン電極に積層する有機半導体層の厚さがチャネル長に等しくなるから、有機半導体層の成膜時の膜厚を制御することによってチャネル長を制御することができ、リソグラフィ技術やエッチング技術を利用することなく短チャネル化を図れるという効果がある。
【００５５】
請求項２の発明は、請求項１の発明において、前記ゲート絶縁膜は、前記ゲート電極の表面および両側面を覆うように形成され、前記ドレイン電極は、前記ゲート電極の両側面それぞれと対向する２つの分割ドレイン電極を有し、前記有機半導体層は、前記ドレイン電極の表面と前記ゲート絶縁膜の表面および両側面を覆うように形成され、前記ソース電極は、前記有機半導体層を挟んで各分割ドレイン電極それぞれに対向する２つの分割ソース電極を有するので、前記ゲート電極の両側でチャネルが形成されるので、チャネル幅を広くすることができ、ドレイン電流を大きくすることができるという効果がある。また、前記ソース電極が前記ゲート電極に重なる部位で２つの分割ソース電極に分割されているので、２つの分割ソース電極に分割されていない場合に比べて、前記ソース電極と前記ゲート電極との間の容量を小さくすることができて、スイッチング速度の高速化を図ることができるという効果がある。
【００５６】
請求項３の発明は、請求項１または請求項２の発明において、前記ゲート絶縁膜は、前記ゲート電極の構成材料である金属材料の酸化物からなり、比誘電率が９よりも大きいので、前記ゲート絶縁膜の材料として従来から用いられているポリイミドのような比誘電率が９よりも小さい材料を採用している場合に比べて、高い電界効果が得られ、チャネル幅を広くすることができるから、ドレイン電流を大きくすることができるという効果がある。しかも、製造時にゲート電極を形成した後にゲート電極の一部を酸化することでゲート絶縁膜を形成するプロセスを採用することが可能となるので、従来に比べてより簡単な製造プロセスで製造可能となる。
【００５７】
請求項４の発明は、請求項３の発明において、前記ゲート電極の金属材料は、Ａｌ，Ｚｒ，Ｔａ，Ｌａの群から選択されることを特徴とする。この請求項４の発明の構成によれば、前記ゲート電極を蒸着法などの一般的な半導体製造プロセスで形成することができるという効果がある。
【００５８】
請求項５の発明は、請求項１ないし請求項４のいずれか１項に記載の有機電界効果トランジスタを回路の一部として前記絶縁性基板の前記一表面上に集積化した回路を有するので、短チャネル化を図った有機電界効果トランジスタを回路の一部として備えた集積回路装置を従来に比べてより簡単な製造プロセスで製造可能となるという効果がある。
【図面の簡単な説明】
【図１】実施形態１における集積回路装置を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。
【図２】同上の動作説明図である。
【図３】同上において採用するｐ形有機半導体材料の一例の分子構造図である。
【図４】同上において採用するｎ形有機半導体材料の一例の分子構造図である。
【図５】同上の製造方法を説明するための主要工程平面図である。
【図６】同上の製造方法を説明するための主要工程平面図である。
【図７】同上の製造方法を説明するための主要工程平面図である。
【図８】同上の製造方法を説明するための主要工程断面図である。
【図９】同上の製造方法を説明する図であって、図５（ｂ）のＡ−Ａ’断面図である。
【図１０】同上の製造方法を説明する図であって、図５（ｃ）のＡ−Ａ’断面図である。
【図１１】同上の製造方法を説明するための主要工程断面図である。
【図１２】同上の製造方法を説明するための主要工程断面図である。
【図１３】同上の製造方法を説明するための主要工程断面図である。
【図１４】同上の製造方法を説明するための主要工程断面図である。
【図１５】実施形態２における集積回路装置を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。
【図１６】従来例におけるインバータの回路図である。
【図１７】従来例における集積回路装置を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図である。
【符号の説明】
１ 絶縁性基板
２ｐ ゲート絶縁膜
２ｎ ゲート絶縁膜
３ｐ ｐ形有機半導体層
３ｎ ｎ形有機半導体層
４ パッド
５ 金属配線
Ｄｐ ドレイン電極
Ｄｎ ドレイン電極
Ｇｐ ゲート電極
Ｇｎ ゲート電極
Ｓｐ ソース電極
Ｓｎ ソース電極
Ｔｐ ｐチャネル有機電界効果トランジスタ
Ｔｎ ｎチャネル有機電界効果トランジスタ
【発明の属する技術分野】
本発明は、有機電界効果トランジスタ、集積回路装置に関するものである。
【０００２】
【従来の技術】
従来から、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造における半導体層の材料として有機半導体材料を用いた有機電界効果トランジスタが知られている（例えば、特許文献１参照）。
【０００３】
また、有機電界効果トランジスタを利用した回路の一例として、図１６に示すように２個のスイッチング素子Ｓ１，Ｓ２の直列回路であって電源の両端間に接続して用いられるインバータが知られている。ここに、図１６に示す回路構成のインバータは、例えば、ハイサイドのスイッチング素子Ｓ１をｐチャネル有機電界効果トランジスタにより構成するとともに、ローサイドのスイッチング素子Ｓ２をｎチャネル有機電界効果トランジスタにより構成し、両有機電界効果トランジスタを同一基板上に集積化した集積回路装置により実現できる。なお、図１６に示す回路構成のインバータでは、電源の高電位側に接続される端子Ｖｄｄと、電源の低電位側（グランド側）に接続される端子ＧＮＤと、制御入力用の端子Ｖｉｎと、出力用の端子Ｖｏｕｔとを備えている。
【０００４】
この種の集積回路装置は、図１７に示すように、１つの絶縁性基板１’の一表面側において、ハイサイドのスイッチング素子Ｓ１を構成するｐチャネル有機電界効果トランジスタＴｐ’とローサイドのスイッチング素子Ｓ２を構成するｎチャネル有機電界効果トランジスタＴｎ’とが並設されている。なお、絶縁性基板１’としては、表面をシリコン酸化膜などの絶縁膜により覆われたシリコン基板のような無機基板や、絶縁性を有する有機材料（例えば、ポリエチレンテレフタレート、ポリカーボネイトなど）製の有機基板などが用いられている。
【０００５】
上記集積回路装置は、絶縁性基板１’の上記一表面上にｐチャネル有機電界効果トランジスタＴｐ’のゲート電極Ｇｐ’とｎチャネル有機電界効果トランジスタＴｎ’のゲート電極Ｇｎ’とが離間して形成され、絶縁性基板１’の上記一表面側の全面に両ゲート電極Ｇｐ’，Ｇｎ’を覆うように絶縁性を有する有機材料（例えば、ポリイミドなど）からなる絶縁膜２’が形成されており、絶縁膜２’のうちゲート電極Ｇｐ’に重なる部分がｐチャネル有機電界効果トランジスタＴｐ’のゲート絶縁膜２ｐ’を構成し、ゲート電極Ｇｎ’に重なる部分がｎチャネル有機電界効果トランジスタＴｎ’のゲート絶縁膜２ｎ’を構成している。なお、各ゲート電極Ｇｐ’，Ｇｎ’は、金属材料（例えば、Ａｕなど）により形成されている。
【０００６】
また、ｐチャネル有機電界効果トランジスタＴｐ’は、絶縁膜２’上においてソース電極Ｓｐ’とドレイン電極Ｄｐ’とが離間して形成されるとともに、ソース電極Ｓｐ’とドレイン電極Ｄｐ’とゲート絶縁膜２ｐ’とを覆うようにｐ形有機半導体材料からなるｐ形有機半導体層３ｐ’が形成され、ｎチャネル有機電界効果トランジスタＴｎ’は、絶縁膜２’上にソース電極Ｓｎ’とドレイン電極Ｄｎ’とが離間して形成されるとともに、ソース電極Ｓｎ’とドレイン電極Ｄｎ’とゲート絶縁膜２ｎ’とを覆うようにｎ形有機半導体材料からなるｎ形有機半導体層３ｎ’が形成されている。
【０００７】
ここに、ｐチャネル有機電界効果トランジスタＴｐ’は、ｐ形有機半導体層３ｐ’のうちソース電極Ｓｐ’とドレイン電極Ｄｐ’との間に介在する部分が絶縁性基板１’の厚み方向においてゲート絶縁膜２ｐ’およびゲート電極Ｇｐ’に重なっている。同様に、ｎチャネル有機電界効果トランジスタＴｎ’は、ｎ形有機半導体層３ｎ’のうちソース電極Ｓｎ’とドレイン電極Ｄｎ’との間に介在する部分が絶縁性基板１’の厚み方向においてゲート絶縁膜２ｎ’およびゲート電極Ｇｎ’に重なっている。また、ｐチャネル有機電界効果トランジスタＴｐ’とｎチャネル有機電界効果トランジスタＴｎ’とはゲート電極Ｇｐ’，Ｇｎ’の並設方向においてドレイン電極Ｄｐ’，Ｄｎ’同士が隣接し電気的に接続されている。なお、各ソース電極Ｓｐ’，Ｓｎ’および各ドレイン電極Ｄｐ’，Ｄｎ’は、構成材料が同じ金属材料であり、製造時に同時形成されている。
【０００８】
また、上記集積回路装置は、絶縁膜２’上に４つのパッド４’が形成されており、ｐチャネル有機電界効果トランジスタＴｐ’のソース電極Ｓｐ’に図１７（ａ）の左上の金属配線５’を介して電気的に接続されたパッド４’が上記端子Ｖｄｄを構成し、ｎチャネル有機電界効果トランジスタＴｎ’のソース電極Ｓｎ’に図１７（ａ）の右下の金属配線５’を介して電気的に接続されたパッド４’が上記端子ＧＮＤを構成し、両ゲート電極Ｇｐ’，Ｇｎ’に図１７（ａ）の左下の金属配線５’を介して電気的に接続されたパッド４’が上記端子Ｖｉｎを構成し、両ドレイン電極Ｄｐ’，Ｄｎ’に図１７（ａ）の右上の金属配線５’を介して電気的に接続されたパッド４’が上記端子Ｖｏｕｔを構成している。ここに、両ゲート電極Ｇｐ’、Ｇｎ’は、平面形状が短冊状に形成されており、絶縁膜２’において各ゲート電極Ｇｐ’，Ｇｎ’それぞれの長手方向の一端部に対応する部位に開孔したコンタクトホール２１’，２１’に図１７（ａ）の左下の金属配線５’の一部を埋め込むことで金属配線５’と電気的に接続されている。
【０００９】
以上説明した有機電界効果トランジスタＴｐ’，Ｔｎ’は、ゲート電極Ｇｐ’，Ｇｎ’への印加電圧（ゲート電圧）を制御して有機半導体層３ｐ’，３ｎ’に形成されるチャネルの広がりを調整することにより、ソース電極Ｓｐ’，Ｓｎ’−ドレイン電極Ｄｐ’，Ｄｎ’間を流れる電流を制御することができる。
【００１０】
【特許文献１】
米国特許第６，３４４，６６０号明細書（Ｆｉｇ．６）
【００１１】
【発明が解決しようとする課題】
ところで、一般的に、有機電界効果トランジスタでは、ドレイン電流をＩｄ、移動度をμ、ゲート絶縁膜の単位面積当たりの容量をＣｏｘ、チャネル幅をＷ、チャネル長をＬ、ゲート電圧をＶｇ、しきい値電圧をＶｔｈ、ドレイン電圧をＶｄとすれば、ドレイン電流Ｉｄの線形領域特性を下記の数１で表すことができ、飽和領域特性を下記の数２で表すことができる。
【００１２】
【数１】
【数２】
数１および数２から、ドレイン電流Ｉｄを大きくするには、例えば移動度μを大きくすればよいことが分かるが、有機電界効果トランジスタは、チャネルが形成される有機半導体層の構成材料である有機半導体材料の移動度μが一般的なＭＯＳＦＥＴで用いられる無機半導体材料（シリコン）に比べて低いので、ドレイン電流Ｉｄの大電流化が難しい。
【００１５】
そこで、上記従来構成の集積装置における各有機電界効果トランジスタＴｐ’，Ｔｎ’では、より大きなドレイン電流Ｉｄを得るために、チャネル幅Ｗを大きくしたり、チャネル長Ｌを小さくしたりしているのが現状である。
【００１６】
しかしながら、チャネル幅Ｗを大きくすると、絶縁性基板１の上記一表面上での各有機電界効果トランジスタＴｐ’，Ｔｎ’の占有面積が大きくなるので、チップサイズが大きくなってしまう（チップ面積が増大する）という不具合があり、チップサイズが一定であれば集積度が低くなってしまうという不具合があった。
【００１７】
また、チャネル長Ｌを小さくする（短チャネル化を図る）には、ドレイン電極Ｄｐ，Ｄｎ−ソース電極Ｓｐ，Ｓｎ間の間隔を狭くする必要があるが、ドレイン電極Ｄｐ，Ｄｎ−ソース電極Ｓｐ，Ｓｎ間の間隔を狭くするには一般的な半導体製造プロセスにおけるリソグラフィ技術やエッチング技術で使用されている高価な半導体製造装置を利用する必要があり、設備投資を含めて製造コストの増大につながるという不具合があった。
【００１８】
本発明は上記事由に鑑みて為されたものであり、その目的は、リソグラフィ技術やエッチング技術を利用することなく短チャネル化を図れる有機電界効果トランジスタおよび集積回路装置を提供することにある。
【００１９】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、絶縁性基板の一表面上に形成されたドレイン電極と、絶縁性基板の厚み方向においてドレイン電極から離間したソース電極と、少なくとも一部がドレイン電極とソース電極との間に介在する有機半導体層と、絶縁性基板の前記一表面上においてドレイン電極から離間して形成されドレイン電極とソース電極との間のコンダクタンスを制御するゲート電極と、ゲート電極におけるドレイン電極側の側面に形成されたゲート絶縁膜とを備えることを特徴とする。この請求項１の発明の構成によれば、ドレイン電極に積層する有機半導体層の厚さがチャネル長に等しくなるので、有機半導体層の成膜時の膜厚を制御することによってチャネル長を制御することができ、リソグラフィ技術やエッチング技術を利用することなく短チャネル化を図れる。なお、請求項１の発明の構成では、ゲート電極に電圧を印加することによって有機半導体層にチャネルが形成されソース電極とドレイン電極との間を電流が流れるので、ゲート電極に印加する電圧を制御してソース電極とドレイン電極との間のコンダクタンスを変化させることによってソース電極とドレイン電極との間に流れる電流を制御することができる。
【００２０】
請求項２の発明は、請求項１の発明において、前記ゲート絶縁膜は、前記ゲート電極の表面および両側面を覆うように形成され、前記ドレイン電極は、前記ゲート電極の両側面それぞれと対向する２つの分割ドレイン電極を有し、前記有機半導体層は、前記ドレイン電極の表面と前記ゲート絶縁膜の表面および両側面を覆うように形成され、前記ソース電極は、前記有機半導体層を挟んで各分割ドレイン電極それぞれに対向する２つの分割ソース電極を有することを特徴とする。この請求項２の発明の構成によれば、前記ゲート電極の両側でチャネルが形成されるので、チャネル幅を広くすることができ、ドレイン電流を大きくすることができる。また、前記ソース電極が前記ゲート電極に重なる部位で２つの分割ソース電極に分割されているので、２つの分割ソース電極に分割されていない場合に比べて、前記ソース電極と前記ゲート電極との間の容量を小さくすることができて、スイッチング速度の高速化を図ることができる。
【００２１】
請求項３の発明は、請求項１または請求項２の発明において、前記ゲート絶縁膜は、前記ゲート電極の構成材料である金属材料の酸化物からなり、比誘電率が９よりも大きいことを特徴とする。この請求項３の発明の構成によれば、前記ゲート絶縁膜の材料として従来から用いられているポリイミドのような比誘電率が９よりも小さい材料を採用している場合に比べて、高い電界効果が得られ、チャネル幅を広くすることができるから、ドレイン電流を大きくすることができる。しかも、製造時にゲート電極を形成した後にゲート電極の一部を酸化することでゲート絶縁膜を形成するプロセスを採用することが可能となるので、従来に比べてより簡単な製造プロセスで製造可能となる。
【００２２】
請求項４の発明は、請求項３の発明において、前記ゲート電極の金属材料は、Ａｌ，Ｚｒ，Ｔａ，Ｌａの群から選択されることを特徴とする。この請求項４の発明の構成によれば、前記ゲート電極を蒸着法などの一般的な半導体製造プロセスで形成することができる。
【００２３】
請求項５の発明は、請求項１ないし請求項４のいずれか１項に記載の有機電界効果トランジスタを回路の一部として前記絶縁性基板の前記一表面上に集積化した回路を有することを特徴とする。この請求項５の発明の構成によれば、短チャネル化を図った有機電界効果トランジスタを回路の一部として備えた集積回路装置を従来に比べてより簡単な製造プロセスで製造可能となる。
【００２４】
【発明の実施の形態】
（実施形態１）
本実施形態では、上述の図１６に示したインバータを集積化した集積回路装置について図１を参照しながら説明する。なお、本実施形態の集積回路装置においても、従来例と同様に、インバータのハイサイドのスイッチング素子Ｓ１をｐチャネル有機電界効果トランジスタＴｐにより構成し、ローサイドのスイッチング素子Ｓ２をｎチャネル有機電界効果トランジスタＴｎにより構成している。
【００２５】
本実施形態の集積回路装置は、絶縁性基板１の一表面上にｐチャネル有機電界効果トランジスタＴｐとｎチャネル有機電界効果トランジスタＴｎとが形成されている。なお、絶縁性基板１としては、例えば、表面をシリコン酸化膜などの絶縁膜により覆われたシリコン基板のような無機基板や、絶縁性を有する有機材料（例えば、ポリエチレンテレフタレート、ポリカーボネイトなど）からなる有機基板を用いればよく、有機基板として絶縁性を有するフレキシブルなプラスチック基板を用いてもよい。
【００２６】
各有機電界効果トランジスタＴｐ，Ｔｎは、絶縁性基板１の上記一表面上に形成されたドレイン電極Ｄｐ，Ｄｎと、絶縁性基板１の厚み方向においてドレイン電極Ｄｐ，Ｄｎから離間したソース電極Ｓｐ，Ｓｎとを備えている。ここに、各ドレイン電極Ｄｐ，Ｄｎおよび各ソース電極Ｓｐ，Ｓｎは、耐酸化性を有する金属材料（例えば、Ａｕ，Ｐｔなど）により形成されている。
【００２７】
また、ｐチャネル有機電界効果トランジスタＴｐは、ドレイン電極Ｄｐとソース電極Ｓｐとの間に一部が介在するｐ形有機半導体層３ｐが形成され、ｎチャネル有機電界効果トランジスタＴｎは、ドレイン電極Ｄｎとソース電極Ｓｎとの間に一部が介在するｎ形有機半導体層３ａが形成されている。したがって、絶縁性基板１の厚み方向におけるドレイン電極Ｄｐとソース電極Ｓｐとの間の距離はｐ形有機半導体層３ｐの厚さに等しく、ドレイン電極Ｄｎとソース電極Ｓｎとの間の距離はｎ形有機半導体層３ｎの厚さに等しくなっている。ここに、ｐ形有機半導体層３ｐは、ｐ形有機半導体材料（例えば、図３に示すような分子構造を有するペンタセンなど）により形成され、ｎ形有機半導体層３ｎは、ｎ形有機半導体材料（例えば、図４に示すような分子構造を有するフッ素化銅フタロシアニンなど）により形成されている。
【００２８】
また、各有機電界効果トランジスタＴｐ，Ｔｎは、絶縁性基板１の上記一表面上においてドレイン電極Ｄｐ，Ｄｎから離間して形成されドレイン電極Ｄｐ，Ｄｎとソース電極Ｓｐ，Ｓｎとの間のコンダクタンスを制御するゲート電極Ｇｐ，Ｇｎと、ゲート電極Ｇｐ，Ｇｎにおいて絶縁性基板１との界面と後述の金属配線５との界面を除いた表面（図１（ｂ）における上面および左右両側面など）を覆うように形成されたゲート絶縁膜２ｐ，２ｎとを備えている。
【００２９】
ゲート絶縁膜２ｐ，２ｎは、ゲート電極２ｐ，２ｎと同一の金属材料を構成元素として含み且つ絶縁性を有する酸化物である金属酸化物（例えば、Ｔａ２Ｏ５，Ａｌ２Ｏ３，ＺｒＯ２，Ｌａ２Ｏ３など）により形成されている。Ｔａ２Ｏ５，Ａｌ２Ｏ３，ＺｒＯ２，Ｌａ２Ｏ３は、従来例におけるゲート絶縁膜２ｐ’，２ｎ’の構成材料であるポリイミドや、ＭＯＳＦＥＴにおけるゲート絶縁膜の構成材料であるＳｉＯ２やＳｉ３Ｎ４に比べて比誘電率が比較的大きな高誘電率材料である。ここに、各材料の比誘電率は、ポリイミドが３．５程度、ＳｉＯ２が３．８程度、Ｓｉ３Ｎ４が７．４程度、Ｔａ２Ｏ５が２５程度、Ａｌ２Ｏ３が９．３程度、ＺｒＯ２が１２．５程度、Ｌａ２Ｏ３が２７程度である。要するに、例示した金属酸化物は、比誘電率が９よりも大きい。言い換えれば、ゲート電極Ｇｐ，Ｇｎの構成材料として例示した金属材料は、その酸化膜が高誘電率となる金属材料である。なお、上述の各金属酸化物にそれぞれ含まれている金属材料であるＴａ，Ａｌ，Ｚｒ，Ｌａは酸化されやすく且つその酸化物が絶縁性を有する金属材料である。
【００３０】
ところで、上記集積回路装置は、上述の図１６の回路構成を有するものであって、絶縁性基板１の上記一表面上に耐酸化性を有する金属材料（例えば、Ａｕ，Ｐｔなど）からなる４つのパッド４が設けられている。
【００３１】
本実施形態では、絶縁性基板１の平面形状が矩形状であって、ソース電極Ｓｐ，Ｓｎ、ドレイン電極Ｄｐ，Ｄｎ、ゲート電極Ｇｐ，Ｇｎそれぞれの長手方向を図１（ａ）における上下方向に揃えてあり、絶縁性基板１の上記一表面上の四隅にパッド４が１つずつ配設されており、ｐチャネル有機電界効果トランジスタＴｐのソース電極Ｓｐの長手方向の一端部（図１（ａ）における上端部）に金属配線５を介して電気的に接続されたパッド４が上記端子Ｖｄｄ（図１６参照）を構成し、ｎチャネル有機電界効果トランジスタＴｎのソース電極Ｓｎの長手方向の一端部（図１（ａ）における下端部）に金属配線５を介して電気的に接続されたパッド４が上記端子ＧＮＤ（図１６参照）を構成し、両ゲート電極Ｇｐ，Ｇｎの長手方向の各中央部に金属配線５を介して電気的に接続されたパッド４が上記端子Ｖｉｎ（図１６参照）を構成し、ドレイン電極Ｄｎの長手方向の一端部（図１（ａ）における上端部）に金属配線５を介して電気的に接続されたパッド４が上記端子Ｖｏｕｔ（図１６参照）を構成している。ここに、両ゲート電極Ｇｐ，Ｇｎは、長手方向の中央部と絶縁性基板１の上記一表面との間に金属配線５の一部が介在している。したがって、両ゲート電極Ｇｐ，Ｇｎは、コンタクトホールを設けることなく金属配線５と電気的に接続されている。
【００３２】
また、上述のｐ形有機半導体層３ｐは、絶縁性基板１の上記一表面側において、ドレイン電極Ｄｐ、ゲート絶縁膜２ｐ、ゲート電極Ｇｐに電気的に接続された金属配線５の一部などを覆うように形成され、上述のｎ形有機半導体層３ｎは、絶縁性基板１の上記一表面側において、ドレイン電極Ｄｎ、ゲート絶縁膜２ｎ、ゲート電極Ｇｎに電気的に接続された金属配線５の一部などを覆うように形成されている。ここに、ｐ形有機半導体層３ｐとｎ形有機半導体層３ｎとは隣接している。なお、ゲート電極Ｇｐ，Ｇｎおよびドレイン電極Ｄｐ，Ｄｎは細長の矩形板状に形成されている。また、ｐチャネル有機電界効果トランジスタＴｐとｎチャネル有機電界効果トランジスタＴｎとはゲート電極Ｇｐ，Ｇｎの並び方向（ゲート電極Ｇｐ，Ｇｎの幅方向）においてドレイン電極Ｄｐ，Ｄｎ同士が隣接し電気的に接続されている。
【００３３】
以上説明した各有機電界効果トランジスタＴｐ，Ｔｎは、ゲート電極Ｇｐ，Ｇｎへの印加電圧（ゲート電圧）を制御してソース電極Ｓｐ，Ｓｎ−ドレイン電極Ｄｐ，Ｄｎ間のコンダクタンスを制御することにより、ソース電極Ｓｐ，Ｓｎ−ドレイン電極Ｄｐ，Ｄｎ間を流れる電流を制御することができる。
【００３４】
ここにおいて、ｐチャネル有機電界効果トランジスタＴｐは、絶縁性基板１の厚み方向におけるのゲート電極Ｇｐの厚さがドレイン電極Ｄｐの厚さとｐ形有機半導体層３ｐの厚さとの合計の厚さよりも大きな厚さに設定され、ｎチャネル有機電界効果トランジスタＴｎは、絶縁性基板１の厚み方向におけるゲート電極Ｇｎの厚さがドレイン電極Ｄｎの厚さとｎ形有機半導体層３ｎの厚さとの合計の厚さよりも大きな厚さに設定されている。
【００３５】
したがって、ｐチャネル有機電界効果トランジスタＴｐのゲート電極Ｇｐは、絶縁性基板１の厚み方向においてドレイン電極Ｄｐとｐ形有機半導体層３ｐとソース電極Ｓｐとに跨るように形成されており、ｐ形有機半導体層３ｐの厚さがゲート電極Ｇｐへゲート電圧を印加したときに当該ｐ形有機半導体層３ｐに形成されるチャネル６（図２（ｂ）参照）のチャネル長に等しくなる。同様に、ｎチャネル有機電界効果トランジスタＴｎのゲート電極Ｇｎは、絶縁性基板１の厚み方向においてドレイン電極Ｄｎとｎ形有機半導体層３ｎとソース電極Ｓｎとに跨るように形成されており、ｎ形有機半導体層３ｎの厚さがゲート電極Ｇｎへゲート電圧を印加したときに当該ｎ形有機半導体層３ｎに形成されるチャネルのチャネル長に等しくなる。なお、各ゲート電極Ｇｐ，Ｇｎと各ドレイン電極Ｄｐ，Ｄｎとの間にはそれぞれゲート絶縁膜２ｐ，２ｎのうちゲート電極Ｇｐ，Ｇｎのドレイン電極Ｄｐ，Ｄｎ側の側面に形成された部位が介在し、各ゲート電極Ｇｐ，Ｇｎと各有機半導体層３ｐ，３ｎとの間にはそれぞれゲート絶縁膜２ｐ，２ｎが介在し、各ゲート電極Ｇｐ，Ｇｎと各ソース電極Ｓｐ，Ｓｎとの間にはそれぞれゲート絶縁膜２ｐ．２ｎと有機半導体層３ｐ，３ｎとの積層膜が介在している。
【００３６】
しかして、本実施形態の各有機電界効果トランジスタＴｐ，Ｔｎは、絶縁性基板１の上記一表面上に形成されたドレイン電極Ｄｐ，Ｄｎと、絶縁性基板１の厚み方向においてドレイン電極Ｄｐ，Ｄｎから離間したソース電極Ｓｐ，Ｓｎと、一部がドレイン電極Ｄｐ，Ｄｎとソース電極Ｓｐ，Ｓｎとの間に介在する有機半導体層３ｐ，３ｎと、絶縁性基板１の上記一表面上においてドレイン電極Ｄｐ，Ｄｎから離間して形成されドレイン電極Ｄｐ，Ｄｎとソース電極Ｓｐ，Ｓｎとの間のコンダクタンスを制御するゲート電極Ｇｐ，Ｇｎと、ゲート電極Ｇｐ，Ｇｎにおけるドレイン電極Ｄｐ，Ｄｎ側の側面に形成されたゲート絶縁膜２ｐ，２ｎとを備えるので、ドレイン電極Ｄｐ，Ｄｎに積層する有機半導体層３ｐ，３ｎの厚さがチャネル長に等しくなるから、有機半導体層３ｐ，３ｎの成膜時の膜厚を制御することによってチャネル長を制御することができ、リソグラフィ技術やエッチング技術を利用することなく短チャネル化を図れる。その結果、チップサイズを大きくすることなく、ドレイン電流Ｉｄ（上述の数１、数２参照）を大きくすることが可能となる。なお、上述の各有機半導体層３ｐ，３ｎは少なくとも一部がドレイン電極Ｄｐ，Ｄｎとソース電極Ｓｐ，Ｓｎとの間に介在していればよい。
【００３７】
また、本実施形態の集積回路装置は、上述の有機電界効果トランジスタＴｐ，Ｔｎを回路の一部として絶縁性基板１の上記一表面上に集積化した回路を有するので、短チャネル化を図った有機電界効果トランジスタＴｐ，Ｔｎを回路の一部として備えた集積回路装置を従来に比べてより簡単な製造プロセスで製造可能となる。
【００３８】
また、ドレイン電極Ｄｐ，Ｄｎおよび各金属配線５および各パッド４が耐酸化性を有する金属材料により形成され、ゲート電極Ｇｐ，Ｇｎが酸化されやすく且つその酸化物が絶縁性を有する金属材料により形成されているので、製造時に、ドレイン電極Ｄｐ，Ｄｎおよび各金属配線５および各パッド４およびゲート電極Ｇｐ，Ｇｎを形成した後で、ゲート電極Ｇｐ，Ｇｎの一部を酸化することによりゲート絶縁膜２ｐ，２ｎを形成するようなプロセスを採用したとしても、ゲート絶縁膜２ｐ，２ｎの形成時にドレイン電極Ｄｐ，Ｄｎおよび各金属配線５および各パッド４が酸化されるのを防止することができる。また、ゲート電極Ｇｐ，Ｇｎの金属材料として、Ａｌ，Ｚｒ，Ｔａ，Ｌａの群から選択される金属材料を採用すれば、ゲート電極Ｇｐ，Ｇｎを蒸着法などの一般的な半導体製造プロセスで形成することができるという利点がある。
【００３９】
ところで、図２（ｂ）はゲート絶縁膜２ｐ，２ｎとして上述の高誘電率材料を採用した場合においてｐチャネル有機電界効果トランジスタＴｐでチャネル６が形成される領域を模式的に示したものであり、ゲート絶縁膜２ｐ，２ｎとして比誘電率が９よりも大きな上述の高誘電率材料を採用した場合には、図２（ａ）に示すようにゲート絶縁膜２ｐ，２ｎとして比誘電率が比較的小さな材料を採用した場合に形成されるチャネル６に比べて、チャネル６が横方向（ドレイン電極Ｄｐ，Ｄｎの幅方向）に広がってチャネル６の幅が大きくなる（図２（ｂ）におけるΔＷだけ大きくなる）。
【００４０】
したがって、ゲート絶縁膜２ｐ．２ｎとして高誘電率材料を採用することにより、誘電率が比較的小さな材料を採用した場合に比べて、電流の経路であるチャネル６の幅が大きくなるので、大電流化を図ることができ、高い電流駆動能力が期待できる。
【００４１】
以下、本実施形態の集積回路装置の製造方法について図５〜図１４を参照しながら説明する。なお、製造方法において説明するシャドウマスクＭ１、Ｍ３〜Ｍ６は、金属薄板にエッチングで穴を貫設することで所望のパターンを形成したものである。
【００４２】
まず、絶縁性基板１の上記一表面上に、後に形成されるゲート電極Ｇｐ，Ｇｎに電気的に接続されるパッド４（Ｖｉ）および金属配線５を同時にパターン形成するためのシャドウマスクＭ１（図８参照）を通して耐酸化性を有する金属材料（例えば、Ａｕ，Ｐｔなど）を蒸着することでパッド４（Ｖｉ）および金属配線５を形成する（図５（ａ）および図８参照）。なお、一例として金属材料にＡｕを採用した場合には、パッド４（Ｖｉｎ）および金属配線５の膜厚を５０ｎｍ程度に設定している。
【００４３】
次に、絶縁性基板１の上記一表面側の全面に、ゲート電極Ｇｐ，Ｇｎの金属材料（例えば、Ｔａ，Ａｌ，Ｚｒ，Ｌａなど）からなる所定膜厚の金属膜１１をスパッタ法によって成膜することにより、図５（ｂ）および図９に示す構造を得る。ここに、所定膜厚は、図１（ｂ）におけるゲート電極Ｇｐ，Ｇｎの厚さよりも大きく設定されている。なお、一例としてゲート電極Ｇｐ，Ｇｎの金属材料にＴａを採用した場合には、金属膜１１の膜厚を５００ｎｍ程度に設定している。
【００４４】
その後、金属膜１１上にフォトレジストを塗布してから、フォトリソグラフィ技術によって金属膜１１のうちゲート電極Ｇｎ，Ｇｐの形成予定領域に対応する部分上にレジスト層Ｍ２を残し、金属膜１１をパターニングすることによりそれぞれ金属膜１１の一部からなるゲート電極Ｇｐ，Ｇｎを形成する（図５（ｃ）および図１０参照）。なお、図５（ｃ）では、レジスト層Ｍ２の図示を省略してある。また、レジスト層Ｍ２は、各ゲート電極Ｇｎ，Ｇｐが金属配線５の一部に重なるようにパターン設計されている。
【００４５】
次に、上述のレジスト層Ｍ２を残した状態で、絶縁性基板１の上記一表面上にドレイン電極Ｄｐ，Ｄｎと、ドレイン電極Ｄｎに接続されるパッド４（Ｖｏｕｔ）および金属配線５とを同時にパターン形成するためのシャドウマスクＭ３（図１１参照）を通して耐酸化性を有する金属材料（例えば、Ａｕ，Ｐｔなど）を蒸着することでドレイン電極Ｄｐ，Ｄｎと、ドレイン電極Ｄｎに接続されるパッド４（Ｖｏｕｔ）および金属配線５とを形成する（図６（ａ）および図１１参照）。ここに、シャドウマスクＭ３は、絶縁性基板１の上記一表面においてゲート電極Ｇｐ，Ｇｎ間で露出していた領域がドレイン電極Ｄｐ，Ｄｎで埋まるように、ドレイン電極Ｄｐ，Ｄｎ形成用のパターンの開口幅がゲート電極Ｇｐ，Ｇｎ間の距離よりも幅広に形成されており、レジスト層Ｍ２のうちシャドウマスクＭ３に重ならない部分の上には上記金属材料からなる不要な金属層１２ａ，１２ｂが形成される。なお、金属材料の一例としてＡｕを採用した場合には、ドレイン電極Ｄｐ，Ｄｎおよび金属配線５およびパッド４（Ｖｏｕｔ）の膜厚を５０ｎｍ程度に設定している。ゲート電極Ｇｐ，Ｇｎの材料としてＴａを採用し、ドレイン電極Ｄｐ，Ｄｎの材料としてＡｕを採用している場合、ゲート電極Ｇｐ，Ｇｎの厚さがドレイン電極Ｄｐ，Ｄｎの厚さの１０倍程度になっているので、ゲート電極Ｇｐ，Ｇｎの側面には絶縁性基板１の上記一表面近傍にのみＡｕが蒸着される。
【００４６】
その後、リフトオフ法などによってレジスト層４を除去するとともに金属層１２ａ，１２ｂを除去することにより、図６（ｂ）および図１２に示す構造を得る。
【００４７】
続いて、ゲート電極Ｇｎ，Ｇｐの表面（絶縁性基板１との界面および金属配線５との界面を除いた面）を酸化工程において酸化することで金属酸化物からなるゲート絶縁膜２ｐ，２ｎを形成する（図６（ｃ）および図１３参照）。酸化工程としては、酸化種を含む雰囲気中（例えば、酸素雰囲気中）で熱酸化する熱酸化法、陽極酸化法などを採用することができる。ただし、熱酸化法によりゲート絶縁膜２ｐ，２ｎを形成する場合においては絶縁性基板１を加熱する必要があり（例えば、Ｔａを酸化してＴａ２Ｏ５を形成する場合には５００℃程度に加熱する必要があり）、絶縁性基板１として表面をシリコン酸化膜などの絶縁膜により覆われたシリコン基板を採用している場合には問題ないが、絶縁性基板１としてポリエチレンテレフタレート、ポリカーボネイトなどの有機材料からなる有機基板を採用している場合には絶縁性基板１が熱変形する恐れがあるので、金属酸化物からなるゲート絶縁膜２ｐ，２ｎを室温で成膜できる陽極酸化法を採用することが望ましい。ここに、ゲート電極Ｇｐ，ＧｎがＴａにより形成されている場合に陽極酸化法を採用する際には、例えば、絶縁性基板１を濃度が１％程度のリン酸からなる電解液中に浸漬し、ゲート電極Ｇｐ，Ｇｎを陽極とし、電解液中において陽極にＰｔからなる陰極を対向配置して、陽極と陰極との間に適当な電界をかけることによって、Ｔａ膜からなるゲート電極Ｇｐ，Ｇｎの露出表面にＴａ２Ｏ５膜からなるゲート絶縁膜２ｐ，２ｎを形成する。ここにおいて、ゲート電極Ｇｐ，Ｇｎの露出表面では、下記の反応が起こっていると考えられる。
２Ｔａ５＋＋５Ｏ２−→Ｔａ２Ｏ５
なお、ゲート電極Ｇｐ，Ｇｎの材料としてＴａを採用していた場合には、酸化工程において金属酸化物としてＴａ２Ｏ５が形成されるが、ドレイン電極Ｄｐ，Ｄｎおよび金属配線５およびパッド４は耐酸化性を有する金属材料により構成されているので、この酸化工程において酸化されることはない。また、金属酸化物としてＴａ２Ｏ５を採用した場合には、ゲート絶縁膜２ｐ，２ｎの膜厚を５０ｎｍに設定してある。ここに、ゲート電極Ｇｐ，Ｇｎの膜厚は、表面にゲート絶縁膜２ｐ，２ｎが形成されたことにより上記所定膜厚よりもやや薄くなる。
【００４８】
上述のゲート絶縁膜２ｐ，２ｎを形成した後、ｐ形有機半導体層３ｐをパターン形成するためのシャドウマスクＭ４（図１４参照）を通してｐ形有機半導体材料（例えば、ペンタセンなど）を蒸着することでｐ形有機半導体層３ｐを形成し（図７（ａ）および図１４（ａ）参照）、続いて、ｎ形有機半導体層３ｎをパターン形成するためのシャドウマスクＭ５（図１４（ｂ）参照）を通してｎ形有機半導体材料（例えば、フッ素化銅フタロシアニンなど）を蒸着することでｎ形有機半導体層３ｎを形成する（図７（ｂ）および図１４（ｂ）参照）。
【００４９】
その後、ソース電極Ｓｐ，Ｓｎおよびソース電極Ｓｐ，Ｓｎに電気的に接続されるパッド４（Ｖｄｄ），４（ＧＮＤ）および金属配線５，５を同時にパターン形成するためのシャドウマスクＭ６（図１４（ｃ）参照）を通して耐酸化性を有する金属材料（例えば、Ａｕ，Ｐｔなど）を蒸着することでソース電極Ｓｐ，Ｓｎおよびパッド４（Ｖｄｄ），４（ＧＮＤ）および金属配線５，５を形成する（図７（ｃ）および図１４（ｃ）参照）。なお、一例として金属材料にＡｕを採用した場合には、ソース電極Ｓｐ，Ｓｎおよびパッド４（Ｖｄｄ），４（ＧＮＤ）および金属配線５，５の膜厚を５０ｎｍ程度に設定している。
【００５０】
以上説明した製造方法によれば、ｐ形有機半導体層３ｐおよびｎ形有機半導体層３ｎの成膜時の膜厚を制御することによってｐチャネル有機電界効果トランジスタＴｐおよびｎチャネル有機電界効果トランジスタＴｎそれぞれのチャネル長を制御することができ、リソグラフィ技術やエッチング技術を利用することなく各有機電界効果トランジスタＴｐ，Ｔｎの短チャネル化を図れる。また、酸化工程では、酸化種を含む雰囲気中でゲート電極Ｇｐ，Ｇｎの露出表面を酸化することでゲート絶縁膜２ｐ，２ｎを成膜するようによれば、ゲート絶縁膜２ｐ，２ｎを容易に形成することができる。また、酸化工程において、陽極酸化法によりゲート電極Ｇｐ，Ｇｎの露出表面を酸化することでゲート絶縁膜２ｐ，２ｎを成膜するようにすれば、ゲート絶縁膜２ｐ，２ｎを室温で成膜することができるので、絶縁性基板１として耐熱温度が比較的低いポリエチレンテレフタレートやポリカーボネイトなどの有機基板を採用することができる。
【００５１】
（実施形態２）
本実施形態の集積回路装置の構成は実施形態１と略同じであって、図１５に示すように、ｐチャネル有機電界効果トランジスタＴｐのドレイン電極Ｄｐが、ゲート電極Ｇｐの両側面それぞれと対向する２つの細長の分割ドレイン電極Ｄｐ１，Ｄｐ２を有するとともに、ｎチャネル有機電界効果トランジスタＴｎのドレイン電極Ｄｎが、ゲート電極Ｇｎの両側面それぞれと対向する２つの細長の分割ドレイン電極Ｄｎ１，Ｄｎ２を有し、さらに、ｐチャネル有機電界効果トランジスタＴｐのソース電極Ｓｐが、ｐ形有機半導体層３ｐを挟んで各分割ドレイン電極Ｄｐ１，Ｄｐ２それぞれに対向する２つの細長の分割ソース電極Ｓｐ１，Ｓｐ２を有するとともに、ｎチャネル有機電界効果トランジスタＴｎのソース電極Ｓｎが、ｎ形有機半導体層３ｎを挟んで各分割ドレイン電極Ｄｎ１，Ｄｎ２それぞれに対向する２つの細長の分割ソース電極Ｓｎ１，Ｓｎ２を有している点が相違する。ここに、ｐチャネル有機電界効果トランジスタＴｐのドレイン電極Ｄｐは、分割ドレイン電極Ｄｐ１，Ｄｐ２の長手方向の一端部（図１５（ａ）における上端部）同士が連続一体に連結され、ｐチャネル有機電界効果トランジスタＴｐのソース電極Ｓｐは、分割ソース電極Ｓｐ１，Ｓｐ２の長手方向の一端部（図１５（ａ）における上端部）同士が連続一体に連結されている。同様に、ｎチャネル有機電界効果トランジスタＴｎのドレイン電極Ｄｎは、分割ドレイン電極Ｄｎ１，Ｄｎ２の長手方向の一端部（図１５（ａ）における上端部）同士が連続一体に連結され、ｎチャネル有機電界効果トランジスタＴｎのソース電極Ｓｎは、分割ソース電極Ｓｎ１，Ｓｎ２の長手方向の一端部（図１５（ａ）における上端部）同士が連続一体に連結されている。他の構成は実施形態１と同じなので、実施形態１と同じ構成要素には同一の符号を付して説明を省略する。
【００５２】
しかして、本実施形態における各有機電界効果トランジスタＴｐ，Ｔｎは、ゲート電極Ｇｐ，Ｇｎの両側でチャネルが形成されるので、実施形態１に比べてチャネル幅を広くすることができ（例えば、実施形態１に比べてチャネル幅を２倍にすることができ）、ドレイン電流Ｉｄを大きくすることができるという利点がある。また、ｐチャネル有機電界効果トランジスタＴｐのソース電極Ｓｐがゲート電極Ｇｐに重なる部位で２つの分割ソース電極Ｓｐ１，Ｓｐ２に分割されているので、２つの分割ソース電極Ｓｐ１，Ｓｐ２に分割されていない場合に比べて、ソース電極Ｓｐとゲート電極Ｇｐとの間の容量を小さくすることができて、スイッチング速度の高速化を図ることができるという利点がある。同様に、ｎチャネル有機電界効果トランジスタＴｎのソース電極Ｓｎがゲート電極Ｇｎに重なる部位で２つの分割ソース電極Ｓｎ１，Ｓｎ２に分割されているので、２つの分割ソース電極Ｓｎ１，Ｓｎ２に分割されていない場合に比べて、ソース電極Ｓｎとゲート電極Ｇｎとの間の容量を小さくすることができて、スイッチング速度の高速化を図ることができるという利点がある。
【００５３】
なお、本実施形態の集積回路装置の製造方法は実施形態で説明した製造方法と基本的には同じであって、ドレイン電極Ｄｐ，Ｄｎを形成する際に利用するシャドウマスクＭ３（図１１参照）の開孔パターンおよびソース電極Ｓｐ，Ｓｎを形成する際に利用するシャドウマスクＭ６（図１４（ｃ）参照）の開孔パターンが相違するだけである。
【００５４】
【発明の効果】
請求項１の発明は、絶縁性基板の一表面上に形成されたドレイン電極と、絶縁性基板の厚み方向においてドレイン電極から離間したソース電極と、少なくとも一部がドレイン電極とソース電極との間に介在する有機半導体層と、絶縁性基板の前記一表面上においてドレイン電極から離間して形成されドレイン電極とソース電極との間のコンダクタンスを制御するゲート電極と、ゲート電極におけるドレイン電極側の側面に形成されたゲート絶縁膜とを備えるので、ドレイン電極に積層する有機半導体層の厚さがチャネル長に等しくなるから、有機半導体層の成膜時の膜厚を制御することによってチャネル長を制御することができ、リソグラフィ技術やエッチング技術を利用することなく短チャネル化を図れるという効果がある。
【００５５】
請求項２の発明は、請求項１の発明において、前記ゲート絶縁膜は、前記ゲート電極の表面および両側面を覆うように形成され、前記ドレイン電極は、前記ゲート電極の両側面それぞれと対向する２つの分割ドレイン電極を有し、前記有機半導体層は、前記ドレイン電極の表面と前記ゲート絶縁膜の表面および両側面を覆うように形成され、前記ソース電極は、前記有機半導体層を挟んで各分割ドレイン電極それぞれに対向する２つの分割ソース電極を有するので、前記ゲート電極の両側でチャネルが形成されるので、チャネル幅を広くすることができ、ドレイン電流を大きくすることができるという効果がある。また、前記ソース電極が前記ゲート電極に重なる部位で２つの分割ソース電極に分割されているので、２つの分割ソース電極に分割されていない場合に比べて、前記ソース電極と前記ゲート電極との間の容量を小さくすることができて、スイッチング速度の高速化を図ることができるという効果がある。
【００５６】
請求項３の発明は、請求項１または請求項２の発明において、前記ゲート絶縁膜は、前記ゲート電極の構成材料である金属材料の酸化物からなり、比誘電率が９よりも大きいので、前記ゲート絶縁膜の材料として従来から用いられているポリイミドのような比誘電率が９よりも小さい材料を採用している場合に比べて、高い電界効果が得られ、チャネル幅を広くすることができるから、ドレイン電流を大きくすることができるという効果がある。しかも、製造時にゲート電極を形成した後にゲート電極の一部を酸化することでゲート絶縁膜を形成するプロセスを採用することが可能となるので、従来に比べてより簡単な製造プロセスで製造可能となる。
【００５７】
請求項４の発明は、請求項３の発明において、前記ゲート電極の金属材料は、Ａｌ，Ｚｒ，Ｔａ，Ｌａの群から選択されることを特徴とする。この請求項４の発明の構成によれば、前記ゲート電極を蒸着法などの一般的な半導体製造プロセスで形成することができるという効果がある。
【００５８】
請求項５の発明は、請求項１ないし請求項４のいずれか１項に記載の有機電界効果トランジスタを回路の一部として前記絶縁性基板の前記一表面上に集積化した回路を有するので、短チャネル化を図った有機電界効果トランジスタを回路の一部として備えた集積回路装置を従来に比べてより簡単な製造プロセスで製造可能となるという効果がある。
【図面の簡単な説明】
【図１】実施形態１における集積回路装置を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。
【図２】同上の動作説明図である。
【図３】同上において採用するｐ形有機半導体材料の一例の分子構造図である。
【図４】同上において採用するｎ形有機半導体材料の一例の分子構造図である。
【図５】同上の製造方法を説明するための主要工程平面図である。
【図６】同上の製造方法を説明するための主要工程平面図である。
【図７】同上の製造方法を説明するための主要工程平面図である。
【図８】同上の製造方法を説明するための主要工程断面図である。
【図９】同上の製造方法を説明する図であって、図５（ｂ）のＡ−Ａ’断面図である。
【図１０】同上の製造方法を説明する図であって、図５（ｃ）のＡ−Ａ’断面図である。
【図１１】同上の製造方法を説明するための主要工程断面図である。
【図１２】同上の製造方法を説明するための主要工程断面図である。
【図１３】同上の製造方法を説明するための主要工程断面図である。
【図１４】同上の製造方法を説明するための主要工程断面図である。
【図１５】実施形態２における集積回路装置を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。
【図１６】従来例におけるインバータの回路図である。
【図１７】従来例における集積回路装置を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図である。
【符号の説明】
１ 絶縁性基板
２ｐ ゲート絶縁膜
２ｎ ゲート絶縁膜
３ｐ ｐ形有機半導体層
３ｎ ｎ形有機半導体層
４ パッド
５ 金属配線
Ｄｐ ドレイン電極
Ｄｎ ドレイン電極
Ｇｐ ゲート電極
Ｇｎ ゲート電極
Ｓｐ ソース電極
Ｓｎ ソース電極
Ｔｐ ｐチャネル有機電界効果トランジスタ
Ｔｎ ｎチャネル有機電界効果トランジスタ
Claims (5)
- 絶縁性基板の一表面上に形成されたドレイン電極と、絶縁性基板の厚み方向においてドレイン電極から離間したソース電極と、少なくとも一部がドレイン電極とソース電極との間に介在する有機半導体層と、絶縁性基板の前記一表面上においてドレイン電極から離間して形成されドレイン電極とソース電極との間のコンダクタンスを制御するゲート電極と、ゲート電極におけるドレイン電極側の側面に形成されたゲート絶縁膜とを備えることを特徴とする有機電界効果トランジスタ。
- 前記ゲート絶縁膜は、前記ゲート電極の表面および両側面を覆うように形成され、前記ドレイン電極は、前記ゲート電極の両側面それぞれと対向する２つの分割ドレイン電極を有し、前記有機半導体層は、前記ドレイン電極の表面と前記ゲート絶縁膜の表面および両側面を覆うように形成され、前記ソース電極は、前記有機半導体層を挟んで各分割ドレイン電極それぞれに対向する２つの分割ソース電極を有することを特徴とする請求項１記載の有機電界効果トランジスタ。
- 前記ゲート絶縁膜は、前記ゲート電極の構成材料である金属材料の酸化物からなり、比誘電率が９よりも大きいことを特徴とする請求項１または請求項２記載の有機電界効果トランジスタ。
- 前記ゲート電極の金属材料は、Ａｌ，Ｚｒ，Ｔａ，Ｌａの群から選択されることを特徴とする請求項３記載の有機電界効果トランジスタ。
- 請求項１ないし請求項４のいずれか１項に記載の有機電界効果トランジスタを回路の一部として前記絶縁性基板の前記一表面上に集積化した回路を有することを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003019498A JP4151423B2 (ja) | 2003-01-28 | 2003-01-28 | 有機電界効果トランジスタ、集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003019498A JP4151423B2 (ja) | 2003-01-28 | 2003-01-28 | 有機電界効果トランジスタ、集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004235269A true JP2004235269A (ja) | 2004-08-19 |
| JP4151423B2 JP4151423B2 (ja) | 2008-09-17 |
Family
ID=32949342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003019498A Expired - Fee Related JP4151423B2 (ja) | 2003-01-28 | 2003-01-28 | 有機電界効果トランジスタ、集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4151423B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5916976B2 (ja) * | 2006-05-18 | 2016-05-11 | コニカミノルタ株式会社 | 有機薄膜トランジスタの形成方法、及び有機薄膜トランジスタ |
-
2003
- 2003-01-28 JP JP2003019498A patent/JP4151423B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5916976B2 (ja) * | 2006-05-18 | 2016-05-11 | コニカミノルタ株式会社 | 有機薄膜トランジスタの形成方法、及び有機薄膜トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4151423B2 (ja) | 2008-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5289671B2 (ja) | 炭素ナノチューブチャンネルを含む半導体装置のトランジスタ及びその製造方法 | |
| KR20120065048A (ko) | 트랜지스터 및 이를 포함하는 전자장치 | |
| CN100502037C (zh) | 晶体管及其制造和操作方法 | |
| KR20120076061A (ko) | 복수의 그래핀 채널층을 구비하는 그래핀 전자소자 | |
| ATE467905T1 (de) | Integrierte anitfuse-struktur für finfet- und cmos-vorrichtungen | |
| JP2008507141A (ja) | 相補型金属酸化膜半導体集積回路のｎｍｏｓ及びｐｍｏｓトランジスタを用いた異なる複数のゲート誘電体の使用方法 | |
| JP7084030B2 (ja) | ダイヤモンド電界効果トランジスタ及びその製造方法 | |
| KR100467330B1 (ko) | 절연체 바나듐 산화막을 채널 영역으로 이용한 전계 효과트랜지스터 및 그 제조 방법 | |
| WO2006006369A1 (ja) | 半導体装置 | |
| JP2006526273A (ja) | チャネル材料として絶縁体−半導体相転移物質膜を利用した電界効果トランジスタ及びその製造方法 | |
| US8617943B2 (en) | Method for making a semiconductor device on a flexible substrate | |
| JP2002158350A5 (ja) | ||
| JPH05110083A (ja) | 電界効果トランジスタ | |
| JP4296788B2 (ja) | 有機電界効果トランジスタおよびその製造方法、集積回路装置 | |
| JP2006245589A (ja) | 物性変換層を利用したトランジスタと、その動作及び製造方法 | |
| JP4151423B2 (ja) | 有機電界効果トランジスタ、集積回路装置 | |
| US20160141530A1 (en) | Semiconductor element and semiconductor element manufacturing method | |
| JP2008515186A (ja) | 電界効果トランジスタ | |
| JP5104057B2 (ja) | 半導体装置の製造方法 | |
| TW200901374A (en) | Semiconductor device and manufacturing method thereof | |
| JP3402905B2 (ja) | 半導体素子 | |
| JPH11340454A (ja) | 半導体装置およびその製造方法 | |
| KR100496432B1 (ko) | 자기조립 단분자막 전계효과 트랜지스터 및 그 제조방법 | |
| JP2004327553A (ja) | 有機電界効果トランジスタ | |
| JP4358580B2 (ja) | 有機電界効果トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080410 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |