CN100502037C - 晶体管及其制造和操作方法 - Google Patents
晶体管及其制造和操作方法 Download PDFInfo
- Publication number
- CN100502037C CN100502037C CNB2005101247290A CN200510124729A CN100502037C CN 100502037 C CN100502037 C CN 100502037C CN B2005101247290 A CNB2005101247290 A CN B2005101247290A CN 200510124729 A CN200510124729 A CN 200510124729A CN 100502037 C CN100502037 C CN 100502037C
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- sense
- current limiting
- type material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 327
- 239000000463 material Substances 0.000 claims description 53
- 239000011229 interlayer Substances 0.000 claims description 35
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 25
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 25
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 9
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 9
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 9
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 7
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 230000002411 adverse Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 3
- 230000000704 physical effect Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 239000003550 marker Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 206010070834 Sensitisation Diseases 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000574 ganglionic effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
提供了通过所施加的电压改变沟道物理性质的晶体管及其制造和操作方法。该晶体管包括在衬底上制备为线形状的第一导电层，依次堆叠在第一导电层上的相变层和第二导电层，在第二导电层上形成并分开预定空间的第一电流方向限制单元和第二电流方向限制单元，分别在第一电流方向限制单元和第二电流方向限制单元上形成的第三导电层和第四导电层，连接到第三导电层的字线，连接到第四导电层的位线，以及连接到字线的电压降低单元。
Description
技术领域
本发明涉及一种半导体器件和一种制造该半导体器件的方法，尤其涉及一种根据所施加的电压改变沟道物理性质的晶体管及其制造和操作方法。
背景技术
用于半导体器件中的晶体管主要是场效应晶体管(FET)。FET通过在半导体器件中所施加的电压使信号传输路径维持在开启状态或关闭状态。
图1示出了传统的场效应晶体管(FET)。
参照图1，半导体衬底10包括源极区12和漏极区14。源极区12和漏极区14分隔开预定空间。将栅极堆叠结构16设置在半导体衬底10上的源极区12和漏极区14中间。栅极堆叠结构16包括依次堆叠的栅极氧化物层和栅极电极。沟道18设置在栅极堆叠结构16的下面。在半导体衬底10上形成层间绝缘层20以覆盖栅极堆叠结构16。在层间绝缘层20中形成接触孔(h)以暴露源极区12。在层间绝缘层20上形成填充接触孔的位线22。
因为要用相当高的工作电压操作传统的FET，如上所述的传统的FET产生大量的热。因此可能难以提供高电流。
发明内容
本发明提供一种产生较少热量并提供高电流的晶体管。
本发明也提供一种制造该晶体管的方法。
本发明还提供一种操作该晶体管的方法。
根据本发明的一方面，提供了一种晶体管，该晶体管包括衬底；在衬底上制备为线形的第一导电层；依次堆叠在第一导电层上的相变层(phasechange layer)和第二导电层；在第二导电层上形成的第一和第二电流方向限制单元，其中第一和第二电流方向限制单元分隔开；分别在第一电流方向限制单元和第二电流方向限制单元上形成的第三导电层和第四导电层；与第三导电层连接的字线；与第四导电层连接的位线；与字线连接的电压降低单元。
相变层可以是通过所施加的电压而使导电率发生变化的材料层，该材料层可以是钒氧化物层，镍氧化物层和铪氧化物层中的一种。
第一和第二电流方向限制单元可以是第一PN结层和第二PN结层，防止电流从相变层逆流到字线和位线，第一和第二节层的每一个可以包括依次堆叠的N型材料层和P型材料层。N型材料层可以是镍氧化物层和钛氧化物层中的一种，P型材料层可以是镍氧化物层。
电压降低单元可以是连接到位线一个端部的电阻器。
可以在衬底上扩展相变层，以覆盖第一导电层的预定区域。
根据本发明的另一方面，提供了一种制造晶体管的方法，该方法包括：在衬底上形成线形状的第一导电层；在第一导电层上形成相变层；在相变层上形成作为公共电极的第二导电层；在第二导电层上形成分开预定空间的第一电流方向限制单元和第二电流方向限制单元以及在第一电流方向限制单元和第二电流方向限制单元上形成第三导电层和第四导电层；形成连接第三导电层和第四导电层之一的位线；形成连接第三导电层和第四导电层中未连接位线的一个的字线；以及在字线的一个末端形成电压降低单元。
相变层可以由通过所施加的电压使导电率发生变化的材料层形成，该材料层可以是钒氧化物层、镍氧化物层和铪氧化物层中的一种。
形成第一电流方向限制单元和第二电流方向限制单元可以进一步包括：在第二导电层上依次堆叠N型材料层、P型材料层和导电层；在导电层上形成限制两个分开区域的掩模；依次蚀刻掩模周围的导电层、P型材料层和N型材料层；以及清除掩模。
N型材料层可以是镍氧化物层和钛氧化物层中的一种，P型材料层可以是镍氧化物层。
形成位线可以包括：在衬底上形成覆盖第三导电层和第四导电层的层间绝缘层；在层间绝缘层上形成暴露第三导电层和第四导电层之一的通路孔；在层间绝缘层上形成填充通路孔的导电层；然后图案化填充通路孔的导电层使其成为和第一导电层平行的线的形状。
形成字线可以进一步包括：在形成位线所得的产物上形成覆盖位线的层间绝缘层；在层间绝缘层上形成通路孔，暴露不和位线连接的第三导电层和第四导电层中的一个；在层间绝缘层上形成填充通路孔的导电层；然后图案化填充通路孔的导电层使之成为和位线交叉的线的形状。
电压降低单元可以是电阻器。
根据本发明的进一步的另一方面，提供了一种操作晶体管的方法，该晶体管包括在衬底上制备为线形状的第一导电层，依次堆叠在第一导电层上的的相变层和第二导电层，在第二导电层上形成并分开预定空间的第一电流方向限制单元和第二电流方向限制单元，分别在第一电流方向限制单元和第二电流方向限制单元上形成的第三导电层和第四导电层，连接到第三导电层的字线，连接到第四导电层的位线，以及连接到字线的电压降低单元，该方法包括：保持位线和第一导电层中的电位差并把工作电压施加到字线。
工作电压可以比该电位差低。
根据本发明，该晶体管产生更少热量并提供高电流。
附图说明
通过参考附图详细描述本发明的示范性实施例，其上述的和其他特征及优势将变得更加明显，在附图中：
图1是传统晶体管的截面图；
图2是根据本发明的一实施例的通过所施加的电压改变沟道物理性质的晶体管的截面图；
图3是图2的等效电路图；
图4是示出图2中示出的晶体管的特征的曲线图；
图5是示出包括图2所示的晶体管的单元阵列的电路图；以及
图6到图9是图2中示出的晶体管的制造方法的截面图。
具体实施方式
参考附图，现在将更充分地描述根据本发明的晶体管及制造和操作该晶体管的方法，附图中展示了本发明的示范性实施例。在附图中，为了清晰起见夸大了诸层和区域的厚度。
图2是根据本发明实施例的通过所施加的电压改变沟道物理性质的晶体管的截面图。
参照图2，在衬底40的预定区域上形成第一导电层42。衬底40可以是适合低温处理的衬底。例如，衬底40可以是玻璃衬底。第一导电层42在垂直于纸面的方向上形成线的形状。覆盖第一导电层42的预定区域的相变层设置在衬底40上。根据外部施加的电压使相变层44的物理性质从绝缘性到导电性变化或反之亦然。相变层44可以是钒氧化物层(V2O5)、镍氧化物层(NiO、Ni2O5)或铪氧化物层(HfO2)。在相变层44的预定区域上形成第二导电层46。把第二导电层46作为公共电极使用。在第二导电层46的两个分开区域上形成第一PN结层48和第二PN结层49。也就是说，在第二导电层46上形成分开的PN二极管层。第一PN结层48包括依次堆叠的N型材料层48a和P型材料层48b。第二PN结层49也包括依次堆叠的N型材料层49a和P型材料层49b。N型材料层48a和49a可以是镍氧化物层(NiO)或钛氧化物层(TiO2)。P型材料层48b和49b可以是镍氧化物层。第一PN结层48防止通过位线56施加到第二导电层46中的电流逆流到字线60。第二PN结层49防止通过字线60施加到第二导电层46的电流逆流到位线56。在第一PN结层48上形成第三导电层50，在第二PN结层49上形成第四导电层52。在衬底40上形成第一层间绝缘层54，以包围相变层44、第二导电层46、第一PN结层48和第二PN结层49。在第一层间绝缘层54上形成第一通路孔h1，以暴露第四导电层52的上表面。在第一层间绝缘层54上形成填充第一通路孔(h1)的位线56。位线56与第四导电层52暴露的表面接触。位线56具有预定宽度的线的形状，且平行于第一导电层42。在第一层间绝缘层54上形成第二层间绝缘层58，以覆盖位线56。在第一层间绝缘层54和第二层间绝缘层58上形成第二通路孔h2，以暴露第三导电层50的上表面。在第二层间绝缘层58上形成填充第二通路孔(h2)的字线60。字线60与第三导电层50暴露的表面接触。字线60设置在位线56上方并和位线56垂直交叉。电阻器R与字线60串联。电阻器R维持施加到第三导电层50的电压使得几乎不使电流流到相变层44。
图3示出图2所示的晶体管的等效电路。
图4是图2示出的晶体管操作特征的曲线图。
在图4中，第一曲线(G1)示出当把1V施加到栅极时，随着漏极电压(Vd)的变化漏极电流(Id)的变化情况。换句话说，第一曲线(G1)示出当把1V施加到第三导电层50中时，随着施加到第一导电层42和第四导电层52之间的电压，在第一导电层42和第四导电层52之间流动的电流变化情况。同时，第二曲线G2还示出当把0V施加到第三导电层50中时随着漏极电压的变化，在第一导电层42和第四导电层52之间流动的漏极电流(Id)的变化情况。
如第一和第二曲线G1和G2中所示，漏极电流(Id)急遽增加(meaningfully increased)处的漏极电压(Vd)随着施加到栅极的电压而改变。换句话说，漏极电流Id突然升高处的漏极电压(Vd)随着供给栅极的电压而改变。对第一曲线G1而言，当漏极电压Vd是2.25V时漏极电流Id突然增加。对第二曲线G2而言，当漏极电压Vd达到2.5V时，漏极电流Id突然增加。如所示出，由于突然使漏极电流Id增大的漏极电压Vd(下文称为开始电压)随着施加到第三导电层50，也就是栅极的电压而偏移，所以可以通过控制施加到栅极的电压来控制图2中示出的晶体管的开启或关闭状态。换句话说，如果把1V施加到栅极时第一开始电压是V1，而把0V施加到栅极时第二开始电压是V2，当把漏电压Vd维持在第一开始电压V1和第二开始电压V2之间时，通过将施加到栅极的电压控制在0V或1V可以将晶体管控制在开启状态或关闭状态。
图5是示出具有图2所示的晶体管的单元阵列的电路图。
参照图5，参考标记Wm-1、Wm、Wm+1表示字线，参考标记Bn-1、Bn、Bn+1表示位线，参考标记Pn-1、Pn、Pn+1表示与图2中示出的第一导电层42对应的电镀线(plate lines)。位线(Bn-1、Bn、Bn+1)和电镀线(Pn-1、Pn、Pn+1)平行设置。
下文中，将详细解释根据本发明实施例的晶体管的制造方法。
参照图6，在衬底40上形成第一导电层42。衬底40可以是玻璃衬底或塑料衬底。第一导电层42形成为沿垂直于纸面方向延伸的线的形状。形成第一导电层42之后，形成相变层44以覆盖第一导电层42。形成相变层44之后，通过光刻工艺图案化相变层44，以覆盖第一导电层的预定区域。相变层44的物理性质随外部施加电压而从绝缘性质改变成导电性质。采用钒氧化物层(V2O5)，镍氧化物层(NiO、Ni2O5)或铪氧化物层(HfO2)作为相变层44。可以通过形成由相变层44所包括的金属组成的金属层并氧化该金属层来形成相变层44，或者，在衬底40上直接形成金属氧化物材料，以形成相变层44。形成相变层44之后，在相变层44的预定区域上形成第二导电层46。第二导电层46可以由用于第一导电层42的同样的导电材料形成。在第二导电层46的整个表面上依次形成N型材料层(未显示)、P型材料层(未显示)和导电层(未显示)。N型材料层可以是镍氧化物层(NiO)或钛氧化物层(TiO2)。P型材料层可以是镍氧化物层。在导电层上形成用于限制第一和第二pN结层48和49的区域的感光膜图案(未显示)。使用感光膜图案作为蚀刻掩模依次蚀刻导电层、P型材料层和N型材料层。根据蚀刻处理，在第二导电层46的上表面上形成包括依次堆叠的N型材料层48a和P型材料层48b的第一PN结层48。同时，在第二导电层46的上表面上形成包括依次堆叠的N型材料层49a和P型材料层49b并和第一PN结层48分开的第二PN结层49。然后，分别在第一PN结层48和第二PN结层49上形成第三和第四导电层50、52。
在衬底40上形成第一层间绝缘层54，以包围相变层44、第二导电层46、第一PN结层48和第二PN结层49。在形成第一层间绝缘层54之后，形成位线。为了形成位线，执行下面的工艺。在第一层间绝缘层54上形成感光膜M1并使用光工艺和显影工艺图案化该感光膜M1以暴露第一层间绝缘层54的预定区域。第一层间绝缘层54的暴露区域覆盖第四导电层52的上表面。通过使用感光膜M1作为蚀刻掩模，蚀刻第一层间绝缘层54的暴露区域。蚀刻工艺一直进行到第四导电层52的上表面暴露为止。蚀刻过程之后，清除感光膜M1。通过以上描述的蚀刻过程，在第一层间绝缘层上形成第一通路孔(h1)以暴露第四导电层52的上表面。
参照图7，通过填充第一通路孔(h1)形成接触第四导电层52的位线56。位线56具有预定宽度的线的形状且形成于垂直于字面的方向上。位线56可以与第一导电层42平行地形成。
参照图8，在第一层间绝缘层54上形成第二层间绝缘层58以覆盖位线56。通过使用形成第一通路孔的方法蚀刻第一和第二层间绝缘层54和58的预定区域，从而在第一和第二层间绝缘层54和58上形成第二通路孔h2，以暴露第三导电层50的上表面。
参照图9，在第二层间绝缘层58上形成字线60。通过填充第二通路孔h2形成字线60，字线60与第三导电层50的上表面接触。同时，字线与位线56垂直交叉。在字线60和电源(未显示)之间可以形成与两边都连接的电阻层70。电阻层70是图2中的电阻器R。电阻层70可以有电阻，降低施加到相变层的电压从而几乎使电流不通过字线60流到相变层44。
下文中，将详细地解释根据本发明实施例的晶体管的操作方法。
参考图9，当在第一导电层42和位线56之间维持预定电位差时，通过施加到第三导电层50也就是栅极的预定工作电压开启或关闭相变层。参考图4，在把第一和第四导电层之间的电位差维持在第一开始电压V1和第二开始电压V2之间的电压时，如果把1V作为工作电压施加到第三导电层50，相变层44就变成开启。因此，根据本发明的实施例的晶体管变为开启。为了关闭相变层44，在把第一和第四导电层之间的电位差维持在第一开始电压V1和第二开始电压V2之间的电压时，把施加到第三导电层50的工作电压减小到大约0V。
如上文所述，根据本发明实施例的晶体管包括作为沟道的相变层。因此，用低于3V的工作电压可以开启或关闭图4中示出的根据本发明实施例的晶体管。此外，当根据本发明实施例的晶体管从关闭状态转换到开启状态时，漏极电流(Id)突然升高。
由于通过低工作电压操作根据本实施例的晶体管，所以该晶体管产生更少的热。而且，该晶体管可能在低电压中提供高电流，因为在转换时漏电流突然升高。
在本实施例中，使用钒氧化物层、镍氧化物层或铪氧化物层形成相变层44，但是除使用钒氧化物层、镍氧化物层或铪氧化物层之外，相变层44还可以使用其他材料层形成。在本实施例中，形成相变层44是为了覆盖第一导电层42，但是相变层44可以只在第一导电层的上表面上形成。此外，电阻器可以在第三导电层50，即栅极和字线60之间形成。
尽管已经参考本发明的示范性实施例对本发明进行了特别的显示和说明，但是应当理解的是，本领域的普通技术人员可以在不背离权利要求定义的本发明的精神和范围的情况下，在其中做出各种形式和细节上的变化。
Claims (22)
1.一种晶体管，包括：
衬底；
在所述衬底上制备为线的形状的第一导电层；
依次堆叠在所述第一导电层上的相变层和第二导电层；
在所述第二导电层上形成的第一电流方向限制单元和第二电流方向限制单元，其中所述第一和第二电流方向限制单元分开；
分别在所述第一电流方向限制单元和第二电流方向限制单元上形成的第三导电层和第四导电层；
连接到所述第三导电层的字线；
连接到所述第四导电层的位线；以及
连接到所述字线的电压降低单元；
其中所述相变层是根据所施加的电压改变导电率的材料层。
2.如权利要求1所述的晶体管，其中所述材料层是钒氧化物层、镍氧化物层和铪氧化物层中的一种。
3.如权利要求1所述的晶体管，其中所述第一和第二电流方向限制单元是防止电流从所述相变层逆流到所述字线和所述位线的第一PN结层和第二PN结层，且所述第一和第二PN结层均包括依次堆叠的N型材料层和P型材料层。
4.如权利要求3所述的晶体管，其中所述N型材料层是镍氧化物层和钛氧化物层中的一种。
5.如权利要求3所述的晶体管，其中所述P型材料层是镍氧化物层。
6.如权利要求1所述的晶体管，其中所述电压降低单元是连接到所述字线一个端部的电阻器。
7.如权利要求1所述的晶体管，其中所述相变层在所述衬底上扩展，以覆盖所述第一导电层的预定区域。
8.如权利要求4所述的晶体管，其中所述P型材料层是镍氧化物层。
9.一种制造晶体管的方法，包括：
在衬底上形成线形状的第一导电层；
在所述第一导电层上形成相变层；
在所述相变层上形成作为公共电极的第二导电层；
在所述第二导电层上形成分开预定空间的第一电流方向限制单元和第二电流方向限制单元，并分别在所述第一电流方向限制单元和所述第二电流方向限制单元上形成第三导电层和第四导电层；
形成连接到所述第三导电层和所述第四导电层之一的位线；
形成连接到所述第三导电层和所述第四导电层中未和所述位线连接一者的字线；以及
在所述字线的一个末端形成电压降低单元；
其中所述相变层由随着所施加的电压改变导电率的材料层形成。
10.如权利要求9所述的方法，其中所述材料层是钒氧化物层、镍氧化物层和铪氧化物层中的一种。
11.如权利要求9所述的方法，其中形成所述第一电流方向限制单元和所述第二电流方向限制单元进一步包括：
在所述第二导电层上依次堆叠N型材料层、P型材料层和导电层；
在所述导电层上形成限制两个分开区域的掩模；
在所述掩模周围依次蚀刻所述导电层、所述P型材料层和所述N型材料层；以及
清除所述掩模。
12.如权利要求11所述的方法，其中所述N型材料层是镍氧化物层和钛氧化物层中的一种。
13.如权利要求11所述的方法，其中所述P型材料层是镍氧化物层。
14.如权利要求9所述的方法，其中形成所述位线包括：
在所述衬底上形成覆盖所述第三导电层和所述第四导电层的层间绝缘层；
在所述层间绝缘层上形成暴露所述第三导电层和所述第四导电层之一的通路孔；
在所述层间绝缘层上形成填充所述通路孔的导电层；以及
图案化填充所述通路孔的所述导电层使其成为和所述第一导电层平行的线的形状。
15.如权利要求9所述的方法，其中形成所述字线进一步包括：.
在形成所述位线所得的产物上形成覆盖所述位线的层间绝缘层；
在所述层间绝缘层上形成通路孔，暴露所述第三导电层和所述第四导电层中未连接到所述位线的一者；
在所述层间绝缘层上形成填充所述通路孔的导电层；以及
图案化填充所述通路孔的所述导电层使其成为和所述位线交叉的线的形状。
16.如权利要求9所述的方法，其中所述电压降低单元是电阻器。
17.如权利要求12所述的方法，其中所述P型材料层是镍氧化物层。
18.一种操作晶体管的方法，所述晶体管包括在衬底上制备为线形状的第一导电层，依次堆叠在所述第一导电层上的相变层和第二导电层，在所述第二导电层上形成且分开预定空间的第一电流方向限制单元和第二电流方向限制单元，分别在所述第一电流方向限制单元和所述第二电流方向限制单元上形成的第三导电层和第四导电层，连接到所述第三导电层的字线，连接到所述第四导电层的位线，以及连接到所述字线的电压降低单元，所述相变层由随着所施加的电压改变导电率的材料层形成，所述方法包括：
维持在所述位线和所述第一导电层之间的电位差并把工作电压施加到所述字线。
19.如权利要求18所述的方法，其中所述第一和第二电流方向限制单元分别是第一PN结层和第二PN结层。
20.如权利要求18所述的方法，其中所述相变层是镍氧化物层、钒氧化物层和铪氧化物层中的一种。
21.如权利要求19所述的方法，其中所述第一PN结层和所述第二PN结层的每一个包括依次堆叠的N型材料层和P型材料层，其中所述N型材料层是镍氧化物层和钛氧化物层中的一种且所述P型材料层是镍氧化物层。
22.如权利要求18所述的方法，其中所述工作电压比所述电位差低。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93639/04 | 2004-11-16 | ||
| KR1020040093639A KR100612872B1 (ko) | 2004-11-16 | 2004-11-16 | 채널의 물성이 인가전압에 따라 가변적인 트랜지스터와 그제조 및 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1790744A CN1790744A (zh) | 2006-06-21 |
| CN100502037C true CN100502037C (zh) | 2009-06-17 |
Family
ID=36460168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101247290A Expired - Fee Related CN100502037C (zh) | 2004-11-16 | 2005-11-16 | 晶体管及其制造和操作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7414295B2 (zh) |
| JP (1) | JP2006148109A (zh) |
| KR (1) | KR100612872B1 (zh) |
| CN (1) | CN100502037C (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579611B2 (en) * | 2006-02-14 | 2009-08-25 | International Business Machines Corporation | Nonvolatile memory cell comprising a chalcogenide and a transition metal oxide |
| CN100461485C (zh) * | 2007-01-17 | 2009-02-11 | 中国科学院上海微系统与信息技术研究所 | 基于硫系化合物相变材料的限流器及制作方法 |
| KR101410926B1 (ko) * | 2007-02-16 | 2014-06-24 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR100901699B1 (ko) * | 2007-07-11 | 2009-06-08 | 한국전자통신연구원 | 금속-절연체 상전이 메모리 셀 및 그의 제조 방법 |
| US8004060B2 (en) * | 2007-11-29 | 2011-08-23 | International Business Machines Corporation | Metal gate compatible electrical antifuse |
| KR100971423B1 (ko) * | 2008-04-04 | 2010-07-21 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 및 그 제조방법 |
| US8138056B2 (en) | 2009-07-03 | 2012-03-20 | International Business Machines Corporation | Thermally insulated phase change material memory cells with pillar structure |
| KR20120104031A (ko) * | 2011-03-11 | 2012-09-20 | 삼성전자주식회사 | 상변화 물질층, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법 |
| WO2012168981A1 (ja) * | 2011-06-10 | 2012-12-13 | 株式会社日立製作所 | 半導体記憶装置 |
| US8895402B2 (en) * | 2012-09-03 | 2014-11-25 | Globalfoundries Singapore Pte. Ltd. | Fin-type memory |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5070383A (en) * | 1989-01-10 | 1991-12-03 | Zoran Corporation | Programmable memory matrix employing voltage-variable resistors |
| JPH0365377A (ja) * | 1989-08-04 | 1991-03-20 | Nippon Valqua Ind Ltd | 識別表示が付されたフッ素樹脂製品及びその製造方法 |
| JPH07220907A (ja) * | 1994-01-31 | 1995-08-18 | Koji Hayashi | 非直線抵抗体及びその製造方法 |
| JP3515556B2 (ja) * | 2001-12-04 | 2004-04-05 | 株式会社東芝 | プログラマブル素子、プログラマブル回路及び半導体装置 |
| JP2004319587A (ja) * | 2003-04-11 | 2004-11-11 | Sharp Corp | メモリセル、メモリ装置及びメモリセル製造方法 |
| US20060034116A1 (en) * | 2004-08-13 | 2006-02-16 | Lam Chung H | Cross point array cell with series connected semiconductor diode and phase change storage media |
| US7812404B2 (en) * | 2005-05-09 | 2010-10-12 | Sandisk 3D Llc | Nonvolatile memory cell comprising a diode and a resistance-switching material |
| US7615770B2 (en) * | 2005-10-27 | 2009-11-10 | Infineon Technologies Ag | Integrated circuit having an insulated memory |
-
2004
- 2004-11-16 KR KR1020040093639A patent/KR100612872B1/ko not_active IP Right Cessation
-
2005
- 2005-11-16 JP JP2005331044A patent/JP2006148109A/ja active Pending
- 2005-11-16 US US11/274,475 patent/US7414295B2/en not_active Expired - Fee Related
- 2005-11-16 CN CNB2005101247290A patent/CN100502037C/zh not_active Expired - Fee Related
-
2008
- 2008-07-10 US US12/216,742 patent/US7638361B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7414295B2 (en) | 2008-08-19 |
| US7638361B2 (en) | 2009-12-29 |
| KR100612872B1 (ko) | 2006-08-14 |
| JP2006148109A (ja) | 2006-06-08 |
| US20060108639A1 (en) | 2006-05-25 |
| US20090186444A1 (en) | 2009-07-23 |
| KR20060054812A (ko) | 2006-05-23 |
| CN1790744A (zh) | 2006-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100502037C (zh) | 晶体管及其制造和操作方法 | |
| CN1862831B (zh) | 包括金属绝缘体转换材料的晶体管及其制造方法 | |
| US6946702B2 (en) | Resistance random access memory | |
| US8242478B2 (en) | Switching device, semiconductor device, programmable logic integrated circuit, and memory device | |
| US9735352B2 (en) | Phase change memory element | |
| KR20150020847A (ko) | 3차원 반도체 장치, 이를 구비하는 저항 변화 메모리 장치, 및 그 제조방법 | |
| JP5783174B2 (ja) | 半導体装置及びその動作方法 | |
| TW201036136A (en) | Semiconductor device comprising efuses of enhanced programming efficiency | |
| US20080298115A1 (en) | Memory cell array with low resistance common source and high current drivability | |
| TW200527601A (en) | Self assembly of conducting polymer for formation of polymer memory cell | |
| TW202118107A (zh) | 記憶單元、其製造方法和記憶元件 | |
| US20190214434A1 (en) | Resistive memory cell having a compact structure | |
| JPWO2006070683A1 (ja) | スイッチング素子、スイッチング素子の製造方法、書き換え可能な論理集積回路、およびメモリ素子 | |
| KR100967680B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US20210217756A1 (en) | novel antifuse OTP structure with hybrid device and hybrid junction for select transistor | |
| KR20210100388A (ko) | 절연 패턴 및 가변 저항 층을 갖는 반도체 소자 | |
| CN105742271B (zh) | 具有上覆栅极结构的基板电阻器 | |
| US20230033747A1 (en) | Rram cell structure and fabrication method therefor | |
| US20230238462A1 (en) | Dual-layer channel transistor and methods of forming same | |
| CN111029363B (zh) | 一种电阻式存储器及其制备方法 | |
| KR100496432B1 (ko) | 자기조립 단분자막 전계효과 트랜지스터 및 그 제조방법 | |
| KR20100055823A (ko) | 안티 퓨즈를 구비하는 반도체 소자 및 그 제조 방법 | |
| JP3506668B2 (ja) | 読み出し専用不揮発性メモリの製造方法 | |
| Tada et al. | Three-terminal nonvolatile resistive-change device integrated in Cu-BEOL | |
| CN113629098B (zh) | 电阻式存储器装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090617 Termination date: 20111116 |