JP2004207860A - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP2004207860A JP2004207860A JP2002372225A JP2002372225A JP2004207860A JP 2004207860 A JP2004207860 A JP 2004207860A JP 2002372225 A JP2002372225 A JP 2002372225A JP 2002372225 A JP2002372225 A JP 2002372225A JP 2004207860 A JP2004207860 A JP 2004207860A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- voltage
- time
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】周波数シンセサイザのロックアップ時間を短くする。
【解決手段】電圧制御発振器の出力が定常状態に落ち着くまでのロックアップ時間内において、チャージポンプ２８がローパスフィルタ２９に電荷を充放電する電流を定常時より大きくするとともに、充放電電流を増加する時間は分周器２４の分周比を切替えるマイクロコンピュータ２３から出力されるイネーブル信号４０の信号長で制御する構成としたものである。これにより、ロックアップ時間を短くすることができる。
【選択図】 図１
【解決手段】電圧制御発振器の出力が定常状態に落ち着くまでのロックアップ時間内において、チャージポンプ２８がローパスフィルタ２９に電荷を充放電する電流を定常時より大きくするとともに、充放電電流を増加する時間は分周器２４の分周比を切替えるマイクロコンピュータ２３から出力されるイネーブル信号４０の信号長で制御する構成としたものである。これにより、ロックアップ時間を短くすることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、周波数シンセサイザに関するものである。
【０００２】
【従来の技術】
以下、従来の周波数シンセサイザについて説明する。従来の周波数シンセサイザは、図５に示すように、制御電圧で発振周波数が制御される電圧制御発振器１と、この電圧制御発振器１の出力が接続された出力端子２と、電圧制御発振器１の出力が接続されるとともにマイクロコンピュータ３により分周比の変更が可能な分周器４と、この分周器４の出力が一方の入力に接続されるとともに他方の入力には基準発振器５の出力が分周器６を介して接続された位相比較器７と、この位相比較器７の出力が接続されたチャージポンプ８と、このチャージポンプ８の出力と電圧制御発振器１の入力との間に接続されたローパスフィルタ９とで構成されていた。
【０００３】
以上のように構成された周波数シンセサイザについて、以下にその動作を説明する。先ず、出力端子２から出力させたい周波数が得られるように、分周器６と分周器４の分周比を次のように設定する。すなわち、マイクロコンピュータ３で基準発振器５から出力される周波数が予め定められた基準比較周波数になるように分周器６の分周比を設定する。次に、分周器４の分周比を設定する。そうすると、電圧制御発振器１から出力される発振出力は分周器４で分周され、その出力は基準比較周波数と位相比較器７で比較されて、その差の信号がチャージポンプ８に供給される。チャージポンプ８は、この差の信号に比例した充放電電流をローパスフィルタ９に供給する。ローパスフィルタ９では充放電電流に比例した電圧を生成して電圧制御発振器１に供給する。
【０００４】
すなわち、位相比較器７では、分周器６から出力される基準比較周波数と分周器４から出力される周波数が等しくなるように制御するので、結論として、マイクロコンピュータ３で分周器４と６の分周比を適宜設定することによって、出力端子２から所望の周波数を得ることができるものである。
【０００５】
なおここで、１０は電子回路で構成されたスイッチであり、チャージポンプ８で生成される充放電電流を制御するものである。これは、周波数の切替え時間を短縮するためのものであり、切替え時において、位相比較器７から出力されるアンロック信号でスイッチ１０をオンにして充放電電流を増加させて周波数の切替え時間、すなわちロックアップ時間を短縮させている。
【０００６】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【０００７】
【特許文献１】
特開２００２−２６１６０６号公報
【０００８】
【発明が解決しようとする課題】
しかしながらこのような従来の周波数シンセサイザは、位相比較器７から出力されるアンロック信号を用いていたため、電圧制御発振器１から出力される周波数が定常状態に落ち着くまでロックアップ時間を要していた。従って、どうしてもある程度の長い時間が必要であるという課題があった。しかも、切替え時間の終端で充放電電流が大きく変化するので、どうしても切替え直後の時間において不安定な領域が生じ、更に切替え時間が長くなるという問題があった。
【０００９】
そこで本発明は、この問題を解決したもので切替え時間の短い周波数シンセサイザを提供することを目的としたものである。
【００１０】
【課題を解決するための手段】
この目的を達成するために本発明の周波数シンセサイザは、電圧制御発振器の出力が定常状態に落ち着くまでのロックアップ時間内において、チャージポンプがローパスフィルタに電荷を充放電する電流を定常時より大きくするとともに、前記充放電電流を増加する時間は分周器の分周比を切替える切替え手段から出力されるイネーブル信号の信号長で制御する構成としたものである。これにより、切替え時間を短くすることができる。
【００１１】
【発明の実施の形態】
本発明の請求項１に記載の発明は、制御電圧で発振周波数が制御される電圧制御発振器と、この電圧制御発振器の出力が接続された出力端子と、前記電圧制御発振器の出力が接続されるとともに切替え手段により分周比の変更が可能な分周器と、この分周器の出力が一方の入力に接続されるとともに他方の入力には基準発振器の出力が供給される位相比較器と、この位相比較器の出力が接続されたチャージポンプと、このチャージポンプの出力と前記電圧制御発振器の入力との間に接続されたローパスフィルタとを備え、前記切替え手段で前記分周器の分周比を切替えたとき、前記電圧制御発振器の出力が定常状態に落ち着くまでのロックアップ時間内において、前記チャージポンプが前記ローパスフィルタに電荷を充放電する電流を定常時より大きくするとともに、前記充放電電流を増加する時間は前記分周器の分周比を切替える切替え手段から出力されるイネーブル信号の信号長で制御される周波数シンセサイザであり、充放電電流を増加する時間をイネーブル信号を使って制御することができるので、切替え時間を短くすることができる。
【００１２】
また、イネーブル信号を用いているので、特別に信号線を設ける必要は無い。更に、切替え手段のプログラムが簡単にできるとともに、出力端子の数を増加させることも無い。
【００１３】
請求項２に記載の発明は、イネーブル信号の信号長は、電圧制御発振器から出力される出力周波数の切替え前の周波数と切替え後の周波数の差に比例した長さとした請求項１に記載の周波数シンセサイザであり、切替え周波数の差に応じて切替え時間を最短時間に制御することができる。
【００１４】
請求項３に記載の発明の増加する充放電電流は、定常時の略２倍とした請求項１に記載の周波数シンセサイザであり、定常状態のＣ／Ｎを良好に保つとともに、しかも切替え時間内の電圧制御発振器の安定を図りながら、切替え時間を短くすることができる。
【００１５】
以下、図面に基づいて本発明の実施の形態を説明する。図１は、本発明の周波数シンセサイザのブロック図であり、制御電圧で発振周波数が制御される電圧制御発振器２１と、この電圧制御発振器２１の出力が接続された出力端子２２と、電圧制御発振器２１の出力が接続されるとともにマイクロコンピュータ（切替え手段の一例として用いた）２３により分周比の変更が可能な分周器２４と、この分周器２４の出力が一方の入力に接続されるとともに他方の入力には基準発振器２５の出力が分周器２６を介して接続された位相比較器２７と、この位相比較器２７の出力が接続されたチャージポンプ２８と、このチャージポンプ２８の出力と電圧制御発振器２１の入力との間に接続されたローパスフィルタ２９とで構成されている。
【００１６】
ここで、基準発振器２５は１６．８ＭＨｚのＴＣＸＯである。本実施の形態においては、３１はチャージポンプ２８の充放電電流を制御する４．７ｋオームの抵抗であり、３２は電子回路で構成されたスイッチ３０と直列に接続された４．７ｋオームの抵抗である。スイッチ３０がオフのときは充放電電流は略０．２９ｍＡであり、スイッチ３０をオンにすると充放電電流は略０．５８ｍＡとなるようにしている。
【００１７】
２９のローパスフィルタは、その入力と出力との間に接続された１０ｋオームの抵抗３３と、この抵抗３３と電圧制御発振器２１の接続点とグランドとの間に接続された３３０ｐファラッドのコンデンサ３４と、抵抗３３とチャージポンプ２８の接続点とグランドとの間に接続された３．９ｎファラッドのコンデンサ３５と、このコンデンサ３５と並列に接続された０．３３ｋオームの抵抗３６と６８ｎファラッドのコンデンサ３７との直列接続体とで構成されている。
【００１８】
マイクロコンピュータ２３からは、図２に示すようなクロック信号３８と、データ信号３９と、イネーブル信号４０が出力され、分周器２４の分周比を制御している。また、このイネーブル信号４０はスイッチ３０のオン・オフも併せて制御している。すなわち、クロック信号３８とデータ信号３９が出力された後、イネーブル信号４０がＨ（ハイ）の時間４２スイッチ３０をオンにして充放電電流を増加させている。この時間４２の長さをマイクロコンピュータ２３で制御することにより、充放電電流増加時間を制御することができる。
【００１９】
また、クロック信号３８とデータ信号３９は分周器２６にも接続されている。４１は、分周器２６に接続されたイネーブル信号であり、これらの信号で分周器２６の分周比を制御して基準比較周波数を生成している。ここで、分周器２４と２６が同一のレジスタで構成されている場合においては、イネーブル信号４０と４１とは共用化することができる。従って、この場合はイネーブル信号は一本となる。
【００２０】
このような制御により、出力端子２２からは略９００ＭＨｚから１０６０ＭＨｚの周波数を出力するようにしている。
【００２１】
以上のように構成された周波数シンセサイザについて、以下にその動作を説明する。先ず、出力端子２２から出力させたい周波数が得られるように、分周器２６と分周器２４の分周比を次のように設定する。すなわち、マイクロコンピュータ２３で基準発振器２５から出力される周波数が予め定められた基準比較周波数になるように分周器２６の分周比を設定する。次に、分周器２４の分周比を設定する。そうすると、電圧制御発振器２１から出力される発振出力は分周器２４で分周され、その出力は基準比較周波数と位相比較器２７で比較されて、その差の信号がチャージポンプ２８に供給される。チャージポンプ２８はこの差の信号に比例した充放電電流をローパスフィルタ２９に供給する。ローパスフィルタ２９では充放電電流に比例した電圧を生成して電圧制御発振器２１に供給する。
【００２２】
すなわち、位相比較器２７では、分周器２６から出力される基準比較周波数と分周器２４から出力される周波数が等しくなるように制御するので、結論として、マイクロコンピュータ２３で分周器２４と２６の分周比を適宜設定することによって、出力端子２２から所望の周波数を得ることができるものである。
【００２３】
なおここで、マイクロコンピュータ２３から出力されるイネーブル信号４０を用いてチャージポンプ２８で生成される充放電電流を制御している。
【００２４】
これは、周波数の切替え時間、すなわちロックアップ時間を短縮するためのものであり、切替え時においてスイッチ３０をオン（図２における時間４２）にして充放電電流を増加させて周波数の切替え時間、すなわちロックアップ時間を短縮させている。
【００２５】
ここで、充放電時間と安定度の関係を図３を用いて説明する。図３において、縦軸４５は電圧制御発振器２１の入力における制御電圧の安定度であり、横軸４６は時間である。
【００２６】
図３（ａ）は、イネーブル信号４０の長さ（オンの時間４２）を制御して充放電電流増加時間を５マイクロ秒にしたときの特性であり、安定点４７に至るまで略４３０マイクロ秒かかっている。これに対して、図３（ｂ）は、イネーブル信号４０の長さ（オン時間４２）、すなわち、充放電電流増加時間を１２０マイクロ秒に制御したものである。この場合、２６０マイクロ秒で安定点４８に至る。また、図３（ｃ）に示すように、イネーブル信号４０の長さ（オン時間４２）を３００マイクロ秒にすると、２６０マイクロ秒あたりの時間４９で一旦安定する。しかし、充放電電流増加時間が終了する時間５０になると充放電電流の急激な変化が起こるので一旦不安定５１の領域が出現し、結局安定点５２になるまで略３６０マイクロ秒かかる。このように充放電電流増加時間を適当に選ぶことにより、切替え時間を最短にすることができる。
【００２７】
なお、周波数切替え時において、充放電電流を切替えない場合は、略図３（ａ）のような特性になると思われる。また、従来例のようにアンロック信号を用いて切替えたときには、略図３（ｃ）のようになるものと思われる。図３（ｂ）の特性を示すのは、充放電電流増加時には略０．５８ｍＡを流した場合である。このとき定常時には半分の略０．２９ｍＡの電流と小さくしてＣ／Ｎ特性の良化を図っている。このように、充放電時の充放電電流を定常電流の略２倍に設定することが、良いＣ／Ｎを保ちつつ、ロックアップ時間を短縮する上で重要である。
【００２８】
図４は、周波数を切替えたときの特性図である。横軸５５は時間であり、縦軸５６は周波数である。図４（ａ）は周波数５７から周波数５８まで、小さく周波数を切替えたときの特性であり、変化時間５９は短い。これに対して、図４（ｂ）に示すように周波数６０から周波数６１までと切替える周波数差が大きくなると、変化時間６２は長くなる。したがって、充放電電流増加時間を切替える周波数の差に比例した長さとして制御すると、最短時間で周波数を切替えることができる。
【００２９】
【発明の効果】
以上のように本発明によれば、切替え手段で分周器の分周比を切替えたとき、電圧制御発振器の出力が定常状態に落ち着くまでのロックアップ時間内において、チャージポンプがローパスフィルタに電荷を充放電する電流を定常時より大きくするとともに、前記充放電電流を増加する時間は前記分周器の分周比を切替える切替え手段から出力されるイネーブル信号の信号長で制御されるものであり、充放電電流増加時間をイネーブル信号を使って制御することができるので、切替え時間を短くすることができる。
【００３０】
また、イネーブル信号を用いているので、特別に信号線を設ける必要は無い。更に、切替え手段のプログラムが簡単にできるとともに、出力端子の数を増加させることも無い。
【図面の簡単な説明】
【図１】本発明の一実施の形態における周波数シンセサイザのブロック図
【図２】同、分周器に供給される制御信号の信号波形図
【図３】（ａ）は同、電圧制御発振器に入力される信号の第１の信号波形図
（ｂ）は同、第２の信号波形図
（ｃ）は同、第３の信号波形図
【図４】（ａ）は同、電圧制御発振器から出力される信号の第１の周波数特性図
（ｂ）は同、第２の周波数特性図
【図５】従来の周波数シンセサイザのブロック図
【符号の説明】
２１ 電圧制御発振器
２２ 出力端子
２３ マイクロコンピュータ
２４ 分周器
２５ 基準発振器
２７ 位相比較器
２８ チャージポンプ
２９ ローパスフィルタ
３０ スイッチ
３１ 抵抗
３２ 抵抗
【発明の属する技術分野】
本発明は、周波数シンセサイザに関するものである。
【０００２】
【従来の技術】
以下、従来の周波数シンセサイザについて説明する。従来の周波数シンセサイザは、図５に示すように、制御電圧で発振周波数が制御される電圧制御発振器１と、この電圧制御発振器１の出力が接続された出力端子２と、電圧制御発振器１の出力が接続されるとともにマイクロコンピュータ３により分周比の変更が可能な分周器４と、この分周器４の出力が一方の入力に接続されるとともに他方の入力には基準発振器５の出力が分周器６を介して接続された位相比較器７と、この位相比較器７の出力が接続されたチャージポンプ８と、このチャージポンプ８の出力と電圧制御発振器１の入力との間に接続されたローパスフィルタ９とで構成されていた。
【０００３】
以上のように構成された周波数シンセサイザについて、以下にその動作を説明する。先ず、出力端子２から出力させたい周波数が得られるように、分周器６と分周器４の分周比を次のように設定する。すなわち、マイクロコンピュータ３で基準発振器５から出力される周波数が予め定められた基準比較周波数になるように分周器６の分周比を設定する。次に、分周器４の分周比を設定する。そうすると、電圧制御発振器１から出力される発振出力は分周器４で分周され、その出力は基準比較周波数と位相比較器７で比較されて、その差の信号がチャージポンプ８に供給される。チャージポンプ８は、この差の信号に比例した充放電電流をローパスフィルタ９に供給する。ローパスフィルタ９では充放電電流に比例した電圧を生成して電圧制御発振器１に供給する。
【０００４】
すなわち、位相比較器７では、分周器６から出力される基準比較周波数と分周器４から出力される周波数が等しくなるように制御するので、結論として、マイクロコンピュータ３で分周器４と６の分周比を適宜設定することによって、出力端子２から所望の周波数を得ることができるものである。
【０００５】
なおここで、１０は電子回路で構成されたスイッチであり、チャージポンプ８で生成される充放電電流を制御するものである。これは、周波数の切替え時間を短縮するためのものであり、切替え時において、位相比較器７から出力されるアンロック信号でスイッチ１０をオンにして充放電電流を増加させて周波数の切替え時間、すなわちロックアップ時間を短縮させている。
【０００６】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【０００７】
【特許文献１】
特開２００２−２６１６０６号公報
【０００８】
【発明が解決しようとする課題】
しかしながらこのような従来の周波数シンセサイザは、位相比較器７から出力されるアンロック信号を用いていたため、電圧制御発振器１から出力される周波数が定常状態に落ち着くまでロックアップ時間を要していた。従って、どうしてもある程度の長い時間が必要であるという課題があった。しかも、切替え時間の終端で充放電電流が大きく変化するので、どうしても切替え直後の時間において不安定な領域が生じ、更に切替え時間が長くなるという問題があった。
【０００９】
そこで本発明は、この問題を解決したもので切替え時間の短い周波数シンセサイザを提供することを目的としたものである。
【００１０】
【課題を解決するための手段】
この目的を達成するために本発明の周波数シンセサイザは、電圧制御発振器の出力が定常状態に落ち着くまでのロックアップ時間内において、チャージポンプがローパスフィルタに電荷を充放電する電流を定常時より大きくするとともに、前記充放電電流を増加する時間は分周器の分周比を切替える切替え手段から出力されるイネーブル信号の信号長で制御する構成としたものである。これにより、切替え時間を短くすることができる。
【００１１】
【発明の実施の形態】
本発明の請求項１に記載の発明は、制御電圧で発振周波数が制御される電圧制御発振器と、この電圧制御発振器の出力が接続された出力端子と、前記電圧制御発振器の出力が接続されるとともに切替え手段により分周比の変更が可能な分周器と、この分周器の出力が一方の入力に接続されるとともに他方の入力には基準発振器の出力が供給される位相比較器と、この位相比較器の出力が接続されたチャージポンプと、このチャージポンプの出力と前記電圧制御発振器の入力との間に接続されたローパスフィルタとを備え、前記切替え手段で前記分周器の分周比を切替えたとき、前記電圧制御発振器の出力が定常状態に落ち着くまでのロックアップ時間内において、前記チャージポンプが前記ローパスフィルタに電荷を充放電する電流を定常時より大きくするとともに、前記充放電電流を増加する時間は前記分周器の分周比を切替える切替え手段から出力されるイネーブル信号の信号長で制御される周波数シンセサイザであり、充放電電流を増加する時間をイネーブル信号を使って制御することができるので、切替え時間を短くすることができる。
【００１２】
また、イネーブル信号を用いているので、特別に信号線を設ける必要は無い。更に、切替え手段のプログラムが簡単にできるとともに、出力端子の数を増加させることも無い。
【００１３】
請求項２に記載の発明は、イネーブル信号の信号長は、電圧制御発振器から出力される出力周波数の切替え前の周波数と切替え後の周波数の差に比例した長さとした請求項１に記載の周波数シンセサイザであり、切替え周波数の差に応じて切替え時間を最短時間に制御することができる。
【００１４】
請求項３に記載の発明の増加する充放電電流は、定常時の略２倍とした請求項１に記載の周波数シンセサイザであり、定常状態のＣ／Ｎを良好に保つとともに、しかも切替え時間内の電圧制御発振器の安定を図りながら、切替え時間を短くすることができる。
【００１５】
以下、図面に基づいて本発明の実施の形態を説明する。図１は、本発明の周波数シンセサイザのブロック図であり、制御電圧で発振周波数が制御される電圧制御発振器２１と、この電圧制御発振器２１の出力が接続された出力端子２２と、電圧制御発振器２１の出力が接続されるとともにマイクロコンピュータ（切替え手段の一例として用いた）２３により分周比の変更が可能な分周器２４と、この分周器２４の出力が一方の入力に接続されるとともに他方の入力には基準発振器２５の出力が分周器２６を介して接続された位相比較器２７と、この位相比較器２７の出力が接続されたチャージポンプ２８と、このチャージポンプ２８の出力と電圧制御発振器２１の入力との間に接続されたローパスフィルタ２９とで構成されている。
【００１６】
ここで、基準発振器２５は１６．８ＭＨｚのＴＣＸＯである。本実施の形態においては、３１はチャージポンプ２８の充放電電流を制御する４．７ｋオームの抵抗であり、３２は電子回路で構成されたスイッチ３０と直列に接続された４．７ｋオームの抵抗である。スイッチ３０がオフのときは充放電電流は略０．２９ｍＡであり、スイッチ３０をオンにすると充放電電流は略０．５８ｍＡとなるようにしている。
【００１７】
２９のローパスフィルタは、その入力と出力との間に接続された１０ｋオームの抵抗３３と、この抵抗３３と電圧制御発振器２１の接続点とグランドとの間に接続された３３０ｐファラッドのコンデンサ３４と、抵抗３３とチャージポンプ２８の接続点とグランドとの間に接続された３．９ｎファラッドのコンデンサ３５と、このコンデンサ３５と並列に接続された０．３３ｋオームの抵抗３６と６８ｎファラッドのコンデンサ３７との直列接続体とで構成されている。
【００１８】
マイクロコンピュータ２３からは、図２に示すようなクロック信号３８と、データ信号３９と、イネーブル信号４０が出力され、分周器２４の分周比を制御している。また、このイネーブル信号４０はスイッチ３０のオン・オフも併せて制御している。すなわち、クロック信号３８とデータ信号３９が出力された後、イネーブル信号４０がＨ（ハイ）の時間４２スイッチ３０をオンにして充放電電流を増加させている。この時間４２の長さをマイクロコンピュータ２３で制御することにより、充放電電流増加時間を制御することができる。
【００１９】
また、クロック信号３８とデータ信号３９は分周器２６にも接続されている。４１は、分周器２６に接続されたイネーブル信号であり、これらの信号で分周器２６の分周比を制御して基準比較周波数を生成している。ここで、分周器２４と２６が同一のレジスタで構成されている場合においては、イネーブル信号４０と４１とは共用化することができる。従って、この場合はイネーブル信号は一本となる。
【００２０】
このような制御により、出力端子２２からは略９００ＭＨｚから１０６０ＭＨｚの周波数を出力するようにしている。
【００２１】
以上のように構成された周波数シンセサイザについて、以下にその動作を説明する。先ず、出力端子２２から出力させたい周波数が得られるように、分周器２６と分周器２４の分周比を次のように設定する。すなわち、マイクロコンピュータ２３で基準発振器２５から出力される周波数が予め定められた基準比較周波数になるように分周器２６の分周比を設定する。次に、分周器２４の分周比を設定する。そうすると、電圧制御発振器２１から出力される発振出力は分周器２４で分周され、その出力は基準比較周波数と位相比較器２７で比較されて、その差の信号がチャージポンプ２８に供給される。チャージポンプ２８はこの差の信号に比例した充放電電流をローパスフィルタ２９に供給する。ローパスフィルタ２９では充放電電流に比例した電圧を生成して電圧制御発振器２１に供給する。
【００２２】
すなわち、位相比較器２７では、分周器２６から出力される基準比較周波数と分周器２４から出力される周波数が等しくなるように制御するので、結論として、マイクロコンピュータ２３で分周器２４と２６の分周比を適宜設定することによって、出力端子２２から所望の周波数を得ることができるものである。
【００２３】
なおここで、マイクロコンピュータ２３から出力されるイネーブル信号４０を用いてチャージポンプ２８で生成される充放電電流を制御している。
【００２４】
これは、周波数の切替え時間、すなわちロックアップ時間を短縮するためのものであり、切替え時においてスイッチ３０をオン（図２における時間４２）にして充放電電流を増加させて周波数の切替え時間、すなわちロックアップ時間を短縮させている。
【００２５】
ここで、充放電時間と安定度の関係を図３を用いて説明する。図３において、縦軸４５は電圧制御発振器２１の入力における制御電圧の安定度であり、横軸４６は時間である。
【００２６】
図３（ａ）は、イネーブル信号４０の長さ（オンの時間４２）を制御して充放電電流増加時間を５マイクロ秒にしたときの特性であり、安定点４７に至るまで略４３０マイクロ秒かかっている。これに対して、図３（ｂ）は、イネーブル信号４０の長さ（オン時間４２）、すなわち、充放電電流増加時間を１２０マイクロ秒に制御したものである。この場合、２６０マイクロ秒で安定点４８に至る。また、図３（ｃ）に示すように、イネーブル信号４０の長さ（オン時間４２）を３００マイクロ秒にすると、２６０マイクロ秒あたりの時間４９で一旦安定する。しかし、充放電電流増加時間が終了する時間５０になると充放電電流の急激な変化が起こるので一旦不安定５１の領域が出現し、結局安定点５２になるまで略３６０マイクロ秒かかる。このように充放電電流増加時間を適当に選ぶことにより、切替え時間を最短にすることができる。
【００２７】
なお、周波数切替え時において、充放電電流を切替えない場合は、略図３（ａ）のような特性になると思われる。また、従来例のようにアンロック信号を用いて切替えたときには、略図３（ｃ）のようになるものと思われる。図３（ｂ）の特性を示すのは、充放電電流増加時には略０．５８ｍＡを流した場合である。このとき定常時には半分の略０．２９ｍＡの電流と小さくしてＣ／Ｎ特性の良化を図っている。このように、充放電時の充放電電流を定常電流の略２倍に設定することが、良いＣ／Ｎを保ちつつ、ロックアップ時間を短縮する上で重要である。
【００２８】
図４は、周波数を切替えたときの特性図である。横軸５５は時間であり、縦軸５６は周波数である。図４（ａ）は周波数５７から周波数５８まで、小さく周波数を切替えたときの特性であり、変化時間５９は短い。これに対して、図４（ｂ）に示すように周波数６０から周波数６１までと切替える周波数差が大きくなると、変化時間６２は長くなる。したがって、充放電電流増加時間を切替える周波数の差に比例した長さとして制御すると、最短時間で周波数を切替えることができる。
【００２９】
【発明の効果】
以上のように本発明によれば、切替え手段で分周器の分周比を切替えたとき、電圧制御発振器の出力が定常状態に落ち着くまでのロックアップ時間内において、チャージポンプがローパスフィルタに電荷を充放電する電流を定常時より大きくするとともに、前記充放電電流を増加する時間は前記分周器の分周比を切替える切替え手段から出力されるイネーブル信号の信号長で制御されるものであり、充放電電流増加時間をイネーブル信号を使って制御することができるので、切替え時間を短くすることができる。
【００３０】
また、イネーブル信号を用いているので、特別に信号線を設ける必要は無い。更に、切替え手段のプログラムが簡単にできるとともに、出力端子の数を増加させることも無い。
【図面の簡単な説明】
【図１】本発明の一実施の形態における周波数シンセサイザのブロック図
【図２】同、分周器に供給される制御信号の信号波形図
【図３】（ａ）は同、電圧制御発振器に入力される信号の第１の信号波形図
（ｂ）は同、第２の信号波形図
（ｃ）は同、第３の信号波形図
【図４】（ａ）は同、電圧制御発振器から出力される信号の第１の周波数特性図
（ｂ）は同、第２の周波数特性図
【図５】従来の周波数シンセサイザのブロック図
【符号の説明】
２１ 電圧制御発振器
２２ 出力端子
２３ マイクロコンピュータ
２４ 分周器
２５ 基準発振器
２７ 位相比較器
２８ チャージポンプ
２９ ローパスフィルタ
３０ スイッチ
３１ 抵抗
３２ 抵抗
Claims (3)
- 制御電圧で発振周波数が制御される電圧制御発振器と、この電圧制御発振器の出力が接続された出力端子と、前記電圧制御発振器の出力が接続されるとともに切替え手段により分周比の変更が可能な分周器と、この分周器の出力が一方の入力に接続されるとともに他方の入力には基準発振器の出力が供給される位相比較器と、この位相比較器の出力が接続されたチャージポンプと、このチャージポンプの出力と前記電圧制御発振器の入力との間に接続されたローパスフィルタとを備え、前記切替え手段で前記分周器の分周比を切替えたとき、前記電圧制御発振器の出力が定常状態に落ち着くまでのロックアップ時間内において、前記チャージポンプが前記ローパスフィルタに電荷を充放電する電流を定常時より大きくするとともに、前記充放電電流を増加する時間は前記分周器の分周比を切替える切替え手段から出力されるイネーブル信号の信号長で制御される周波数シンセサイザ。
- イネーブル信号の信号長は、電圧制御発振器から出力される出力周波数の切替え前の周波数と切替え後の周波数の差に比例した長さとした請求項１に記載の周波数シンセサイザ。
- 増加する充放電電流は、定常時の略２倍とした請求項１に記載の周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002372225A JP4082207B2 (ja) | 2002-12-24 | 2002-12-24 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002372225A JP4082207B2 (ja) | 2002-12-24 | 2002-12-24 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004207860A true JP2004207860A (ja) | 2004-07-22 |
| JP4082207B2 JP4082207B2 (ja) | 2008-04-30 |
Family
ID=32810883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002372225A Expired - Fee Related JP4082207B2 (ja) | 2002-12-24 | 2002-12-24 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4082207B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010118803A (ja) * | 2008-11-12 | 2010-05-27 | Toyota Industries Corp | Ｐｌｌ回路 |
| JP2021002800A (ja) * | 2019-06-24 | 2021-01-07 | 株式会社デンソー | Ｐｌｌ回路 |
-
2002
- 2002-12-24 JP JP2002372225A patent/JP4082207B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010118803A (ja) * | 2008-11-12 | 2010-05-27 | Toyota Industries Corp | Ｐｌｌ回路 |
| JP2021002800A (ja) * | 2019-06-24 | 2021-01-07 | 株式会社デンソー | Ｐｌｌ回路 |
| JP7275900B2 (ja) | 2019-06-24 | 2023-05-18 | 株式会社デンソー | Ｐｌｌ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4082207B2 (ja) | 2008-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3587818B2 (ja) | 位相制御回路 | |
| KR100337998B1 (ko) | 위상동기루프회로 | |
| KR100361855B1 (ko) | 주파수합성기 | |
| JP4649362B2 (ja) | 発振器制御装置 | |
| US7405627B2 (en) | PLL frequency synthesizer | |
| US11128256B2 (en) | Oscillator circuit | |
| JP2001339301A (ja) | 周波数シンセサイザ | |
| JP2001217712A (ja) | 周波数シンセサイザ | |
| WO2006101090A1 (ja) | 基準信号に基づいて信号を発生させる発振装置 | |
| JP2000209033A (ja) | 位相同期ル―プ回路及びそれを使用した周波数変調方法 | |
| JP4082207B2 (ja) | 周波数シンセサイザ | |
| JP2005236431A (ja) | 周波数シンセサイザー | |
| CN108566199B (zh) | 一种锁相环及频率控制方法 | |
| CN219875717U (zh) | 一种振荡器电路、频率产生单元及微处理芯片 | |
| JP2919321B2 (ja) | Ｐｌｌシンセサイザ | |
| JP2885662B2 (ja) | Ｐｌｌ回路 | |
| JP2001292061A (ja) | 周波数シンセサイザ | |
| EP3171518A1 (en) | Charge pump and associated phase-locked loop and clock and data recovery | |
| JP2004080624A (ja) | 周波数シンセサイザ | |
| JPH0750579A (ja) | 位相同期ループ回路 | |
| JP2003289248A (ja) | Ｐｌｌ回路 | |
| JP2000040959A (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR200359924Y1 (ko) | 듀얼밴드모드 중간주파수 발생장치 | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
| JP2003298415A (ja) | Ｐｌｌ回路およびｐｌｌ制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050412 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |