JP2004207739A - ナノドットを有するメモリ製造方法 - Google Patents
ナノドットを有するメモリ製造方法 Download PDFInfo
- Publication number
- JP2004207739A JP2004207739A JP2003425346A JP2003425346A JP2004207739A JP 2004207739 A JP2004207739 A JP 2004207739A JP 2003425346 A JP2003425346 A JP 2003425346A JP 2003425346 A JP2003425346 A JP 2003425346A JP 2004207739 A JP2004207739 A JP 2004207739A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- charge storage
- memory
- manufacturing
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000003860 storage Methods 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002096 quantum dot Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000007743 anodising Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 239000002105 nanoparticle Substances 0.000 abstract description 6
- 238000002048 anodisation reaction Methods 0.000 abstract description 3
- 238000009827 uniform distribution Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000004626 scanning electron microscopy Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/701—Integrated with dissimilar structures on a common substrate
- Y10S977/723—On an electrically insulating substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/773—Nanoparticle, i.e. structure having three dimensions of 100 nm or less
- Y10S977/774—Exhibiting three-dimensional carrier confinement, e.g. quantum dots
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 ナノドットを有するメモリ製造方法を提供する。
【解決手段】ソースとドレイン電極が形成された基板上に第１絶縁層、電荷貯蔵層、犠牲層及び、金属層を順に積層する第１段階と、金属層を陽極酸化して複数のホールを形成した後、ホールに露出された犠牲層を酸化させる第２段階と、酸化された金属層を除去して酸化された犠牲層をマスクとして犠牲層及び電荷貯蔵層をエッチングして電荷貯蔵層をナノドットにパターニングする第３段階及び、酸化された犠牲層を除去してパターニングされた電荷貯蔵層の上部に第２絶縁層及び、ゲート電極を成膜し、第１絶縁層、電荷貯蔵層、第２絶縁層及び、ゲート電極を所定形態にパターニングする第４段階を含むメモリ製造方法。分布が均一なナノサイズのストーリッジノードを有するメモリが具現できる。
【選択図】 図１Ｋ
【解決手段】ソースとドレイン電極が形成された基板上に第１絶縁層、電荷貯蔵層、犠牲層及び、金属層を順に積層する第１段階と、金属層を陽極酸化して複数のホールを形成した後、ホールに露出された犠牲層を酸化させる第２段階と、酸化された金属層を除去して酸化された犠牲層をマスクとして犠牲層及び電荷貯蔵層をエッチングして電荷貯蔵層をナノドットにパターニングする第３段階及び、酸化された犠牲層を除去してパターニングされた電荷貯蔵層の上部に第２絶縁層及び、ゲート電極を成膜し、第１絶縁層、電荷貯蔵層、第２絶縁層及び、ゲート電極を所定形態にパターニングする第４段階を含むメモリ製造方法。分布が均一なナノサイズのストーリッジノードを有するメモリが具現できる。
【選択図】 図１Ｋ
Description
本発明はナノドットを有するメモリ製造方法に係り、詳細には自己整合方法を使用したナノドットを有するメモリ製造方法に関する。
最近、メモリ、レーザーダイオード（Ｌａｓｅｒ Ｄｉｏｄ：ＬＤ）、フォトダイオード、トランジスタ、遠紫外線検出器、太陽電池、光変調器などにナノサイズのナノ素子を開発しようとする研究が注目を集め活発に進められている。ナノ素子において捕獲される電子の数はナノドットのサイズに依存する。ナノ素子は、従来の電子素子に比べて少数の電子でも駆動できるので、閾値電流を低くすることができる。したがって、低電圧駆動が可能であり、低電圧でも高出力を容易に誘導できるなどの優秀な効果を有する。
従来のナノドット製造方法は、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などを含む既存の成膜方法を利用してＳｉ、Ｓｉ3Ｎ4により原子サイズの核を形成させるか、あるいはナノ粒子を基板に噴射する方法を使用していた。しかし、前述した従来の方法ではナノ粒子のサイズを制御し難く、同じサイズのナノ粒子のみを選んで噴射するとしても均一なナノドットの分布を得難いという問題があった。
今日、情報通信技術はテラ級に至る大容量の情報貯蔵、処理及び情報伝達を高速で行う技術を要求している。特に、大容量の情報貯蔵のためにはナノドットのサイズを数ｎｍ程度に縮めることのできる技術が必要であり、高性能のメモリを具現するためには均一な分布でナノドットを形成させことのできる技術が要求される。
本発明が解決しようとする技術的課題は、前述した従来技術の問題点を改善するためのものであって、大容量のメモリが具現できるように数ｎｍ程度のサイズで均一に分布されるナノドットを有するメモリ製造方法を提供するものである。
前記技術的課題を達成するために、本発明は、ソースとドレイン電極とが形成された基板上に第１絶縁層、電荷貯蔵層、犠牲層及び、金属層を順に積層する第１段階と、前記金属層を陽極酸化して複数のホールを形成した後、前記ホールに露出された前記犠牲層を酸化させる第２段階と、前記酸化された金属層を除去し、前記酸化された犠牲層をマスクとして前記犠牲層及び前記電荷貯蔵層をエッチングして前記電荷貯蔵層をナノドットにパターニングする第３段階と、前記酸化された犠牲層を除去し、パターニングされた前記電荷貯蔵層の上部に第２絶縁層及び、ゲート電極を成膜し、前記第１絶縁層、電荷貯蔵層、第２絶縁層及び、ゲート電極を所定形態にパターニングする第４段階と、を含むことを特徴とするナノドットを有するメモリ製造方法を提供する。
前記電荷貯蔵層は、Ｓｉ、Ｓｉ3Ｎ4及び、Ａｌ2Ｏ3のうち何れか１つで形成する。
前記犠牲層は、Ｔａで形成し、前記金属層はＡｌまたはＡｌ合金で形成するのが望ましい。
前記第１及び第２絶縁層はＳｉＯ2で形成する。
前記第１段階で、前記第１絶縁層、電荷貯蔵層、犠牲層、金属層及び第２絶縁層を化学気相成膜法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）、スパッタリング法またはエバポレーション法を利用して成膜するのが望ましい。
前記第３段階では、前記電荷貯蔵層を、ハニカム構造の複数配列とした複数のナノドット状の柱によってドットアレー状にパターニングするのが望ましい。
本発明は犠牲層と陽極酸化工程を含む自己整合工程を利用して簡単にナノドットが形成できる工程上の長所と、数ｎｍないし数十ｎｍのサイズを有するナノドットを均一に分布させることによって大容量のメモリが具現できる長所とを有する。ナノドットのサイズを小さく形成すれば、メモリの駆動電圧が低くなるので、高性能のメモリが提供できる。
以下、図面を参照して本発明の実施例によるナノドットを利用したメモリ製造方法を詳細に説明する。
図１Ａないし図１Ｋは、本発明の実施例によるメモリ製造方法を示した工程図である。本発明の実施例によるメモリ製造方法は図１Ａないし図１Ｈで示されたナノドットを形成する段階と、図１Ｉないし図１Ｋで示されたトランジスタ構造を設置してメモリを完成する段階よりなる。
まず、図１Ａに示されたようにソースとドレイン電極Ｓ、Ｄとが形成された基板１０１上に第１絶縁層１０２を成膜した後、図１Ｂに示されたように第１絶縁層１０２の上面にＳｉ、Ｓｉ3Ｎ4、またはＡｌ2Ｏ3のような電荷貯蔵物質で電荷貯蔵層１０３を成膜する。電荷貯蔵層１０３の上面には図１Ｃに示されたようにＴａのような金属よりなる犠牲層１０５を成膜し、犠牲層１０５の上面には図１Ｄに示されたようにＡｌなどよりなる金属層１０７を成膜する。第１絶縁層１０２、電荷貯蔵層１０３、犠牲層１０５及び、金属層１０７はＣＶＤ、スパッタリング法、エバポレーション法などの薄膜成膜できる方法を利用して成膜できる。
図１Ｅは、図１Ｄに示された金属層１０７を陽極酸化して複数のホール１０８が形成される酸化金属層１０７ａに変化させる段階を示している。酸化金属層１０７ａに形成されるホール１０８を介して酸化性イオンに暴露される犠牲層１０５の一部は酸化が進んで酸化犠牲層１０５ａに組成が変わりながらホール１０８内部に成長する。例えば、金属層１０７がＡｌであれば、酸化金属層１０７ａはＡｌ2Ｏ3に変わり、犠牲層１０５がＴａであれば、酸化犠牲層１０５ａはＴａ2Ｏ5に変化する。陽極酸化時に形成される原形のホール１０８は、ホール１０８の表面積を最大限に拡大できるように蜂の巣形状のように一様で密度の高い配列となるドットアレイ構造になる。
酸化金属層１０７ａを除去すれば、図１Ｆに示されたように電荷貯蔵層１０３の上の全面に犠牲層１０５と酸化犠牲層１０５ａとが残留する。パターニングされた酸化犠牲層１０５ａをマスクとして酸化犠牲層１０５ａの間に露出される犠牲層１０５と犠牲層１０５の下部の電荷貯蔵層１０３とをイオンエッチング法またはＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を利用してエッチングすれば、図１Ｇに示されたように、電荷貯蔵層１０３が蜂の巣形状のナノドットアレイ構造にパターニングされる。
電荷貯蔵層１０３の上面に位置する酸化犠牲層１０５ａをエッチングすれば、図１Ｈに示されたように、パターニングされた電荷貯蔵層１０３のみが残留する。その上面に図１Ｉに示されたようにＣＶＤ法またはスパッタリング法を利用して第２絶縁層１０９を成膜する。
また、その上面に図１Ｊに示されたようにゲート電極１１１を第２絶縁層上に成膜し、光食刻工程を実行する。詳しく説明すれば、ゲート電極１１１の上部に感光剤４２を塗布した後、マスク４４を上部に置いて、露光、現像及びエッチングして第１及び第２絶縁層１０２、１０９と電荷貯蔵層１０３及び、ゲート電極１１１を図１Ｋに示されたようにストライプ状にパターニングする。ゲート電極１１１はポリシリコンのような導電性物質を使用する。図１Ａないし図１Ｋに示された工程を遂行すれば、ナノドットを有するメモリ構造が完成される。
電気的にデータの消去と貯蔵とが可能であり、電源が供給されなくてもデータの保存可能な非揮発性メモリ装置は多様な分野で応用されているが、その例として、フラッシュメモリ、ＳＯＮＯＳメモリなどが開発されている。一般的には、フラッシュメモリはビットラインと接地間にセルが並列配置されるＮＯＲ構造のものと直列配置されるＮＡＮＤ構造 のものがある。
本発明によって製造されたメモリは電荷貯蔵層１０３をフローティングゲートとして機能させることによってフラッシュメモリに具現できる。メモリ容量が大きくなるに従って、回路は複雑になり、必要なゲートアレイ数が増加し、そのために微細パターニング技術が要求されるようになる。従って、既存のスタックゲート型の非揮発性メモリセルはそのサイズを小さくする必要があり、極微細化が進むが、フォトリソグラフィー及びエッチング工程技術はその限界に至っている。このような状況のもとで、本発明はナノドットを利用するメモリ製造方法を提供することによって高度のフォトリソグラフィー及びエッチング工程技術を利用せずにも大容量の非揮発性フラッシュメモリが提供できる。
図２は、本発明の実施例によってＴａとＴａ2Ｏ5のナノサイズの円筒構造をマスクとして図１Ｂの電荷貯蔵層１０３をエッチングする過程中に得たＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）写真である。
図２を参照すれば、２０〜２５ｎｍの直径と５ｎｍ〜１５ｎｍの高さとを有するナノドットが均一に分布しているのが見られる。図２に示されたナノドットは一具現例として本発明の実施例によるメモリ製造方法では数ｎｍないし数十ｎｍのサイズを有するナノドットが形成できる。
前記した説明で多くの事項が具体的に記載されているが、それらは発明の範囲を限定するよりは、望ましい実施例の例示として解釈されねばならない。
例えば、本発明が属する技術分野で当業者であれば、本発明の技術的思想によって基板、電荷貯蔵層を類似した性質を有する他の物質を利用して形成できるであろう。それゆえに、本発明の範囲は説明された実施例によって定められるのではなく、特許請求の範囲に記載された技術的思想によって定められねばならない。
本発明はナノドットを有するメモリ製造方法に係り、詳細には自己整合方法を使用したナノドットを有するメモリ製造方法に関するものであり、例えば、大容量の情報貯蔵、超高速の情報伝達及び処理技術などに適用可能である。
１０１ 基板
１０２ 第１絶縁層
１０３ 電荷貯蔵層
１０９ 第２絶縁層
１１１ ゲート電極
Ｓ ソース電極
Ｄ ドレイン電極
１０２ 第１絶縁層
１０３ 電荷貯蔵層
１０９ 第２絶縁層
１１１ ゲート電極
Ｓ ソース電極
Ｄ ドレイン電極
Claims (8)
- ソースとドレイン電極とが形成された基板上に第１絶縁層、電荷貯蔵層、犠牲層及び、金属層を順に積層する第１段階と、
前記金属層を陽極酸化して複数のホールを形成した後、前記ホールに露出された前記犠牲層を酸化させる第２段階と、
前記酸化された金属層を除去して前記酸化された犠牲層をマスクとして前記犠牲層及び前記電荷貯蔵層をエッチングして前記電荷貯蔵層をナノドットにパターニングする第３段階と、
前記酸化された犠牲層を除去し、パターニングされた前記電荷貯蔵層の上部に第２絶縁層及び、ゲート電極を成膜し、前記第１絶縁層、電荷貯蔵層、第２絶縁層及び、ゲート電極を所定形態にパターニングする第４段階と、を含むことを特徴とするナノドットを有するメモリ製造方法。 - 前記電荷貯蔵層はＳｉ、Ｓｉ3Ｎ4及び、Ａｌ2Ｏ3のうち何れか１つで形成することを特徴とする請求項１に記載のナノドットを有するメモリ製造方法。
- 前記犠牲層はＴａで形成することを特徴とする請求項１に記載のナノドットを有するメモリ製造方法。
- 前記金属層はＡｌまたはＡｌ合金で形成することを特徴とする請求項１に記載のナノドットを有するメモリ製造方法。
- 前記第１及び第２絶縁層はＳｉＯ2で形成することを特徴とする請求項１に記載のナノドットを有するメモリ製造方法。
- 前記第１段階で、前記第１絶縁層、電荷貯蔵層、犠牲層、金属層及び第２絶縁層を化学気相成膜法、スパッタリング法またはエバポレーション法を利用して成膜することを特徴とする請求項１に記載のナノドットを有するメモリ製造方法。
- 前記第３段階で、前記電荷貯蔵層をナノドット状の柱が複数配列されたドットアレイ構造にパターニングすることを特徴とする請求項１に記載のナノドットを有するメモリ製造方法。
- 前記ナノドット状の円筒が蜂の巣形状に配列されるようにパターニングすることを特徴とする請求項７に記載のナノドットを有するメモリ製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20020082387A KR100763897B1 (ko) | 2002-12-23 | 2002-12-23 | 나노도트를 가지는 메모리 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004207739A true JP2004207739A (ja) | 2004-07-22 |
| JP4434721B2 JP4434721B2 (ja) | 2010-03-17 |
Family
ID=32501447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003425346A Expired - Fee Related JP4434721B2 (ja) | 2002-12-23 | 2003-12-22 | ナノドットを有するメモリ製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6913984B2 (ja) |
| EP (1) | EP1437775B1 (ja) |
| JP (1) | JP4434721B2 (ja) |
| KR (1) | KR100763897B1 (ja) |
| CN (1) | CN100336201C (ja) |
| DE (1) | DE60333819D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006129367A1 (ja) * | 2005-06-02 | 2006-12-07 | Misuzu R & D Ltd. | 不揮発性メモリ |
| US20130157453A1 (en) * | 2011-12-20 | 2013-06-20 | SK Hynix Inc. | Methods of manufacturing semiconductor device |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100585462B1 (ko) * | 2003-12-26 | 2006-06-07 | 한국전자통신연구원 | 정보 저장 및 독출 장치 |
| KR100601943B1 (ko) * | 2004-03-04 | 2006-07-14 | 삼성전자주식회사 | 고르게 분포된 실리콘 나노 도트가 포함된 게이트를구비하는 메모리 소자의 제조 방법 |
| US7208793B2 (en) * | 2004-11-23 | 2007-04-24 | Micron Technology, Inc. | Scalable integrated logic and non-volatile memory |
| US7170128B2 (en) * | 2004-12-02 | 2007-01-30 | Atmel Corporation | Multi-bit nanocrystal memory |
| JP4442454B2 (ja) * | 2005-02-16 | 2010-03-31 | 株式会社日立製作所 | 不揮発性半導体メモリの製造方法 |
| CN100483613C (zh) * | 2005-02-24 | 2009-04-29 | 鸿富锦精密工业（深圳）有限公司 | 量子点制作方法 |
| US7612403B2 (en) * | 2005-05-17 | 2009-11-03 | Micron Technology, Inc. | Low power non-volatile memory and gate stack |
| US7173304B2 (en) * | 2005-06-06 | 2007-02-06 | Micron Technology, Inc. | Method of manufacturing devices comprising conductive nano-dots, and devices comprising same |
| CN100356607C (zh) * | 2005-10-19 | 2007-12-19 | 中国科学院上海微系统与信息技术研究所 | 一种纳米硫系化合物相变存储器的制备方法 |
| KR100690925B1 (ko) * | 2005-12-01 | 2007-03-09 | 삼성전자주식회사 | 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법 |
| KR100718142B1 (ko) * | 2005-12-02 | 2007-05-14 | 삼성전자주식회사 | 금속층-절연층-금속층 구조의 스토리지 노드를 구비하는불휘발성 메모리 소자 및 그 동작 방법 |
| US20070212832A1 (en) * | 2006-03-08 | 2007-09-13 | Freescale Semiconductor Inc. | Method for making a multibit transistor |
| KR100740613B1 (ko) * | 2006-07-03 | 2007-07-18 | 삼성전자주식회사 | 비휘발성 기억 소자의 형성 방법 |
| US7955935B2 (en) | 2006-08-03 | 2011-06-07 | Micron Technology, Inc. | Non-volatile memory cell devices and methods |
| US7560769B2 (en) | 2006-08-03 | 2009-07-14 | Micron Technology, Inc. | Non-volatile memory cell device and methods |
| KR100933831B1 (ko) * | 2006-09-06 | 2009-12-24 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 플로팅 게이트 형성 방법 |
| US20080093744A1 (en) * | 2006-10-23 | 2008-04-24 | Wang Lorraine C | Anodization |
| KR100858085B1 (ko) * | 2006-12-18 | 2008-09-10 | 삼성전자주식회사 | 나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리소자 |
| US7790560B2 (en) * | 2007-03-12 | 2010-09-07 | Board Of Regents Of The Nevada System Of Higher Education | Construction of flash memory chips and circuits from ordered nanoparticles |
| US20110151190A1 (en) * | 2007-05-08 | 2011-06-23 | Jae-Hyun Chung | Shadow edge lithography for nanoscale patterning and manufacturing |
| US7723186B2 (en) * | 2007-12-18 | 2010-05-25 | Sandisk Corporation | Method of forming memory with floating gates including self-aligned metal nanodots using a coupling layer |
| US8193055B1 (en) | 2007-12-18 | 2012-06-05 | Sandisk Technologies Inc. | Method of forming memory with floating gates including self-aligned metal nanodots using a polymer solution |
| US8388854B2 (en) * | 2007-12-31 | 2013-03-05 | Intel Corporation | Methods of forming nanodots using spacer patterning techniques and structures formed thereby |
| US8383479B2 (en) * | 2009-07-21 | 2013-02-26 | Sandisk Technologies Inc. | Integrated nanostructure-based non-volatile memory fabrication |
| WO2012095811A1 (en) | 2011-01-13 | 2012-07-19 | Ramot At Tel-Aviv University Ltd. | Charge storage organic memory system |
| US8822288B2 (en) | 2012-07-02 | 2014-09-02 | Sandisk Technologies Inc. | NAND memory device containing nanodots and method of making thereof |
| US8823075B2 (en) | 2012-11-30 | 2014-09-02 | Sandisk Technologies Inc. | Select gate formation for nanodot flat cell |
| US8987802B2 (en) | 2013-02-28 | 2015-03-24 | Sandisk Technologies Inc. | Method for using nanoparticles to make uniform discrete floating gate layer |
| US9331181B2 (en) | 2013-03-11 | 2016-05-03 | Sandisk Technologies Inc. | Nanodot enhanced hybrid floating gate for non-volatile memory devices |
| US9177808B2 (en) | 2013-05-21 | 2015-11-03 | Sandisk Technologies Inc. | Memory device with control gate oxygen diffusion control and method of making thereof |
| US8969153B2 (en) | 2013-07-01 | 2015-03-03 | Sandisk Technologies Inc. | NAND string containing self-aligned control gate sidewall cladding |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3635683B2 (ja) * | 1993-10-28 | 2005-04-06 | ソニー株式会社 | 電界効果トランジスタ |
| JP3727449B2 (ja) * | 1997-09-30 | 2005-12-14 | シャープ株式会社 | 半導体ナノ結晶の製造方法 |
| WO2000042233A1 (en) * | 1999-01-13 | 2000-07-20 | Cornell Research Foundation, Inc. | Monolithic fabrication of fluidic structures |
| KR20010009227A (ko) * | 1999-07-08 | 2001-02-05 | 김영환 | 반도체장치의 제조방법 |
| CN1155740C (zh) * | 2000-07-04 | 2004-06-30 | 南京大学 | 大尺寸纳米有序孔洞模板的制备方法 |
| JP3762277B2 (ja) * | 2000-09-29 | 2006-04-05 | キヤノン株式会社 | 磁気記録媒体及びその製造方法 |
| KR100597014B1 (ko) * | 2001-01-10 | 2006-07-06 | 재단법인서울대학교산학협력재단 | 물질의 결정 구조를 이용한 패턴 형성 방법 및 그 구조를갖는 기능성 소자 |
| JP4708596B2 (ja) * | 2001-05-10 | 2011-06-22 | キヤノン株式会社 | ナノ構造体の製造方法 |
| CN1323051A (zh) * | 2001-05-28 | 2001-11-21 | 东南大学 | 硅基片上有序纳米碳管阵列的制备方法 |
-
2002
- 2002-12-23 KR KR20020082387A patent/KR100763897B1/ko not_active IP Right Cessation
-
2003
- 2003-11-21 CN CNB2003101164388A patent/CN100336201C/zh not_active Expired - Lifetime
- 2003-11-25 DE DE60333819T patent/DE60333819D1/de not_active Expired - Lifetime
- 2003-11-25 EP EP03257431A patent/EP1437775B1/en not_active Expired - Lifetime
- 2003-12-22 JP JP2003425346A patent/JP4434721B2/ja not_active Expired - Fee Related
- 2003-12-23 US US10/743,377 patent/US6913984B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006129367A1 (ja) * | 2005-06-02 | 2006-12-07 | Misuzu R & D Ltd. | 不揮発性メモリ |
| US20130157453A1 (en) * | 2011-12-20 | 2013-06-20 | SK Hynix Inc. | Methods of manufacturing semiconductor device |
| US8999784B2 (en) * | 2011-12-20 | 2015-04-07 | SK Hynix Inc. | Methods of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6913984B2 (en) | 2005-07-05 |
| EP1437775B1 (en) | 2010-08-18 |
| CN1510740A (zh) | 2004-07-07 |
| US20040137704A1 (en) | 2004-07-15 |
| DE60333819D1 (de) | 2010-09-30 |
| EP1437775A2 (en) | 2004-07-14 |
| JP4434721B2 (ja) | 2010-03-17 |
| KR100763897B1 (ko) | 2007-10-05 |
| EP1437775A3 (en) | 2006-08-30 |
| CN100336201C (zh) | 2007-09-05 |
| KR20040056409A (ko) | 2004-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4434721B2 (ja) | ナノドットを有するメモリ製造方法 | |
| CN101267002B (zh) | 非易失性存储元件及其制造方法 | |
| JP2006504278A (ja) | 不揮発性メモリーセル、メモリーセルアレイおよび不揮発性メモリーセルの製造方法 | |
| JP4486309B2 (ja) | 量子ドットを備えたメモリ素子の製造方法 | |
| US8273665B2 (en) | Nonvolatile memory device using semiconductor nanocrystals and method forming same | |
| JP2004134796A (ja) | 非揮発性ｓｏｎｓｎｏｓメモリ | |
| KR100996191B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| WO2009072983A1 (en) | Memory cell and methods of manufacturing thereof | |
| TWI284415B (en) | Split gate flash memory cell and fabrication method thereof | |
| US20070126001A1 (en) | Organic semiconductor device and method of fabricating the same | |
| KR100550452B1 (ko) | 정배열된 금속 나노점을 이용한 다중비트 비휘발성 메모리소자 및 그 제조 방법 | |
| KR100744959B1 (ko) | 유기 반도체 소자 및 그 제작 방법 | |
| JP2008277827A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP2009059987A (ja) | 半導体装置およびその製造方法 | |
| KR20090048544A (ko) | 간이화한 피치 더블링 프로세스 플로우 | |
| CN100399545C (zh) | 非挥发性存储器的制造方法 | |
| KR20050070802A (ko) | 플래시 메모리 제조방법 | |
| KR100937811B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| JP2010073980A (ja) | 半導体装置の製造方法 | |
| KR20050011084A (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060608 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061102 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |